Для создания межсоединений и контактных площадок используют алюминий, медь или золото. Весьма перспективен как материал проводников - кристаллический поликремний (который не обладает полупроводниковыми свойствами).

Как материал диэлектрических покрытий и изоляции элементов используют двуокись кремния или нитрид кремния.

Применяемые материалы должны обладать очень высокой чистотой: содержание молекул примесей в большинстве материалов, используемых при изготовлении полупроводниковых микросхем, не должно превышать 1Е-5...1Е-9 от количества молекул основного материала.

2.2.2 Основные технологические операции изготовления полупроводниковых ИС

- Механическая обработка кремния. От цилиндрического слитка монокристаллического кремния (диаметром до 150 мм) отрезаются круглые пластины толщиной 250...600 мкм. (На одной такой пластине будут формироваться в едином технологическом процессе десятки или сотни полупроводниковых микросхем). Поверхность пластин шлифуется, толщина слоя шероховатости уменьшается до 1..2 мкм. Для окончательной доводки поверхности пластин применяется химическое травление.

- Эпитаксиальное наращивание. Термин "эпитаксия" обозначает процесс ориентированного наращивания монокристаллической решетки кремния пластины за счет осаждения слоев. При введении дополнительных примесей получают эпитаксиальные слои с заданным типом проводимости. (Например, на пластине кремния с проводимостью p-типа можно получить эпитаксиальную пленку с проводимость n-типа). Эпитаксиальный слой, представляющий собой монокристаллическое продолжение основного материала, не имеет механических дефектов и напряжений. Эпитаксиальное наращивание производят в специальных печах при температуре около 1200°С. Скорость увеличения толщины пленки - несколько микрометров в час.

Наиболее широко используются эпитаксиальные пленки толщиной 1...10 мкм. У быстродействующих цифровых ИС толщина пленки должна быть не более 1мкм.

- Окисление поверхности пластины. Для защиты и маскирования поверхности кремния при операциях диффузии применяется окисление пластин в атмосфере кислорода или паров воды при температуре 1000...1300°С. Толщина наращиваемого окисла - около 1 мкм.

- Фотолитография. Комплекс фотолитографических процессов повторяется в технологическом процессе изготовления полупроводниковых ИС неоднократно (от 3 до 14 раз и более). Каждый раз на окисленную пластину кремния наносится тонкий слой (толщиной около 1 мкм) светочувствительной эмульсии - органического фоторезиста, который засвечивается через фотошаблон от источника ультрафиолетового излучения. После проявления фоторезиста слабым раствором щелочи можно "вскрыть" необходимые "окна" на поверхности окисла кремния. В этих окнах смесью фтористого аммония и плавиковой кислоты двуокись кремния стравливается и тем самым селективно (выборочно) открывается поверхность кремния для диффузии.

- Диффузию примеси в кремний проводят в диффузионных печах при температуре примерно 1200°С. Для получения проводимости n-типа применяют диффузианты: фосфор, сурьму, мышьяк; для получения проводимости p-типа - бор, галлий, индий.

- Создание межсоединений. Для создания "монтажа" между элементами полупроводниковой ИС пластина кремния со сформированными элементами (транзисторами, диодами, резисторами и др.) покрывается слоем осажденного алюминия толщиной 0,5...2 мкм, который затем в ненужных местах стравливается через соответствующие окна фоторезиста (после заключительной операции фотолитографии). При этом на поверхности полупроводника остается рисунок соединительных алюминиевых проводников, имеющих ширину около 10 мкм, а также контактных площадок.

- Электрические параметры ИС измеряются еще на неразрезанной пластине с помощью контактных зондов. Неработающие ИС отмечаются краской.

- Пластина разделяется на отдельные кристаллы. Отмаркированные неработающие ИС бракуют сразу, остальные кристаллы осматривают под микроскопом.

Монтаж кристаллов на металлические основания корпусов осуществляется пайкой с образованием золотой эвтектики. В стеклянных или пластмассовых корпусах, в которых отсутствуют металлические пластины в основаниях корпусов, кристаллы прикрепляются к несущей рамке легкоплавким стеклом в атмосфере инертного газа при температуре не более 525°С. Затем производят монтаж выходных контактных площадок на внутренние выводы корпуса.

Для надежной защиты от воздействия внешней среды при эксплуатации кристаллы упаковывают в герметичные корпуса. Пластмассовый корпус (наиболее дешевый) имеет пластмассовое тело, полученное путем опресовки кристалла и рамки выводов.

2.2.3 Технологии типовых интегральных структур

При создании полупроводниковых ИС наиболее широко применяется планарно-эпитаксиальная технология (она же используется для изготовления современных дискретных транзисторов). Изоляция элементов, расположенных на одном кристалле (транзисторы, диоды, резисторы и др.), осуществляется при помощи обратносмещенных p-n переходов. Недостатками такого метода изоляции структур считаются :

- увеличенные паразитные емкости и токи утечки между отдельными элементами;

- большая площадь элементов (с учетом площади изолирующих областей);

- относительно невысокие пробивные напряжения и низкая радиационная стойкость.

Однако структуры с p-n изоляцией наиболее просты в изготовлении и, как следствие, самые дешевые.

В изопланарной технологии изоляция элементов (транзисторов, диодов и др.) осуществляется травлением канавок между элементами с последующим термическим окислением поверхности этих канавок. Слой двуокиси кремния (является хорошим изолятором) образует как стенки, так и дно каждого интегрального элемента, создавая диэлектрический карман (отсюда малые электрические утечки). Такая технология позволяет получать более высоковольтные интегральные элементы при меньших размерах.

Дальнейшим развитием изопланарной технологии является полипланарный процесс, позволяющий значительно уменьшить размеры элементов.

Еще большую плотность размещения элементов позволяет получить технология с использованием анизотропного травления канавок (травление вдоль кристаллографических осей).

Интегральные диоды обычно создаются из транзисторных структур. В качестве диодов могут быть использованы переходы база - эмиттер или база - коллектор. В некоторых случаях переход база - эмиттер используется как стабилитрон (диод Зенера).

Омические резисторы создаются в объеме полупроводника или напыляются на поверхность кристалла в виде тонких пленок. Температурный коэффициент сопротивления объемных полупроводниковых резисторов очень велик и имеет положительный знак. Сопротивление таких резисторов ограничивается только размерами полупроводниковой подложки и может достигать 40 кОм.

В качестве конденсаторов малого номинала можно использовать смещенный в обратном направлении p-n переход. При этом удельная емкость может достигать 200 нФ/см¤ при пробивном напряжении в несколько сотен Вольт. Емкость p-n перехода не линейно зависит от приложенного напряжения. Такие конденсаторы полярны, т.е. не пригодны для работы в цепях переменного тока.

Большое разнообразие технологических процессов используется при изготовлении полупроводниковых ИС на полевых транзисторах. Эти транзисторы образованы тремя слоями : металл (затвор), окись кремния (изоляция затвора от канала), полупроводник (области истока, канала и стока). Поэтому такие структуры называются МОП ИС.

С целью повышения быстродействия МОП структур применяется технология с использованием кремниевых затворов. Вместо слоя металла используется области сильнолегированного кремния толщиной около 1 мкм.

Применение в составе МОП ИС полевых транзисторов с разным типом проводимости (p-канальных и n-канальных) позволяет создавать цифровые ИС с относительно высоким быстродействием (100...200 МГц и более) при очень малой статической потребляемой мощности. Эти структуры называются КМОП (буква К - от слова комплиментарный, дополнительный).

В числе перспективных технологических направлений продолжает оставаться технология КМОП ИС, использующая кристаллографическую совместимость монокристалла кремния и сапфира (кремний на сапфире - КНС). Такие ИС имеют высокое быстродействие, но остаются очень дорогими.

Наибольшее быстродействие имеют ИС на основе арсенида галлия. Впятеро большая подвижность электронов в монокристаллах этого двухэлементного полупроводника (чем в кремнии) позволяет создавать в объеме арсенида галлия структуры с пропорционально более высоким быстродействием. В цифровых ИС на полевых транзисторах с барьером Шотки и со связью на барьере Шотки достигается быстродействие до 10 ГГц. Основные трудности, связанные с внедрением в производство ИС на основе арсенида галлия, связаны с обеспечением сохранения параметров приборов при их производстве. Разброс параметров получается намного больше, чем при использовании кремния.

Таблица 2.1 - Количественная оценка сложности ИС

Значительно расширяется использование ионной имплантации при изготовлении МОП ИС (легирование каналов, резисторов, истока, стока) и прецизионных биполярных ИС (легирование базы и резисторов). Ионная имплантация имеет ряд преимуществ перед термодиффузионными способами введения легирующих примесей. Благодаря лучевым методам достигается точное дозирование малых количеств легирующих примесей - до отдельных атомов, - не достижимое другими известными методами. При этом примеси вводятся на заданную глубину сквозь слой окисла или полупроводника, а границы легированных областей не расплываются.

2.3 Алгебра логики при анализе и синтезе логических схем

Анализ и синтез цифровых и логических цепей производится на основе математического аппарата алгебры логики (или Булевой алгебры). Логические переменные (т.е. входные и выходные сигналы логических схем) могут принимать два значения: 0 и 1. Принято говорить: нулевой логический уровень и единичный логический уровень (или: низкий логический уровень и высокий логический уровень).

Над логическими переменными могут производиться три основных действия: логическое отрицание (функция "НЕ"), логическое сложение (функция "ИЛИ"), логическое умножение (функция "И"). Все остальные более сложные логические функции могут быть реализованы как комбинация трех основных функций.

Таблица 2.2 - Основные законы алгебры логии

Приведем еще один вид записи Закона отрицания (правила де Моргана):

=; = (2.8)

Закон отрицания справедлив для любого числа переменных:

________ _ _ _ _

a b c .... z = a + b + c + ... + z

=.

2.3.1 Функционально полная система логических элементов

Функционально полная система логических элементов - это такой набор логических элементов, используя который можно реализовать любую (сколь угодно сложную) логическую функцию.

Поскольку любая логическая функция есть комбинация основных простейших функций ("НЕ", "ИЛИ", "И"), то набор логических элементов, реализующих эти функции, является функционально полным.

Обозначение этих логических элементов на функциональных схемах приведено на рис. 2.7. Входы элементов располагаются - слева, а выходы - справа. Кружочек возле вывода элемента обозначает операцию отрицания (инверсию).

Рис. 2.7 - Обозначение логических элементов

Например, логическую функцию:

(2.9)

можно реализовать с помощью двух ячеек "НЕ" (они нужны для того, чтобы получить инверсии входных переменных), двух логических схем "И" (схем коньюнкции) и схемы "ИЛИ" (рис. 2.8)

Рис. 2.8 - Реализация логической функции

Функционально полные системы могут состоять и из набора элементов, реализующих функции, отличные от простейших. В частности, функционально полные системы могут состоять из элементов только одного типа, например, реализующих функцию "И-НЕ" либо функцию "ИЛИ-НЕ".

Функция "И-НЕ" (штрих Шеффера) означает следующее преобразование:

,

может составить функционально полную систему.

Операция инвертирование ("НЕ") реализуется при подаче входного сигнала на один из входов элемента Шеффера, а остальные входы могут быть постоянно соединены с высоким логическим уровнем (или объединены все вместе с входным сигналом). Функция "И" реализуется последовательным соединением элемента Шеффера ("И-НЕ") и инвертора ("НЕ"). Операция "ИЛИ" реализуется в соответствии с правилом де Моргана (см. рис. 2.10).

Правило де Моргана (последняя строка таблицы 2.2) может быть проиллюстрировано элементами логических схем (см. рис. 2.9).

Рис. 2.9 - Правило де Моргана

Альтернативная запись правила де Моргана (2.8) поясняется на рис. 2.10.

Рис. 2.10 - Вариант реализации правила де Моргана

Логическая функция (2.9) также может быть реализована только на элементах Шеффера "И-НЕ" (см. рис. 2.11)

Рис 2.11 - Реализация логической функции на элементах Шеффера

Функция "ИЛИ-НЕ" (стрелка Пирса) тоже может составить функционально полную систему.

_____________

F = a + b + c +... .

Для получения инверсии одной переменной достаточно подать сигнал этой переменной на один из входов, а остальные входы соединить с логическим нулем. Функция "ИЛИ" может быть получена инвертированием выходного сигнала элемента Пирса. Операция "И" реализуется в соответствии с правилом де Моргана (см. рис 2.10).

Возможность реализации простейших логических функций свидетельствует о функциональной полноте логических элементов Шеффера или Пирса.

2.3.2 Базовый логический элемент - ТТЛ

Большинство логических ИС реализовано на элементах, выполняющих функции "И-НЕ" либо "ИЛИ-НЕ". Поэтому логическая ИС содержит обычно схему "И" либо "ИЛИ", выполненную на резисторах, транзисторах или диодах, и транзисторный инвертор.

Наибольшее распространение получили логические элементы на основе ТТЛ (транзисторно-транзисторная логика) структур (рис.2.12).

Рис. 2.12 - Базовый логический элемент ТТЛ

Многоэмиттерный транзистор (МЭТ) VT1 совместно с резистором R1 образует логическую схему "И". На трех транзисторах (VT2...VT4) реализован инвертор ("НЕ"). Многоэмиттерный транзистор (МЭТ) не имеет аналогов в дискретной технике и представляет собой : выполненные на одном кристалле несколько транзисторов с единой объединенной базой и общим для всех транзисторов коллектором. По логике работы такой МЭТаналогичен диодной сборке (рис. 2.13). Вообще-то в любом транзисторе можно выделить два p-n перехода, т.е. два диода.

Рис. 2.13 - Логический элемент "И" на входе ТТЛ

При соединении хотя бы одного эмиттера VT1 с общим проводом, т.е. при подаче хотя бы на один из входов x1...x4 низкого логического уровня, этот переход эмиттер-база откроется, через него и резистор R1 потечет ток от источника питания, напряжение на базе и коллекторе МЭТ будет низким, что соответствует подаче на вход инвертора (транзисторы VT2...VT4) низкого логического уровня.

Если на все входы (x1...x4) подать высокий логический уровень (т.е. напряжение, близкое к напряжению источника питания), все переходы эмиттер-база МЭТ закроются, и ток от источника питания через резистор R1 и переход база-коллектор VT1 потечет ко входу сложного инвертора (на транзисторах VT2...VT4). Это соответствует подаче на вход инвертора высокого логического уровня.

Инвертор реализован на составном транзисторе VT2, VT4 (по схеме Дарлингтона). Коллекторной нагрузкой инвертора является резистор R2. Для уменьшения времени перезаряда паразитных конденсаторов нагрузки (Сн) через резистор R2 при закрывания составного транзистора VT2 и VT4 - введен дополнительный эмиттерный повторитель VT3. Кроме положительного эффекта (увеличение примерно в h21 раз тока перезарядки паразитных конденсаторов) введение эмиттерного повторителя породило ряд проблем.

При открытом транзисторе VT3 должны быть закрыты транзисторы VT2 и VT4 (или наоборот, т.е. один из транзисторов VT3 или VT4 должен быть закрыт). Однако время открывания транзистора VT3 значительно меньше времени закрывания VT2, VT4 (с учетом времени рассасывания носителей в базе). Поэтому при открывании эмиттерного повторителя VT3 транзистор VT4 находится еще в стадии рассасывания. Через два открытых транзистора VT3 и VT4 закорачивается источник питания и течет очень большой сквозной ток. Для ограничения этого тока введен дополнительный резистор R4. Номинал этого резистора примерно в h21 раз меньше номинал резистора R2 нельзя потому, что он ограничивает ток перезаряда паразитных конденсаторов Сн при закрывании VT2 и VT4 (уменьшая положительный эффект от введения эмиттерного повторителя VT3).

Дополнительно введен также диод VD (рис. 2.12) для надежного запирания эмиттерного повторителя VT3 при открывании транзисторов VT2 и VT4. У транзисторов VT2, VT4, находящихся в режиме насыщения, напряжение Uбэ 0,7 В, а напряжение Uкэ 0,2 В. При этом напряжение на базе VT3 (относительно общего провода) равно: Uбэvt4 + Uкэvt2=0.9В. А напряжение эмиттера VT3 (относительно общего провода при отсутствии диода VD) равно: Uкэ = 0,2 В. Из этого следует, что (при отсутствии диода) напряжение между эмиттером и базой VT3 не может быть меньше 0,7 В, т.е. транзистор VT3 невозможно закрыть. При введении дополнительного диода VD это напряжение (0,7 В) разделяется между переходом эмиттер-база VT3 и диодом. Как следует из рис. 2.2 при напряжении 0,35 В переход эмиттер-база и кремниевый диод находятся в предпороговом (нетокопроводящем) состоянии.

При закрывании транзисторов VT2 и VT4 открывается эмиттерный повторитель VT3. Но напряжение на выходе логического элемента будет меньше напряжения источника питания (Ек = 5 Вольт) на величину падения напряжения на переходе эмиттер-база VT3 и на диоде VD. Поэтому высокому (единичному) логическому уровню на выходе инвертора соответствует напряжение:

U1вых = Ек - ( Iб * R2 ) - ( 2 * 0,7 ) 3,5 В. (2.10)

2.3.3 Статические параметры базового элемента ТТЛ

К основным статическим параметрам относятся:

- напряжение логической единицы U1;

- напряжение логического нуля U0;

- пороговое напряжение элемента Uпор (входное напряжение, малые изменения которого приводят к переходу выходного напряжения из одного логического состояния в другое);

- коэффициент усиления по напряжению в режиме аналогового усилителя Ku;

- входной ток логической единицы I1вх;

- входной ток логического нуля I0вх;

- выходной ток логической единицы I1вых;

- выходной ток логического нуля I0вых;

- мощность потребления в состоянии логического нуля на выходе Р0;

- мощность потребления в состоянии логической единицы на выходе Р1;

- средняя мощность потребления

Рср = (Р0 + Р1)/2;

- коэффициент разветвления по выходу (нагрузочная способность) Краз;

Основные статические параметры можно определить при анализе входной и передаточной характеристик базового ТТЛ элемента. Некоторые статические параметры задаются в ТУ заводом-изготовителем.

информационный сигнал энтропия вычислительный

Рис. 2.14 - Входная характеристика элемента ТТЛ серии К155

При нулевом напряжении на входе элемента ТТЛ (точка А на рис. 2.14) протекает входной ток от источника питания Ек через резистор R1 и переход база-эмиттер МЭТ (см. рис. 2.12):

. (2.11)

Напряжение на базе МЭТ равно 0,7 В. Это напряжение приложено к переходу база-коллектор МЭТ и к двум переходам база-эмиттер сложного инвертора. Поэтому все эти переходы находятся в предпороговом (нетокопроводящем) состоянии.

При увеличении входного напряжения входной ток уменьшается в соотвествии с соотношением:

. (2.11')

При входном напряжении 1,1...1,2 В (точка В на рис. 2.14) напряжение на базе МЭТ достигает величины 1,5...1,7 В. Этого напряжения достаточно для перехода в токопроводящее состояние перехода база-коллектор МЭТ и двух переходов база-эмиттер сложного инвертора. Поэтому ток, протекающий от источника питания через резистор R1, начинает в базе разделяться между переходом база-эмиттер и переходом база-коллектор МЭТ. Все меньшая его часть продолжает протекать на вход элемента и большая часть протекает ко входу сложного инвертора, открывая транзисторы VT2 и VT4.

При напряжении на входе элемента, равном напряжению трех открытых p-n переходов (база-коллектор МЭТ и двух переходов база-эмиттер сложного инвертора), что соответствует точке С на рис. 2.14, входной ток равен нулю.

При дальнейшем увеличении входного напряжения (правее точки С на рис 2.14) закрывается переход база-эмиттер а переход база-коллектор МЭТ - открыт. Это соответствует инверсному режиму работы МЭТ. Через транзистор протекает небольшой ток I1вх около 40 мкА.

Основной характеристикой базового логического элемента ТТЛ является статическая передаточная характеристика (рис. 2.15).

Рис. 2.15 - Передаточная характеристика элемента ТТЛ

При нулевом напряжении на входе элемента ТТЛ выходное напряжение соответствует высокому логическому уровню U1вых (точка А на рис. 2.15), определяемому по формуле (2.10). Увеличение входного напряжения до величины 1,1 Вольта соответствует закрытому состоянию сложного инвертора и практически не изменяет напряжение на выходе элемента.

При напряжении на входе более 1,1 В (точка В на рис. 2.15) начинает открываться транзистор VT2 (см. рис. 2.12), а транзистор VT4 остается закрытым, т.к. его переход база-эмиттер шунтируется резистором R3. Увеличение тока через транзистор VT2 вызывает увеличение падения напряжения на резисторах R2 и R3. Выходное напряжение эмиттерного повторителя VT3 (т.е. выходное напряжение ТТЛ элемента) уменьшается с ростом падения напряжения на R2 (участок В-С на рис. 2.15).

Увеличение падения напряжения на R3 до 0,5..0,6 В приводит к открыванию транзистора VT4 (см. точку С на рис. 2.15). Все транзисторы переходят в активный режим. Малые изменения входного напряжения (Uвх) вызывают значительное уменьшение выходного напряжения (Uвых). На участке C-F логический элемент работает как аналоговый усилитель с коэффициентом усиления по напряжению:

. (2.12)

Большинство реальных ТТЛ элементов имеют коэффициент усиления Ku в пределах от 5 до 20.

Правее точки F, когда увеличение входного напряжения приводит к насыщению транзисторов VT2 и VT4, дальнейшее изменение выходного напряжения происходить не может. Этот уровень выходного напряжения называется логическим нулем ТТЛ элементов и составляет : U0вых = 0,1...0,4 В.

Точка D на рис. 2.15, лежащая на пересечении передаточной характеристики с биссектрисой первого квадранта (т.е. с прямой, на которой: Uвых = Uвх), определяет пороговый уровень напряжения Uпор (примерно 1,3..1,4 Вольта), разделяющий низкий и высокий логические уровни.

Расстояния между низким логическим уровнем ТТЛ (U0 = 0,4 В) и пороговым напряжением (Uпор = 1,3 В), а также между высоким логическим уровнем ТТЛ (U1 > 3 В) и пороговым напряжением называются запасом помехоустойчивости. Этот запас определяет максимальное напряжение помехи на входе элемента, не изменяющее логическое состояние выхода.

Если на вход ТТЛ элемента не подается напряжение (т.е. вход остается свободным и через него не течет входной ток), весь ток от источника питания Ек через резистор R1 течет на вход сложного инвертора и открывает транзисторы VT2, VT4 (см. рис. 2.12).

Такой режим соответствует логической "1" на входе. Однако оставлять свободные входы - нежелательно, т.к. напряжение на входе элемента близко к пороговому и небольшая наведенная помеха может переключить инвертор. Поэтому свободные входы желательно подключать к шине источника питания.

2.3.4 Динамические параметры базового элемента ТТЛ

К основным динамическим параметрам относятся :

- время перехода из состояния "1" в "0" t(1-0);

- время перехода из состояния "0" в "1" t(0-1);

- время задержки включения tзд(1-0);

- время задержки выключения tзд(0-1);

- время задержки распространения при включении tзд.р(1-0);

- время задержки распространения при выключении . tзд.р(0-1);

среднее время задержки распространения сигнала

tзд.р.ср. = (tзд.р(1-0) + tзд.р(0-1)) / 2;

- максимальная рабочая частота переключения fмакс, на которой гарантируется в наихудших условиях срабатывание счетного триггера, составленного из логических элементов данной серии.

динамическая мощность потребления на максимальной рабочей частоте Рдин.

информационный сигнал энтропия вычислительный

Рис. 2.16 - Динамические параметры логического элемента

На рис. 2.16 приведены осциллограммы входного и выходного сигнала логического элемента и указаны его основные динамические параметры.

Реально измеренные динамические параметры у ТТЛ элементов будут лучше, чем указанные в паспорте, потому что завод-изготовитель гарантирует указанные динамические параметры для всех элементов при самых худших условиях. В пределах одной партии логических ИС динамические параметры могут отличаться в 1,5...2 раза за счет технологических допусков на параметры отдельных интегральных элементов (транзисторов, диодов, резисторов и др.).

С повышением рабочей частоты увеличивается мощность потребления, т.к. большие импульсные токи затрачиваются на перезаряд паразитных конденсаторов, а также при каждом логическом переходе из "0" в "1" протекает короткий импульс сквозного тока через открытые транзисторы VT3 и VT4.

Размещено на Allbest.ru