Разработка адресного порогового извещателя

5.2 Расчет времени задержки

Для корректной работы всего устройства необходимо, чтобы импульсы, поступающие от генератора тактовых импульсов, имели длительность больше, чем средняя задержка распространения сигнала по схеме.

Для этого необходимо определить самую длинную цепочку последовательных элементов схемы, то есть совокупность элементов схемы, через которые последовательно проходят информационные сигналы, обрабатываемые схемой, после формирования конкретного управляющего сигнала.

Самая длинная цепочка определяется путем анализа работы устройства по каждому управляющему сигналу.

При расчете временной задержки последовательно включенных элементов используется средняя задержка распространения сигнала каждым элементом схемы (tЭСХзд р ср), определяемая по формуле:

tЭСХзд р ср = (t10зд р + t01зд р)/2.

Параметры t10зд р и t01зд р являются справочными данными.

Среднее время распространения сигнала по всей цепочке рассчитывается по формуле

где N - количество элементов в самой длинной цепочке схемы, tЭСХзд р ср - средняя задержка распространения сигнала элементом цепочки схемы.

Проведя анализ данных, а конкретно задержки (времени) распространения сигнала (таблица 2, 4, 5, 8, 10, 12, 14, 15), использовавшихся элементов, очевидно, что время установления выходного тока ЦАП DD10 на 3 порядка выше средних задержек распространения остальных элементов. Тогда однозначно можно утверждать, что самая длительная цепочка распространения сигнала по схеме, это цепочка содержащая ЦАП DD10 и триггер DD2.2 (команда «РАЗРЕШ. ВЫВОД»).

Так как время установления выходного тока (т.е. сигнала) ЦАП DD10 равно tDD10зд р ср = 10 мкс (таблица 15) и задержка распространения сигнала на триггере DD2.2: tDD2.2зд р ср = (40 + 25) / 2 = 32.5 нс = 0.0325 мкс, то средняя задержка распространения сигнала по схеме равна:

tСХзд р ср = 10 + 0.0325 = 10.0325 мкс.

Тогда длительность тактового импульса должна соответствовать условию tи > tСХзд р ср, т.е. tи > 10.0325 мкс.

5.3 Расчет потребляемой мощности

Мощность, потребляемая устройством, складывается из мощностей, потребляемых всеми элементами, включенными в схему.

Если токи потребления в состоянии 0 и 1 равны, то расчет потребляемой мощности логического элемента осуществляется по формуле

PЛЭпот = (Uпит·Iпот).

Если токи потребления в состоянии 0 и 1 не равны, то

PЛЭпот = (I0пот+I1пот)/2 · Uпит.

Для всего корпуса потребляемая мощность рассчитывается по формуле

где n - количество элементов в корпусе,

РЛЭ - мощность, потребляемая одним логическим элементом.

Для всей схемы потребляемая мощность рассчитывается как

где N - количество корпусов в схеме,

РК - мощность, потребляемая одним корпусом.

На основании таблиц 2, 4, 5, 8, 10, 12, 14, 15 и 16, для корректности расчета составим сводную таблицу следующего вида, таблица 18.

Таблица 4.1 - Сводная таблица значений Iпот

Рассчитаем мощность потребляемую ИМС 153УД3, учитывая напряжение питания Uпит = 15 В (таблица 16) и ток потребления (таблица 18):

P153УД3пот = (Uпит·Iпот) = 15 · 0.004 = 0.06 Вт.

Т.к. в схеме 1 ИМС 153УД3, то общая мощность, потребляемая этой ИМС равна:

PСХ 153УД3пот = P153УД3пот · 1 = 0.06 Вт.

Рассчитаем общую мощность для всех ИМС в схеме, используя ранее рассчитанные данные мощности:

PСХпот = PСХ 533АП6пот + PСХ 133ИР13пот + PСХ 533СП1пот + PСХ 533ТМ2пот +

+ PСХ 155ЛИ5пот + PСХ КР1531ЛЛ1пот + PСХ КР1531ЛИ1пот + PСХ 572ПА2пот + PСХ 153УД3пот = 0.4 + 1.56 + 0.2 + 0.16 + 0.38 + 0.184 + 0.189 + 0.03 + 0.06 = 3.163 Вт

Мощность потребляемая устройством (не учитывая блок управления) равна PСХпот = 3.163 Вт.

Заключение

В ходе курсового проектирования осуществлена частичная разработка адресного порогового извещателя. Создан алгоритм работы данного устройства, разработана функциональная схема. При разработке принципиальной схемы адресного порогового извещателя спроектированы блоки ввода, вывода, операционный и индикации. Реализация блока управления устройства при разработке принципиальной схемы не проводилась.

Курсовой проект выполнен в соответствии с поставленной задачей. Учтены все исходные данные, приведенные в задании по курсовому проектированию.

адресный пороговый извещатель цифровой

Список использованных источников

1. Богданович М.И. Цифровые интегральные схемы. Справочник/ М.И. Богданович. - Минск: Беларусь, 1991. - 23-25, 47, 55, 56, 62, 64, 98, 107-109, 126-129, 191-192, 224, 268, 272-273, 279 с.

2. Федорков Б.Г. Микросхемы ЦАП и АЦП: функционирование, параметры, применение/ Б.Г. Федорков. - Москва: Энергоатомиздат, 1990. - 79-82 с.

3. Little home system www.asvcorp.ru / Цифровая археология , Электронные компоненты, Микросхема 572ПА2.

4. Портал для радиолюбителей www.radioman-portal.ru / Отечественные операционные усилители - полные справочные данные.

5. Интернет-ресурс www.radiosvalka.narod.ru / Справочник, Отечественные излучающие диоды.

6. Справочники по отечественным электронным компонентам с Datasheets www.trzrus.narod.ru / Резисторы, Постоянные, Резисторы непроволочные общего применения.

7. Электроника (цифровая электроника). Лабораторные работы для студентов дневной формы обучения/ Г.Ф. Жердева. - Минск: БНТУ, 2012. - Л.Р.3 5-6 с.

Размещено на Allbest.ru