Блок сложения двоичных чисел
Разработка алгоритма работы блока сложения дробных двоичных чисел в обратном модифицированном коде с фиксированной запятой. Определение состава узлов и управляющих сигналов блока по схеме электрической функциональной, описание его принципа работы.
| Рубрика | Программирование, компьютеры и кибернетика |
| Предмет | Информатика |
| Вид | реферат |
| Язык | русский |
| Прислал(а) | incognito |
| Дата добавления | 29.11.2010 |
| Размер файла | 415,8 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Подобные документы
Разработка устройства обработки и передачи информации для суммирования двоичных чисел в дополнительном коде. Разработка алгоритма выполнения операций и структурной схемы. Составление временной диаграммы управляющих сигналов, расчет быстродействия.
курсовая работа [32,0 K], добавлен 16.08.2012Изучение принципа работы цифрового автомата для сложения двоичных чисел, представленных в форме с фиксированной запятой, на базисе алгебры Буля. Правила построения операционных и функциональных схем отдельных устройств, логических систем и функций.
курсовая работа [1,2 M], добавлен 24.01.2014Разработка вычислительного устройства для умножения двоичных чисел с фиксированной запятой, без знака, представленных в прямом коде. Алгоритм операции, структурная схема АЛУ, диаграмма управляющих сигналов, функциональная схема устройства управления.
контрольная работа [180,2 K], добавлен 01.10.2014Тестирование арифметико-логического блока процессора на уровне двоичных форм представления данных типовыми программными средствами ЭВМ. Рассмотрение основ сложения и вычитания чисел с плавающей запятой. Описание логического и текстового типа данных.
курсовая работа [1,4 M], добавлен 13.12.2014Разработка устройства, позволяющего производить сложение четырехразрядных двоичных чисел. Последовательные и параллельные регистры. Временные диаграммы одноразрядного сумматора. Программа, отражающая функционирование параллельного регистра на 4 разряда.
курсовая работа [332,8 K], добавлен 16.10.2013Разработка 16-ти разрядного последовательного сумматора двоичных чисел с фиксированной запятой с низкой потребляемой мощностью. Обеспечение преобразования результата в код Грея и индикации в десятичном коде. Проектирование средства встроенного контроля.
курсовая работа [245,4 K], добавлен 16.06.2009Проектирование цифрового автомата для выполнения арифметической операции деления двоичных чисел, алгоритм работы. Числа с плавающей запятой. Типы элементов памяти управляющего автомата JK-триггер, не имеющего запрещенных состояний на основных входах.
курсовая работа [747,4 K], добавлен 25.03.2012Назначение и условия эксплуатации проектируемого модуля. Анализ электрической принципиальной схемы, элементной базы, класса точности и метода изготовления. Выбор защитного покрытия проводников и контактных площадок. Процесс сборки модуля первого уровня.
курсовая работа [1,3 M], добавлен 15.12.2014Битовые представления ASCII-кодов для однобитовых символов и чисел. Сложение двоичных чисел, определение двоичных дополнений. Положительные значения для отрицательных двоичных цифр, шестнадцатеричные представления. Типы сегментов, их размеры и адреса.
тест [371,9 K], добавлен 11.10.2012Разработка алгоритма выполнения операций умножения двоичных чисел в формате расширенной точности на сумматоре обратного кода. Преобразование входной строки в десятичное число. Разработка алгоритма арифметической операции. Тестирование программы-эмулятора.
курсовая работа [119,1 K], добавлен 24.06.2012
