При передаче информации с корректирующем кодированием уже вместо k информативных символов за заданное время требуется передача n символов с добавлением проверочных за то же время при том же уровне сигналов. При этом придется сокращать длительность символов при передаче (при скорости R = 1/3 - в три раза), что потребует расширения полосы частот в n/k раз. Исходное заданное значение вероятности p1 будет обеспечиваться уже при другом отношении сигнал/шум. Разница отношений сигнал/шум при применении кодирования и без него при ее положительном значении определяет энергетический выигрыш кода, выражаемый в децибелах.

Быстрая ориентировочная оценка энергетической эффективности для целей оперативного сравнения кодов производится по асимптотическому энергетическому выигрышу от кодирования (АЭВК) з = 10lgRdmin (дБ), где R = k/n - относительная скорость кода; dmin - минимальное кодовое

расстояние.

Величина АЭВК характеризует ЭВК при вероятности p1 > 0 и является верхней границей реального ЭВК при p1 ? 0 [23]. В табл. 1.2 приведены основные характеристики коротких сверточных кодов со скоростью R = 1/2, с указанием значений АЭВК.

Табл. 1.2 Основные характеристики коротких сверточных кодов

Выигрыш от кодирования может быть использован наиболее эффективным способом, например, путем уменьшения мощности передатчиков в системах связи, уменьшения размеров антенн или увеличения скорости передачи.

Для получения значительного выигрыша от кодирования наиболее пригодны сверточные коды с малой длиной кодового ограничения и с декодированием по алгоритму Витерби. В частности, хорошо известный код с R = 1/2, l = 6, который имеет ЭВК 5дБ при p1 = 10-5, применяется во многих системах при различных скоростях передачи данных.

1.10 Стандарт IEEE 802.16d

Спецификация утверждена в 2004 году. Используется ортогональное частотное мультиплексирование (OFDM), поддерживается фиксированный доступ в зонах с наличием либо отсутствием прямой видимости. Пользовательские устройства представляют собой стационарные модемы для установки вне и внутри помещений, а также PCMCIA-карты для ноутбуков. В большинстве стран под эту технологию отведены диапазоны 3,5 и 5 ГГц. По сведениям WIMAX Forum, насчитывается уже порядка 175 внедрений фиксированной версии. Многие аналитики видят в ней конкурирующую или взаимодополняющую технологию проводного широкополосного доступа DSL.

Основные характеристики:

Использование - WMAN

Пропускная способность - до 75 Мбит/с

Радиус действия - 25-80 километров

Частоты - 1,5-11 ГГц

Требования к параметрам базовых станций ТОС стандарта 802.16d

1. Базовые станции ТОС (далее - БС ТОС) стандарта 802.16d работают в диапазоне частот от 2 до 66 ГГц.

2. Требования к параметрам БС ТОС стандарта 802.16d диапазона частот от 1,5 до 11 ГГц.

2.1. БС ТОС используют один из следующих режимов работы:

1) Режим отдельной несущей (SCa).

2) Режим ортогонального частотного уплотнения (OFDMA).

3) Режим множественного доступа с ортогональным частотным уплотнением (OFDMA)

2.2. При оформлении выходного сигнала БС ТОС в режим OFDM применяется 256-точечное обратное преобразование Фурье.

2.3. В зависимости от требуемой скорости передачи данных в БС ТОС применяются следующие способы модуляции несущей частоты:

1) Двоичная фазовая манипуляция (BPSK).

2) Квадратурная фазовая манипуляция (QPSK).

3) 16-позиционная квадратурная амплитудная манипуляция (16 QAM).

4) 64-позиционная квадратурная амплитудная манипуляция (64 QAM).

2.4. Ширина канала базовых станций устанавливается кратной 0,25 МГц и составляет величину не менее 1,25 МГц и не более 28 МГц.

2.5. В режимах OFDM БС ТОС предоставляют канальный ресурс DF полностью или в отдельных частотных подканалах или группах подканалов.

2.6. БС ТОС работают в дуплексном режиме с временным разделением (TDD) или частотным разделением (FDD).

2.7. Допускается работа БС ИРС в полудуплексном режиме с частотным разделением (H-FDD).

2.8. Для оборудования широкополосной сети подвижного доступа дополнительно выполняются требования:

1) БС ТОС поддерживают процедуры хендовера подвижной АС.

2) Максимальное время задержки сигнала при переключении подвижной АС от одной базовой станции к другой менее 200мс.

3) БС ТОС поддерживают дежурный режим (sleep-mode) работы АС.

2.9. Основные параметры передатчиков БС ТОС диапазона частот от 1,5 до 11 ГГц, измеряемые непосредственно на ВЧ соединителе передатчика приведены в таблице № 1. Для оборудования радиодоступа для БПД со встроенными антеннами в качестве эталонной антенны принимается антенна с коэффициентом усиления 0 дБи.

Табл. № 1.3 Основные параметры передатчиковТОС стандартна 802.16d диапазона частот от 1,5 до 11 ГГц.

Параметр		Значение
Маска спектра	OFDM OFDMA
		ДF, МГц A B C D E F 1,25 0,625 0,605 0,893 1,321 2,500 3,125 ,5 0,50 0,750 1,071 1,586 3,000 3,750 1,75 0,875 0,875 1,250 1,850 3,500 4,375 2,5 1,250 1,15 1,785 2,643 5,000 6,250 3 1,500 1,500 2,142 3,171 6,000 7,000 3,5 1,750 0,750 2,499 3,700 7,000 8,750 5 2,500 2,500 3,570 5,285 10,000 12,500 6 3,000 3,000 4,284 6,342 12,000 15,000 7 3,500 3,500 4,998 7,399 14,000 17,000 8,75 4,375 4,375 6,248 9,249 17,500 21,875 10 5,000 5,000 7,140 10,570 20,000 25,000 12 6,000 6,000 8,568 12,684 24,000 30,000 14 7,000 7,000 9,996 14,798 28,000 35,000 15 7,500 7,500 10,710 15,855 30,000 37,500 20 10,000 10,000 14,280 21,140 40,000 50,000 24 12,000 12,000 17,136 25,368 48,000 60,000 28 14,000 14,000 19,992 29,596 56,000 70,000
Допустимый уровень побочных излучений	OFDM	-50 дБм в диапазоне частот 30 МГц - 21,2 ГГц

Основные параметры приемников БС радиоэлектронных средств связи сетей радиодоступа ТОС диапазона частот от 1,5 ГГц до 11 ГГц приведены в таблице № 1.4.

Таблица № 1.4. Основные параметры приемников БС радиоэлектронных средств связи сетей радиодоступа ТОС диапазона частот от 1,5 ГГц до 11 ГГц.

Параметр	Тип сигнала	Значение
Максимальный уровень входного сигнала	OFDM	Оборудование обеспечивает возможность приема рабочего сигнала с уровнем -45 дБм и выдерживает входной сигнал с уровнем 0 дБм без электрического повреждения цепей приемника
Подавление зеркального канала	OFDM	Не менее 60 дБ

2.10. В оборудовании радиодоступа для БПД ТОС используется ширина радиоканала 20, 25, 28 МГц.

2.11. Модуляция несущих частот: QPSK, 16 QAM, 64 QAM.

Требования к параметрам абонентским станций ТОС стандарта 802.16d

1. Абонентские станции ТОС (далее АС ТОС) стандарта 802.16d работают в диапазоне частот от 1,5 ГГц до 66 ГГц.

2. Требования к параметрам АС ТОС стандарта 802.16d диапазона частот 1,5 ГГц до 11 ГГц.

2.1 АС ТОС используют один из следующих режимов работы:

1) Режим отдельной несущей (SCa).

2) Режим ортогонального частотного уплотнения (OFDMA).

3) Режим множественного доступа с ортогональным частотным уплотнением (OFDMA)

2.2 При оформлении выходного сигнала АС ТОС в режим OFDM применяется 256-точечное обратное преобразование Фурье.

2.3 В зависимости от требуемой скорости передачи данных в АС ТОС применяются следующие способы модуляции несущей частоты:

1) Двоичная фазовая манипуляция (BPSK).

2) Квадратурная фазовая манипуляция (QPSK).

3) 16-позиционная квадратурная амплитудная манипуляция (16 QAM).

4) 64-позиционная квадратурная амплитудная манипуляция (64 QAM).

В режиме Sca допускается применение 256-позиционной квадратурной амплитудной манипуляции (256 QAM).

2.4 Ширина канала DF базовых станций устанавливается кратной 0,25 МГц и составляет величину не менее 1,25 МГц и не более 28 МГц.

2.5 В режимах OFDM АС ТОС предоставляют канальный ресурс DF полностью или в отдельных частотных подканалах или группах подканалов.

2.6 Основные параметры передатчиков АС ТОС диапазона от 1,5 до 11 ГГц, измеряемые непосредственно на ВЧ соединителе передатчиков, приведены в таблице № 1.5. Для оборудования радиодоступа со встроенными антеннами в качестве эталонной антенны принимается антенна с коэффициентом усиления 0 дБи.

Таблица № 1.5 Основные параметры передатчиков АС ТОС диапазона частот от 1,5 до 11 ГГц, измеряемые непосредственно на ВЧ соединителе передатчиков

Параметр		Значение
Маска спектра	OFDM OFDMA
		ДF, МГц A B C D E F 1,25 0,625 0,625 0,893 1,121 2,500 3,125 1,5 0,750 0,750 1,071 1,586 3,000 3,750 1,75 0,875 0,875 1,250 1,850 3,500 4,375 2,5 1,250 1,250 1785 2,643 5,000 6,250 3 1,500 1,500 2,142 3,171 6,000 7,500 3,5 1,700 1,750 0,499 3,700 7,000 8,750 5 2,500 2,500 3,570 5,285 10,000 12,500 6 3,000 3,000 4,284 6,342 12,000 15,000 7 3,500 3,500 4,998 7,399 14,000 17,000 8,75 4,375 4,375 6,248 9,249 17,500 21,875 10 5,000 5,000 7,140 10,570 20,000 25,000 12 6,000 6,000 8,568 12,684 24,000 30,000 14 7,000 7,000 9,996 14,798 28,000 35,000 15 7,500 7,500 10,710 15,855 30,000 37,500 20 10,000 10,000 14,280 21,140 40,000 50,000 24 12,000 12,000 17,136 25,368 48,000 60,000 28 14,000 14,000 19,992 29,596 56,000 70,000
Допустимый уровень побочных излучений	OFDM	-50 дБм в диапазоне частот 30 МГц - 21,2 ГГц -30 дБм в диапазоне частот выше 21,2 ГГц

В начале проекта говорилось об огромном количестве техники способной принимать и передать беспроводные сигналы, но это все мобильные устройства, компактные иными словами пользовательская аппаратура, то, что лежит в кармане или сумке практически каждого человека нашего цивилизационного мира, но что именно посылает «нам» эти сигналы и как? Ответ прост - Базовые станции, вот что посылает нам эти потоки информации.

2. БАЗОВАЯ СТАНЦИЯ

Базовая станция -- системный комплекс приемопередающей аппаратуры, осуществляющей централизованное обслуживание группы оконечных абонентских устройств. Сотовые оператора России, такие как Мегафон, Билайн, МТС, Скайлинк используют базовые станции следующих марок: Alcatel, Ericsson, Huawei. На данный момент в центральной регионе происходит масштабная замена базовых станций Alcatel и Ericsson на Huawei. Далее мы рассмотрим подробно базовую станцую компании Huawei модели DMS3900.

Рис. 2.1 Базовая станция Huawei DMS3900

Станция четвертого поколения, используется для обслуживания макро сот (радиус работы 3,5 - 35 км, варьируется от географического место положения). Поддерживает несколько режимов работы: GSM, GSM + UMTS (dual mode), UMTS (связь третьего поколения), LTE, WiMAX.

Схема БС принципиально не отличается от используемой в других беспроводных технологиях: основной внутренний модуль, усилители и антенны. Единственное отличие: наличие антенны GPS.

Рис. 2.2 Схема работы базовой станции в сети

Базовая станция DBS3900 (Distributed Base Station) состоит из внутреннего обрабатывающего узла (BBU в терминологии Huawei), трансиверов (RRU) и антенн.

Разумеется, «мозгом» БС является BBU -- Baseband Unit. На этот узел ложится практически вся нагрузка по обработке данных, синхронизации, управлению, сбору статистики.

Данные канального уровня обрабатываются с помощью различных схем кодирования, модуляции, соответствующей уровню сигнала, претерпевают обратное преобразование Фурье, к ним добавляется циклический префикс, и далее отправляются на усилитель.

Рисунок 2.3. Схема циклического префикса

DMS3900 состоит из следующих плат:

Первые 4 слота (с 0 до 3) отведены под платы BBBI (BWA Baseband processing and radio Interface unit). На каждой плате есть по три оптических интерфейса (CPRI-Common Public Radio Interface) для подключения усилителей. Могут быть установлены одна или две платы, каждая из которых занимает два слота.

Слоты 4 и 5 отведены под плату USCU (Universal Satellite card and Clock Unit). Эта плата занимает также два слота и используется для синхронизации. Для WiMAX, использующего временной дуплекс синхронизация -- очень важный вопрос, поскольку время приема/передачи должно быть синхронизировано как для разных секторов одной БС, так и для других базовых станций, являющихся соседними для рассматриваемой. Вообще говоря, используется GPS, как самый простой и универсальный способ. Но, как я уже говорил где-то в комментариях к другим статьям, в России обязывают устанавливать помимо GPS, плату приемника ГЛОНАСС -- K161, для которой производителем предусмотрены ножки крепления и небольшой джампер. Основной разъем на этой плате -- SMA для дажмпера от антенны GPS.

Шестой и седьмой слот используется для «основной» платы BBU -- BMPT (BWA Main Processing & Transmission unit). Собственно, это ЦУП БС, она и управляет всеми процессами. На ней есть Ethernet порт для управления, два порта RG-45 FE/GE и два оптических порта LC для связи с сетью ASN (логически может быть сконфигуровано только два порта). Кроме того, на ней конфигурируется логический интерфейс для связи с сетью управления.

Еще две платы расположены в правой части лицевой панели -- UPEU (Universal Power and Environment interface Unit), которые работают в режиме Hot Standby. На них расположен выключатель, разъем питания, сухие контакты и разъемы для подключения внешних блоков мониторинга (RJ-45).

Усилитель

Что же происходит дальше с данными, обработанными на BBU. По оптическим интерфейсам, подключенным к портам CPRI данные передаются на блок усилителей (RRU -- Radio Remote Unit). На усилителе происходят цифро-аналоговые (аналого-цифровые) преобразования, управление мощностью излучения, наложение аналогового сигнала на сигнал высокой частоты и мультиплексирование сигналов приема и передачи.

Антенны

Далее сигнал по фидеру передается на антенны. Для реализации MIMO в каждой антенне установлены по сути две антенны, имеющие кросс-поляризацию для уменьшения интерференции. Сами антенны просто крохотные, если сравнивать их с GSM. Это, естественно, связано с используемыми частотами.

MIMO -позволяет использовать несколько антенн на прием и передачу. Существует две реализации:

MIMO Matrix A (Diversity mode): через различные антенны передаются одни и те же данные. Эта схема используется для улучшения качества передаваемого сигнала и улучшения приема.

MIMO Matrix B (Spatial Multiplexing (SM) mode): через различные антенны передаются различные данные. Это позволяет увеличить скорость передачи данных.

Одним из серьезных преимуществ WiMAX считают возможность использования адаптивной антенной системы, подстраивающей свою диаграмму направленности в соответствии с передвижением абонентской станции, то есть, как бы выхватывает ее и отслеживает.

Преимущества:

- Быстрое развертывание сети - раздельное использование BBU и RRU, компактный дизайн и распределенная установка позволяют сэкономить пространство на сайте и смонтировать BBU и RRU практически в любом месте. Распределенная установка также обеспечивает удобство при транспортировке и быстрое развертывание сети.

- Низкая стоимость - BBU может устанавливаться в любом месте на стену или на бетонное основание. Также BBU устанавливается внутри BTS, устройств передачи или в системе питания, при монтаже вне помещений. RRU устанавливается вблизи антенн. Это позволяет избежать затрат на приобретение и монтаж кабелей и фидеров.

- Высокая надежность - каждый RRU обеспечивает два высокоскоростных порта CPRI для обеспечения взаимодействия RRU и BBU в топологии кольцо. Один дополнительный порт CPRI предоставляет резервный канал между BBU и RRU. В одном подстативе можно установить два модуля RRU3004 для поддержки распределенной передачи, обеспечения большей емкости и большего числа несущих. При сбое одного из рабочих модулей RRU3004, резервный обеспечивает услуги в соте.

- Работа мобильных станций на высоких скоростях движения - DBS3900 обеспечивает работу мобильных станций на высоких скоростях движения транспорта (поездов, автомобилей и т.д.), до 400 км/ч.

2.1 Структурная схема базовой станции

Рис. 2.4 Структурная схема базовой станции

· MBSC - контроллер БС

· Iub и Abis - интерфейс взаимодействия БС и контроллер (2g и 3g)

· UMTS Baseband unit модуль управления 3g

· UMTS transport subsystem - транспортная подсистема

· UMTS control system - система управления 3g

· GSM transport subsystem - транспортная подсистема

· GSM control system -система управления gsm

· ОМС - центр обслуживания

· External power supply -внешнее питание

· MRFU - мультимодовый трансивер

· Power module - модуль питания

Но как же имея стандартное оборудование передать OFDM сигнал, не приобретая дорогостоящее оборудование. Которое не потребует дополнительного питания охлаждения или даже помещения? Ответ прост модем с поддержкой OFDM, который подключается напрямую к базовой станции через внешний порт и работает в штатном режиме.

2.2 Модем с поддержкой OFDM

Рис. 2.5 Рисунок модема с поддержкой OFDM

В настоящее время используется модем марки RN-2234 OFDMA компании Runcorn. Этот модем находится в массовом производстве и доступен в продаже. Это большой плюс, так как это один из первых и лучших модемов

который поддерживает функцию формирования OFDM-сигналов. Наш выбор пал на этот модем, потому что в нем есть функция подключения к базовой станции, благодаря своей компактности и мобильности не будет требовать дополнительной установки вентиляционного оборудования, а его мощности хватит, чтобы обеспечивать высокоскоростную передачу информации. А его схема и кодирование, используемое в работе полностью идентична базовой станции. Рассмотрим структурную схему.

2.2.1 Структурная схема модема

Рис. 2.6 Структурная схема модема с поддержкой OFDM

Данная СБИС реализует схемы модуляции QPSK, 16- и 64-QAM. Поддерживаются как турбокоды, так и кодек Рида-Соломона, и декодер Витерби. Модем включает АЦП (10 бит) и ЦАП (12 бит). При ширине канала 14 МГц СБИС RN-2234 обеспечивает скорость передачи данных до 56 Мбит/с. На аппаратном уровне поддержана возможность работы с AAS, включая режим STC в нисходящем канале. Выпускается по КМОП-технологии 0,18 мкм в корпусе 304 LF BGA (19 х 19 х 1,5 мм). Напряжение питания ядра/периферии - 1,8/3,3 В. Максимальная потребляемая мощность - 2 Вт.

СБИС оснащена ЦАП и АЦП (10 разрядов). Входной и выходной интерфейс реализован в виде, как квадратурных составляющих I и Q, так и модулированного сигнала на промежуточной частоте 10 МГц. В микросхеме реализованы временной и частотной синхронизации, поддерживается временное и частотное разделение каналов, в последнем случае - дуплексный и полудуплексный режимы. Ширина канала - 1,75;3;7; и 10 МГц, длительность защитного интервала - от ј до 1/32 от длительности OFDM- символа. Поддерживает требования стандарта широкополосного доступа для мобильных приложений IEEE 802.16d (в режиме OFDM).

СБИС предназначена для сверточного кодирования передаваемых данных и декодирования по алгоритму Витерби передаваемой информации в системах спутниковой связи типов INMARSAT и INTELSAT, сотовой и персональной связи.

CБИС содержит два основных модуля: Кодер:

скремблер и относительный кодер;

сверточный кодер;

формирователь выхода.

Декодер:

входной преобразователь;

декодер Витерби;

дескремблер и относительный декодер;

линия задержки знаков операндов;

вспомогательный кодер;

блок ветвевой синхронизации;

блок оценки качества канала.

Основные технические характеристики:

· Длина кодового ограничения: 7

· Образующие полиномы: 133, 171

· Информационная скорость: до 10 МГц

· Выигрыш кодирования при вероятности ошибки на символ 10-5 и скорости кода: 5,3дБ;

· 3-х и 4-х уровневое мягкое решение;

· Наличие относительных кодера и декодера;

· Наличие скремблеров и дескремблеров типов IBS и IDR;

· Оценка качества канала;

· Наличие ветвевой схемы синхронизации;

· Параллельный и последовательный ввод сигнала;

· Напряжение источника питания: 5В;

· Потребляемая мощность на частоте 12МГц: 1.2Вт

· Совместимость по входу и выходу с TTL;

· Пластиковый корпус: 84 PLCC.

3. РЕАЛИЗАЦИЯ

3.1. Выбор элементной базы

3.1.1 Постановка задачи ТЭО

Предварительный анализ вычислительной сложности разработанного алгоритма регулирования показывает, что его реализация при современном уровне развития вычислительной техники, сигнальных процессоров и периферии, не вызывает принципиальных затруднений.

Возможны несколько вариантов разработки устройства:

· отдельное компактное устройство для установки непосредственно в состав оборудования в радиовещательном тракте;

· плата, вставляемая в слот стандартного корпуса ПК, что упрощает управление устройством в процессе эксплуатации;

· системный блок IBM-совместимого компьютера в упрощенной комплектации, снабженного специальным программным обеспечением.

Первый вариант предполагает большие затраты на стадии разработки, при организации малосерийного выпуска устройства, затраты на его производство также обычно достаточно высоки. Но предполагается что наше устройство будет функционировать в WiMAX сетях и сотовых системах третьего поколения (3G) и выше, которые сейчас активно развиваются, и следовательно серийность нашего устройства будет очень высокая, а затраты на производство станут экономически выгодными.

Во втором варианте наилучшим образом используется оборудование, т.к. все комплектующие изготовлены специально для решения данной задачи. Недостаток состоит в том, что специализированные платы, как правило, малосерийны и поэтому более дороги, следовательно, и устройство, сделанное на их основе получится дороже аналогов.

Согласно третьему варианту предполагается использование готовых комплектующих, выпускаемых большими партиями, соответственно, сравнительно дешевых, и готового конструктивного оформления, что облегчает процесс разработки самого устройства, процесс управления устройством и модификации программ в течение эксплуатации. Но при этом у устройства будут большие размеры, что никак не вписывается в стандарты сотовых систем.

По результатам анализа предпочтение было отдано первому варианту: отдельное компактное устройство для установки непосредственно в состав оборудования в радиовещательном тракте.

В настоящее время фирмы-производители выпускают большое количество разнообразных печатных плат на плис со схожими характеристиками, и выбор оптимальной платы для реализации наших схем формирования представляется довольно трудной задачей.

Для решения задач подобного рода в аналитическом планировании широко применяется метод анализа иерархий. Воспользуемся этим методом для выбора чипа.

3.1.2 Выбор платы с помощью метода анализа иерархий (МАИ)

Метод анализа иерархий является систематической процедурой для иерархического представления элементов, определяющих суть любой проблемы. Метод состоит в декомпозиции проблемы на все более простые составляющие части и дальнейшей обработке последовательности суждений лица (или лиц), принимающего решение (ЛПР), по парным сравнениям. Эти суждения затем выражаются численно. МАИ включает процедуры синтеза множественных суждений, получения приоритетности критериев и нахождения альтернативных решений. Полученные таким образом значения являются оценками в шкале отношений и соответствуют так называемым жестким оценкам.

Решение проблемы в данном случае есть процесс поэтапного установления приоритетов.

Этапы решения задачи с помощью МАИ:

Определение проблемы.

Построение иерархии (цель - критерии - альтернативы).

Построение множества матриц попарных сравнений. Попарные сравнения проводятся в терминах доминирования одного из элементов над другим.

Определение компонент нормализованного собственного вектора, или векторов приоритетов, которые характеризуют локальные приоритеты анализируемых элементов.

Определение согласованности суждений: индекса согласованности (ИС), отношения согласованности (ОС).

Определение глобальных приоритетов сравниваемых альтернатив.

Анализ полученных результатов.

Этап 1:

Доказать достоинства разработки или, напротив, выявить недостатки можно путем сравнения с другими аналогичными разработками. Для сравнения отобраны три печатной платы плис с близкими характеристиками: МАХ7000, фирмы Altera (Альтернатива 1), Stratix 3 EP3SL70 (Альтернатива 2), Spartan-3E XC3S100E.

В результате предварительных исследований определен перечень показателей (критериев), по которым целесообразно сравнивать альтернативы.

Критерии:

1. Стоимость платы.

2. Стоимость среды программирования.

3. Скорость формирования.

4. Возможность использования загружаемого перемежителя.

5. Совместимость с несколькими процессорами.

6. Число поддерживаемых кодовых скоростей.

Этап 2:

Существует несколько видов иерархий. Самые простые и наиболее распространенные доминантные иерархии, которые похожи на перевернутое дерево с основой в вершине. В этом случае иерархия строится с вершины (цели - с точки зрения управления), через промежуточные уровни - критерии (технико-экономические параметры), от которых зависят последующие уровни, к самому нижнему уровню, обычно представляющему собой набор альтернатив (в нашем случае это различные альтернативные микропроцессоры). Иерархия считается полной, если каждый элемент заданного уровня функционирует как критерий для всех элементов нижестоящего уровня.

Этап 3:

Закон иерархической непрерывности требует, чтобы элементы нижнего уровня иерархии были сравнимы попарно по отношению к элементам следующего уровня и т.д. вплоть до вершины иерархии. Таким образом, строятся матрицы попарных сравнений (или суждений). Опыт показал, что при проведении попарных сравнений в основном ставятся следующие вопросы:

Какой из элементов важнее или имеет большее воздействие?

Какой из элементов наиболее вероятен?

Какой из элементов предпочтительнее?

Таким образом, при сравнении критериев обычно спрашивают, какой из критериев более важен; при сравнении альтернатив по отношению к критерию - какая из альтернатив более желательна.

При заполнении матриц попарных сравнений используется девятибалльная шкала (табл. 3.1)

Табл. 3.1. Шкала относительной важности

Интенсивность относительной важности	Определение	Объяснение
1	Равная важность	Равный вклад двух элементов
3	Умеренное превосходство одного над другим	Опыт и суждения дают легкое превосходство одному элементу над другим
5	Существенно сильное превосходство	Опыт и суждения дают сильное превосходство одному элементу над другим
7	Значительное превосходство	Одному элементу дается настолько сильное превосходство, что он становится практически значительным
9	Очень сильное превосходство	Очевидность превосходства одного элемента над другим подтверждается наиболее сильно
2,4,6,8	Промежуточные решения между двумя соседними суждениями	Применяются в компромиссном случае
Обратные величины приведенных выше чисел	Если при сравнении одного одно из вышеуказанных чисел сравнении второго элементаобратную величину, (т.е. 1/3	элемента с другим получено (например, 3), то при с первым получим ).

Этап 4:

Расчет векторов приоритетов производится в следующей последовательности. Сначала перемножаются элементы в каждой строке матрицы, и извлекается корень n-ой степени, где n - число элементов в строке (в данном случае извлекаем корень 6-ой степени для матрицы парных сравнений второго уровня и 3-ей - для матриц попарных сравнений третьего уровня). Полученные значения называются компонентами нормализованного вектора приоритетов, количество компонент равняется количеству строк, т. е. в нашем случае 6. Затем полученный таким образом столбец чисел нормализуется делением каждого числа на сумму всех чисел, что в итоге и является вектором приоритетов.

Этап 5:

Индекс согласованности в каждой матрице и для всей иерархии может быть приближенно получен следующим образом:

· Суммируется каждый столбец суждений, затем сумма первого столбца умножается на величину первой компоненты нормализованного вектора приоритетов, сумма второго столбца - на вторую компоненту и т.д.

· Полученные числа суммируются. Таким образом, можно получить величину, обозначаемую л_mах.

· Определяется индекс согласованности из соотношения ИС = (л_mах - n) / (n -1), где n - число сравниваемых элементов. Для решения поставленной задачи формула имеет вид: ИС = (л_мах - 6) / 5 для матрицы парных сравнений второго уровня; ИС = (л_мах - 3) / 2 для матриц попарных сравнений третьего уровня. Индекс согласованности дает информацию о степени нарушения численной и порядковой согласованности. Однако совершенной согласованности при измерениях даже с наиболее точными инструментами трудно достичь на практике.

· Определяется отношение согласованности (ОС) путем деления ИС на число, соответствующее случайной согласованности матрицы того же порядка. Для матрицы размера 3 случайная согласованность составляет 0,58, а для матрицы размера 6 - 1,24. Величина ОС должна быть порядка 10% или менее, чтобы быть приемлемой. В некоторых случаях можно допустить 20%, но не более.

Итак, сначала строится матрица парных сравнений для второго уровня табл. 3.2

Табл. 3.2 Матрица парных сравнений

Критерий	1	2	3	4	5	6	Вектор приоритетов
1	Стоимость чипа	1	1	1/3	1/5	1/7	1/5	0,04
2	Стоимость среды программирования	1	1	1/3	1/3	1/3	1/5	0,06
3	Совместимость с несколькими процессорами	3	3	1	1/3	1/3	1/5	0,1
4	Возможность использования загружаемого перемежителя	5	3	3	1	1	1	0,25
5	Скорость кодирования/декодирования	7	5	3	1	1	1	0,28
6	Число поддерживаемых кодовых скоростей	5	3	5	1	1	1	0,27
	Общая сумма	22	16	12,66	3,866	3,676	3,733	1

л_мах = 6,11 ИС = 0,022 ОС = 0,02<20%

Самыми приоритетными критериями являются: совместимость с несколькими процессорами, возможность использования загружаемого перемежителя и скорость кодирования/декодирования.

Далее строятся матрицы для парных сравнений каждой альтернативы на третьем уровне по отношению к критериям второго уровня (табл. 6.3. - 6.8.).

Первым критерием является стоимость чипа. Отобранные чипы имеют близкие ценовые характеристики, однако TCD1000 (А2) немного дороже.

Табл. 3.3 Матрица суждений

Критерий 1: стоимость чипа	А1	А2	A3	Вектор приоритетов
А1	Altera МАХ7000	1	2	1	0.4
А2	Stratix 3 EP3SL70	1/2	1	1/2	0.2
A3	Spartan-3E XC3S100E	1	2	1	0.4
Общая сумма	2.5	5	2.5	1

л_мах = 3 ИС = 0

Вторым критерием является стоимость алгоритма программирования. По данному критерию предпочтение отдается Альтернативе 1 - Altera МАХ7000, т.к. при покупке данного чипа среда программирования (Windows MAX+PLUS II и Quartus II) предоставляется бесплатно.

Табл. 3.4 Матрица суждений по 1 критерию

Критерий 2: стоимость среды программирования	А1	А2	A3	Вектор приоритетов
А1	Altera МАХ7000	1	9	7	0,77
А2	Stratix 3 EP3SL70	1/9	1	1/5	0,06
A3	Spartan-3E XC3S100E	1/7	5	1	0,17
Общая сумма	1,25	15	8,2	1

л_мах = 3,22 ИС = 0,11 ОС = 0,19<20%

Третьим критерием является совместимость с несколькими процессорами. AHA 4540B (А1) совместим с тремя процессорами, TCD1000 (А2) с двумя и S4000 (A3) с одним.

Табл. 3.5 Матрица суждений по 3 критерию

Критерий 3: совместимость с несколькими процессорами	А1	А2	A3	Вектор приоритетов
А1	Altera МАХ7000	1	3	5	0,64
А2	Stratix 3 EP3SL70	1/3	1	3	0,26
A3	Spartan-3E XC3S100E	1/5	1/3	1	0,1
Общая сумма	1,533	4,333	9	1

л_мах = 3,006 ИС = 0,003 ОС = 0,005<20%

Четвертым критерием является возможность использования загружаемого перемежителя. Все представленные альтернативы имеют такую возможность.

Табл.3.6 Матрица суждений по 4 критерию

Критерий 4: возможность использования загружаемого перемежителя	А1	А2	A3	Вектор приоритетов
А1	Altera МАХ7000	1	1	1	0,333
А2	Stratix 3 EP3SL70	1	1	1	0,333
A3	Spartan-3E XC3S100E	1	1	1	0,333
Общая сумма	3	3	3	0,999

л_max =3 ИС =0

Пятым критерием является скорость формирования. По данному критерию все альтернативы равносильны.

Табл. 3.7 Матрица суждений по 5 критерию

Критерий 5:скорость кодирования/декодирования	А1	А2	A3	Вектор приоритетов
А1	Altera МАХ7000	1	1	1	0,333
А2	Stratix 3 EP3SL70	1	1	1	0,333
A3	Spartan-3E XC3S100E	1	1	1	0,333
Общая сумма	3	3	3	0,999
	лmax =3 ИС = 0

Шестым критерием является число поддерживаемых кодовых скоростей. Altera МАХ7000 (А1) поддерживает 6 кодовых скоростей, а чипы Stratix 3 EP3SL70 (А2) и Spartan-3E XC3S100E (A3) по 4 кодовой скорости

Табл. 3.8 Матрица суждений по 6 критерию

Критерий 6: число поддерживаемых кодовых скоростей	А1	А2	A3	Вектор приоритетов
А1	Altera МАХ7000	1	5	5	0,72
А2	Stratix 3 EP3SL70	1/5	1	1	0,14
A3	Spartan-3E XC3S100E	1/5	1	1	0,14
Общая сумма	1,4	7	7	1

л_max =3 ИС = 0

Этап 6:

Выявление составных, или глобальных, или обобщенных приоритетов начинается с составления табл. 6.9. - результатов метода анализа иерархий. Глобальный приоритет по каждой из альтернатив определяется путем перемножения значимости критерия (табл. 6.2.) на значимость альтернативы по отношению к данному критерию (табл. 3.4 - 3.9) и суммирования полученных чисел.

Табл. 3.9 Определение глобальных приоритетов

Альтернативы	1	2	3	4	5	6	Глобальные приоритеты
	0,04	0,06	1	0,25	0,28	0,27
А1	Altera МАХ7000	0,4	0,77	0,64	0,333	0,33	0,72	0,49709
А2	Stratix 3 EP3SL70	0,2	0,06	0,26	0,33	0,33	0,14	0,25189
A3	Spartan-3E XC3S100E	0,4	0,17	0,1	0,33	0,33	0,14	0,25049

Этап 7:

Анализ полученных результатов заключается в выявлении альтернативы с наибольшим глобальным приоритетом. Таким образом, следуя методу анализа иерархий, в качестве однокристального чипа для реализации устройства следует выбрать Altera МАХ7000, т.к. он имеет максимальный глобальный приоритет, равный 0,49709.

3.1.3 Расчет основных технико-экономических показателей

Расчет надежности устройства

В данном пункте рассматривается вопрос, связанный со свойством разрабатываемого устройства выполнять заданные функции в определенных условиях эксплуатации при сохранении значений основных параметров в заранее установленных пределах. Для анализа надежности воспользуемся количественными характеристиками надежности (показателями надежности). Для любой радиоэлектронной аппаратуры, ремонтируемой, восстанавливаемой в процессе эксплуатации, могут быть приняты такие величины, как время средней наработки до отказа T_ср и вероятность безотказной работы за время t - P(t). Для определения параметров T_ср и P(t) необходимо знать интенсивность отказов каждого типа элементов лi, используемых в проектируемом устройстве. Данные для расчета T_ср и P(t) представлены в таблице 6.3.1.1

Наработка на отказ:

= 4366 (час)

Вероятность безотказной работы - это вероятность того, что в пределах заданной наработки 1час при известной интенсивности отказов устройства отказ системы не происходит:

Таким образом, вероятность безотказной работы всего устройства:

где t - время наработки на отказ,

=22910^-6

При t=24 час, P(t)=0.995

При t=1000 час, P(t)=0.795

Спроектированное устройство имеет высокие показатели надежности: вероятность безотказной работы в течение суток составляет 0.995

Определим коэффициент готовности К_г, (время восстановления Т_в=1 ч). Наработка на отказ определяется по следующей формуле:

где л - интенсивность отказов устройства, которая рассчитывается по формуле:



где лi - интенсивность отказов i-oro элемента, m - общее количество типов элементов, N - количество элементов i-ого типа.

Коэффициент готовности К_г определяет вероятность того, что система окажется работоспособной в произвольный момент времени, кроме планируемых периодов, в течение которых использование системы по назначению не предусмотрено и рассчитывается по формуле:

Kг = Т/(Т+Тв) = 0.999

Табл. 3.10 Спецификация устройства

Наименование элемента	Кол-во элементов, Ni, шт	Интенсивность отказов элементов · 10-6, 1/час	Интенсивность отказов элементов 10-6, 1/час
Микросхемы
MIC4680	2	2	4
MAX3243	1	2	2
XCV200E-8PQ24	1	3	3
Чип-конденсаторы
С30 0.1мФ	10	4	40
C47 0.1мФ	10	3.5	35
С74 0.1мФ	10	3	30
Чип-резисторы
180Ом	4	3	12
Индуктивность
390 нГн	1	3	3
Транзисторы
MIC29150-12BU	4	5	20
Процессор
АНА4540	1	1	1
Память
SN74LVT125	2	1	2
Кварцевый генератор
JTOS-200	2	1	2
Разъемы
Tyco Electronics IDC-10, ВН-10	2	2	4
Connfly Electronic DRB- 9FA	1	2	2
Ningbo Xinya M&E	1	2	2
Кнопки
SW_PB	5	10	50
Пайка
	300	0,05	15
Итого 229·

3.1.4 Расчет себе стоимости и цены РТ-устройства

Табл. 3.11 Покупные изделия:

Наименование элемента	Кол-во элементов, Ni, шт	Цена за штуку, руб	Общая цена, руб.
Микросхемы
MIC4680	2	151.5	303
MAX3243	1	240	240
XCV200E-8PQ24	1	400	400
Чип-конденсаторы
С30 0.1мФ	10	8	80
C47 0.1мФ	10	9	90
С74 0.1мФ	10	8,5	85
Чип-резисторы
180Ом	4	3	12
Индуктивность
390 нГн	1	28	28
Транзисторы
MIC29150-12BU	4	26	104
Процессор
АНА4540	1	8565	8565
Память
SN74LVT125	2	210	420
Кварцевый генератор
JTOS-200	2
Разъемы
Tyco Electronics IDC-10, ВН-10	2	35	70
Connfly Electronic DRB- 9FA	1	29	29
Ningbo Xinya M&E	1	25	25
Кнопки
SW_PB	5	50	250
Итого 10701 руб.

Цены взяты по прайс-листу магазина «Чип и дип» www.chip-dip.ru, а так же www.radiocomp.ru www.radiocomponent.net

Укрупненный расчет себестоимости и нижней границы цены устройства.

Рассмотрим последовательность расчета себестоимости разрабатываемого устройства укрупненным методом. Таким образом, стоимость покупных комплектующих изделий составляет 10701 руб. Учитывая транспортно-заготовительные расходы (5 - 10% от итоговой суммы), получаем 11771 руб.

Пи =11771 руб.

Затем, используя типовую структуру прямых затрат на производство аналогичной аппаратуры, укрупненным методом рассчитываем затраты на основные материалы (М) и основную заработную плату инженеров проектировщиков (З_п):

М = (Пи/Уп.и.)Ум;

Зп = (Пи/Уп.и.)Уз.п.,

где У_п.и = 60%, У_м = 14%, У_з.п = 26% - средние удельные веса затрат соответственно на покупные изделия и полуфабрикаты, материалы и заработную плату по радиотехнических предприятиям. Таким образом, зная величину П_и, получим:

М = 2750 (руб.)

З_п = 5100 (руб.)

Суть методики укрупненного расчета себестоимости изготовления любого оборудования заключается в том, что полная себестоимость изготовления оборудования складывается из ряда составляющих, находящихся друг к другу в определенном соотношении. Этими составляющими являются: прямые затраты (покупные изделия и полуфабрикаты П_и; основные и вспомогательные материалы М; основная заработная плата инженеров проектировщиков З_п); косвенные расходы (цеховые накладные расходы; общезаводские накладные расходы; внепроизводственные расходы).

Исходя из этого, полная себестоимость изделия С исчисляется по формуле:

C = [M + Пи + Зп (1 + )]·(1 + в),

где б_н - коэффициент, учитывающий величину накладных расходов (цеховых и общезаводских); в - коэффициент, учитывающий величину внепроизводственных расходов.

Далее рассчитаем полную себестоимость изделия. Коэффициент в, учитывающий внепроизводственные расходы принимается равным 0,015. Коэффициент б_н, учитывающий величину накладных расходов, исчисляемых пропорционально основной заработной плате инженеров проектировщиков, принимается равным 2,7. Таким образом, получим:

С = 33892 (руб.)

Для определения первоначальной цены изделия Ц к себестоимости изделия прибавляется желаемый уровень рентабельности Р. Рекомендуемый в этом случае уровень рентабельности составляет 10 -15 % (не свыше 20 %).

Ц = С(1+Р/100)

Цена разрабатываемого устройства:

Ц = 38975 (руб.)

3.1.5 Анализ полученных результатов и выводы

В данном разделе было проведено технико-экономическое обоснование проектируемого устройства - декодера сверточного турбо-кода. По результатам метода анализа иерархий был выбран однокристальный чип АНА4540В. Также были проведены расчеты технико-экономических показателей, которые свидетельствуют о высокой надежности работы этого устройства. Кроме того, были приведены расчеты, демонстрирующие себестоимость и цену на готовое устройство. Результаты расчетов представлены в итоговой таблице.

Табл. 3.12 Обобщающая характеристика разработанного устройства

№	Наименование показателя	Формула для расчета	Рассчитанное значение
1	Интенсивность отказов устройства		229·, (1/ч)
2	Наработка на отказ	Т=1/	4366, (ч)
3	Вероятность безотказной работы в течение 24 ч; 1000 ч		0,995; 0,795
4	Коэффициент готовности (время восстановления Тв = 1ч)	КГ = Т/(Т + ТВ)	0,999
5	Стоимость покупных изделий		Пи = 11771, (руб.)
6	Затраты на основные материалы	М=(Пи/Уп.и.)Ум	М = 2750, (руб.)
7	Затраты на заработную плату производственных рабочих	Зп=(Пи/Уп.и.)Узп	Зп = 15100, (руб.)
8	Себестоимость устройства	C = [M + Пи + Зп (1 + )]·(1 +в)	С = 33892, (руб.)
9	Первоначальная цена устройства	Ц = С(1+Р/100)	Ц = 38975, (руб.)
10	Нижний уровень цены устройства при серийном производстве	Цсер=0.8 ·Ц	Цсер=31180, (руб.)

Рассмотрим наиболее распространенные платы, используемые для реализации алгоритмов цифровой обработки сигналов в современных устройствах связи, с учетом требований, рассчитанных выше: производительности, тактовой частоты, числа ячеек памяти и т.д.

В современных условиях требования к аппаратуре постоянно меняется, поэтому встает вопрос как проще модернизировать составные части с наименьшими затратами.

Итак мы пришли к выводу, что печатная плата ALTERA MAX7000 наиболее подходящая для программирования ее на ПЛИС и дальнейшей работы с ней. Рассмотрим более подробно.

ПЛИС (программируемая логическая интегральная схема) - это большие интегральные микросхемы матричного типа, позволяющие программным способом реализовать логические функции большой сложности. Физическим ограничением быстродействия присущей всем традиционным архитектурам процессоров является последовательное выполнение команд. Всевозможные ухищрения вроде суперскалярности, мультиконвейрности, многоядерности не сильно скрашивают эту картину. Архитектура ПЛИС имеет потенциально большее быстродействие по сравнению с микроконтроллерами и DSP процессорами. Это объясняется возможностью аппаратного распараллеливания вычислений. Но все-таки тенденция развития ПЛИС заключается не в

конкуренции с микропроцессорами. Современный подход к проектированию сложных систем заключается, скорее, в удачном совмещении архитектур ПЛИС и процессоров. При этом происходит органичное дополнение: возможность скоростной обработки данных в реальном времени; реализации узкоспециальных алгоритмов, с жесткими временными диаграммами; большое число пользовательских выводов с широкими возможностями процессоров для решения математических и алгоритмических задач. Другой областью применения ПЛИС является построения высокоскоростных систем ввода/вывода данных, благодаря встроенным скоростным приемопередатчикам, а также большому количеству пользовательских выводов (современные ПЛИС имеют более 1000 пользовательских выводов!) что делает их, зачастую, единственно приемлемым решением. Еще одной областью применения ПЛИС является прототипирование заказных СБИС (ASIC), когда проект сначала реализуется на ПЛИС, а затем переводится в базис заказной микросхемы.

Таким образом, можно перечислить основные области применения ПЛИС:

1. Высокоскоростная обработка данных;

2. Алгоритмы ЦОС, особенно где требуется обработка данных в реальном времени;

3. Задачи обработки информации, требующие большого количества пользовательских выводов;

4. Промежуточный этап проектирования СБИС;

5. Узкоспециальные алгоритмы, построенные на жестких временных диаграммах;

6. Проекты, где требуется большое число портов ввода-вывода.

В настоящее время наибольшую распространенность получили два типа архитектур ПЛИС:

1) CPLD (англ. complex programmable logic device). Примерами ПЛИС данной архитектуры является семейство MAX фирмы Altera и CoolRunner фирмы Xilinx. Для архитектур данных ПЛИС характерны крупные логические блоки - макроячейки (macrocells). Современные ПЛИС содержат до нескольких сотен макроячеек. Каждая макроячейка реализует функцию нескольких переменных и содержит триггер для хранения полученного результата. Для ПЛИС данной архитектуры характерно крайне низкая потребляемая мощность в статическом режиме (потребляемый ток порядка десятков микроампер), которая линейно возрастает с увлечением тактовой частоты. Также для данной архитектуры характерны жесткие временные задержки между макроячейками а, следовательно, и выводами микросхемы. Типичное время задержки между выводами (pin-to-pin) составляет единицы наносекунд. Прошивка ПЛИС данной архитектуры хранится внутри микросхемы в энергонезависимой памяти.

2) FPGA (англ. field-programmable gate array). ПЛИС данной архитектуры обладают намного более развитой архитектурой, по сравнению с CPLD. Основной структурной единицей ПЛИС данной архитектуры является LUT(англ. Lookup tables) - таблицы преобразования, позволяющие реализовывать логические функции. Современные ПЛИС содержат аппаратные умножители, в том числе с накоплением (MAC), блоки внутренней памяти, аппаратные интерфейсы для DDRx SDRAM, аппаратные ядра PCIexpress, встроенные микропроцессорные ядра, трансиверы для организации скоростной передачи данных между ПЛИС и внешними устройствами.

В процессе проектирования устройств на ПЛИС используют языки описания устройств HDL (Hardware description language) - VHDL, Verilog, Abel, AHDL. Ранее был распространен способ проектирования с помощью рисования схемотехники. Этап проектирования устройства на ПЛИС заключается в описании устройства на языке HDL, перевода описания в базис выбранной ПЛИС, трассировка внутренних ресурсов ПЛИС в соответствии с со списком цепей, генерация результирующей прошивки.

3.2 ПЛИС фирмы Altera серии МАХ7000

· Программируемое логическое устройство (PLD) с высокой плотностью упаковки. Логическая емкость 600-5000 логических вентилей (gates).

· Программируемые элементы выполнены по технологии EEPROM

· Программирование в системе через встроенный IEEE 1149.1 JTAG интерфейс с напряжением питания 5.0В.

· Программирование в системе совместимо со стандартом IEEE 1532 (ISP).

· Включает 5.0В MAX 7000 и 5.0В MAX 7000S, поддерживающие программирование в системе.

· Встроенная JTAG схема граничного сканирования в микросхемах MAX 7000S c 128 и более макроячейками.

· PLD логической емкостью от 600 до 5,000 вентилей.

· Задержка pin-to-pin 5 нс, частота счетчика до 175.4 МГц.

· PCI совместимы.

· Поддерживают открытый сток в микросхемах MAX 7000S.

· Программируемые триггеры макроячеек с индивидуальным управлением сбросом, установкой, clock и clock enable.

· Режим сохранения потребляемой мощности позволяет ее уменьшить на 50% в каждой макроячейке.

· Наличие конфигурируемых экспандеров позволяет использовать до 32 product terms на макроячейку.

· Количество контактов варьируется от 44 до 208 в различных корпусах TQFP, PQFP, RQFP, PLCC и PGA.

· Программируемый бит секретности для защиты проекта.

· Напряжение питания 3.3В или 5.0В

· MultiVolt ввод/вывод позволяет взаимодействовать с 3.3В или 5.0В микросхемами (MultiVolt ввод/вывод не поддерживается микросхемами в 44-выводных корпусах)

· Совместимость по контактам с микросхемами MAX 7000A и MAX 7000B

· Улучшенные особенности в микросхемах MAX 7000E и MAX 7000S

· 6 контактов или управление от логики сигналами output enable;

· Два общих тактовых сигнала с возможностью инверсии;

· Дополнительный ресурс межсоединений для улучшения разводки;

· Быстрый ввод обеспечивается специальным путем от контакта ввода/вывода до триггера макроячейки;

· Программируемая скорость изменения фронта сигнала.

· Программное обеспечение для различных платформ PC, Sun SPARCstation и HP 9000 Series 700/800 обеспечивает поддержку процесса проектирования, размещение и разводку.

· Дополнительные возможности по вводу проекта и моделированию обеспечиваются использованием файлов списка соединений EDIF 200 и 300, библиотеки параметризированных модулей (LPM), компонентов DesignWare, Verilog HDL, VHDL, других интерфейсов с популярными EDA средствами от производителей Cadence, Mentor Graphics, OrCAD, Synopsys и Synplicity.

· Поддержка программирования с помощью Altera MPU, MasterBlaster, ByteBlasterMV и программаторов третьих фирм.

Табл. 3.13 Сводная таблица по серии МАХ7000S:

Где:

· Usable gates - логические вентили

· Macrocells - макроячейки

· Logic array blocks -блоки логических массивов

· Maximum user I/O - выводы микросхемы под вход/выход

· Fcnt - верхняя рабочая частота счетчика

Приведем основные функциональные характеристики серии МАХ700 в Табл. 3.14:

Табл. 3.14 Функциональные характеристики серии МАХ7000

Архитектура серии МАХ7000 полностью поддерживает эмуляцию ТТЛ и высокоинтегрированные SSI, MSI, LSI логические функции.

Микросхемы выпускаются в следующих корпусных исполнениях PLCC, PGA, PQFP, RQFP и TQFP, Данные приведены в Табл. 3.15

Табл. 3.15 Корпусные исполнения

Устройства серии МАХ7000 содержат от 32 до 256 макроячеек, которые объединены в группы по 16, называемые блоки логических массивов (LABs-logic array blocks). Каждая макроячейка может рассматриваться как программируемая матрица И, и фиксированная матрица ИЛИ. Программируемые регистры с независимо-программируемыми: сигналом синхронизации (clock), разрешение синхронизации (clock enable), обнуления (clear) и предустановки (preset).

Для реализации сложных логических функций, макроячейки могут использовать общие разделяемые логические расширители и высокоскоростные параллельные расширители термов и составлять до 32-х термов на одну макроячейку.

Устройства серии МАХ7000 имеют программируемый режим экономии скорость/мощность. Могут экономить до 50% при увеличении задержки.

Выходные драйвера всей серии могут работать с уровнем 3,3….5 В, позволяя этим работать в смешанных схемах. Программируются устройства с помощью схематически-тектового описания, языка VHDL (Verylog HDL) и AHDL(Altera hardware description language).

3.3 Внутренняя структура

Архитектура серии МАХ7000 включает в себя 4 дополнительных входа, которые могут быть использованы как

· Входы общего назначения

· Входы высокоскоростных управляющих сигналов для каждой макроячейки и выводов I/O

Приведем блок-схему серии МАХ7000S:

Рис. 3.1 Блок-схема серии МАХ7000S

LAB(logic array block) - логические блоки

· Macroceels - макроячейки

· PIA (Programmable Interconnect Array) - программируемая матрица внутренних соединений - шина, которая включает в себя все специальные выводы, выводы I/O и макроячейки