Синтез цифровых схем арифметических устройств

Разработка алгоритма умножения, структурной схемы устройства и синтез преобразователя множителя. Логический синтез одноразрядного четверичного умножителя-сумматора и одноразрядного четверичного сумматора. Разработка, синтез и блок-схема МПА делителя.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Предмет Схемотехника
Вид курсовая работа
Язык русский
Прислал(а) Володя
Дата добавления 07.06.2010
Размер файла 100,0 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.


Подобные документы

  • Оптимальная схема одноразрядного двоичного сумматора с учетом заданного базиса логических элементов. Логическая схема одноразрядного десятичного сумматора. Нахождение знака переполнения. Устройство управления для многоразрядного десятичного сумматора.

    курсовая работа [2,8 M], добавлен 26.10.2011

  • Разработка структурной схемы электронного устройства. Синтез и расчет транзисторного усилителя. Синтез преобразователей уровня, схемы арифметических преобразователей. Схема компаратора, разработка цифровой схемы. Расчет тока нагрузки блока питания.

    реферат [1,4 M], добавлен 06.11.2013

  • Разработка и описание принципиальной схемы дискретного устройства. Синтез основных узлов дискретного устройства, делителя частоты, параллельного сумматора по модулю два, параллельного регистра, преобразователя кодов. Генератор прямоугольных импульсов.

    курсовая работа [1,6 M], добавлен 20.05.2014

  • Изучение полного дешифратора с прямыми и инверсионными выходами. Общая схема организации контроля по четности. Преобразователь кода Грея в двоичный код. Синтез логической схемы одноразрядного арифметического полного сумматора на основе мультиплексоров.

    реферат [28,9 K], добавлен 24.12.2010

  • Логические основы работы ЭВМ. Классификация видов и параметры сумматоров. Характерные неисправности и пути их исправления. Расчёт полного одноразрядного сумматора. Определение экономической эффективности внедрения. Микроклимат рабочей зоны разработчика.

    дипломная работа [976,5 K], добавлен 24.02.2013

  • Анализ вариантов реализации комбинационной схемы для различных типов программируемых логических интегральных схем (ПЛИС). Возможности программных пакетов Decomposer и WebPACK ISE. Описание сумматора на языке VHDL, его синтез при помощи пакета Decomposer.

    курсовая работа [3,0 M], добавлен 03.10.2010

  • Построение логической схемы счетчика в среде Max+Plus II с использованием редактора символов, моделирование ее работы с помощью эмулятора работы логических схем. Триггеры со статическим и динамическим управлением. Анализ алгоритма синтеза счетчиков.

    лабораторная работа [128,3 K], добавлен 23.11.2014

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.