Применение МПК в системах передачи информации

5.1.3 Арифметико-логическое устройство

8-битное арифметико-логическое устройство (ALU) может выполнять арифметические операции сложения, вычитания, умножения и деления; логические операции И, ИЛИ, исключающее ИЛИ, а также операции циклического сдвига, сброса, инвертирования и т.п. К входам подключены программно-недоступные регистры T1 и T2, предназначенные для временного хранения операндов, схема десятичной коррекции (DCU) и схема формирования признаков результата операции (PSW).

Рисунок 5.1.3.1 - Структурная схема микроконтроллера КМ1816ВЕ51

Простейшая операция сложения используется в ALU для инкрементирования содержимого регистров, продвижения регистра-указателя данных (RAR) и автоматического вычисления следующего адреса резидентной памяти программ. Простейшая операция вычитания используется в ALU для декрементирования регистров и сравнения переменных.

Простейшие операции автоматически образуют “тандемы” для выполнения таких операций, как, например, инкрементирование 16-битных регистровых пар. В ALU реализуется механизм каскадного выполнения простейших операций для реализации сложных команд. Так, например, при выполнении одной из команд условной передачи управления по результату сравнения в ALU трижды инкрементируется счётчик команд (PC), дважды производится чтение из RDM, выполняется арифметическое сравнение двух переменных, формируется 16-битный адрес перехода и принимается решение о том, делать или не делать переход по программе. Все перечисленные операции выполняются всего лишь за 2 мкс.

Важной особенностью ALU является его способность оперировать не только байтами, но и битами. Отдельные программно-доступные биты могут быть установлены, сброшены, инвертированы, переданы, проверены и использованы в логических операциях. Эта способность достаточно важна, поскольку для управления объектами часто применяются алгоритмы, содержащие операции над входными и выходными булевыми переменными, реализация которых средствами обычных микропроцессоров сопряжена с определенными трудностями.

Таким образом, ALU может оперировать четырьмя типами информационных объектов: булевыми (1 бит), цифровыми (4 бита), байтными (8 бит) и адресными (16 бит). В ALU выполняется 51 различная операция пересылки или преобразования этих данных. Так как используется 11 режимов адресации (7 для данных и 4 для адресов), то путем комбинирования операции и режима адресации базовое число команд 111 расширяется до 255 из 256 возможных при однобайтном коде операции.

5.1.4 Назначение выводов микроконтроллера 8051

Рисунок 5.1.4.1 - Назначение выводов 8051.

Обозначения на этом рисунке:

· U_ss -- потенциал общего провода ("земли");

· U_cc -- основное напряжение литания +5 В;

· X1,X2 -- выводы для подключения кварцевого резонатора;

· RST -- вход общего сброса микроконтроллера;

· PSEN -- разрешение внешней памяти программ; выдается только при обращении к внешнему ПЗУ;

· ALE -- строб адреса внешней памяти;

· ЕА -- отключение внутренней программной память; уровень 0 на этом входе заставляет микроконтроллер выполнять программу только внешнее ПЗУ; игнорируя внутреннее(если последнее имеется);

· P1 -- восьми битный квази двунаправленный порт ввода/вывода: каждый разряд порта может быть запрограммирован как на ввод, так и на вывод информации, независимо от состояния других разрядов;

· P2 -- восьми битный квази двунаправленный порт, аналогичный Р1; кроме того, выводы этого порта используются для выдачи адресной информации при обращении к внешней памяти программ или данных (если используется 16-битовая адресация последней). Выводы порта используются при программировании 8751 для ввода в микроконтроллер старших разрядов адреса:

· РЗ -- восьми битный квази двунаправленный порт, аналогичный. Р1; кроме того, выводы этого порта могут выполнять ряд альтернативных функций, которые используются при работе таймеров, порта последовательного ввода-вывода, контроллера прерываний, и внешней памяти программ и данных;

· P0 -- восьми битный двунаправленный порт ввода-вывода информации: при работе с внешними ОЗУ и ПЗУ по линиям порта в режиме временного мультиплексирования выдается адрес внешней памяти, после чего осуществляется передача или прием данных.

5.1.5 Организация портов ввода вывода микроконтроллера MCS-51

Общие сведения:

· Количество портов - 4. Название - P0...P3, они адресуются как регистры специальных функций.

· Разрядность - 8 с возможностью побитной адресации разрядов.

· Направление обмена информацией через порты - все порты двунаправленные, причем имеется возможность в каждом порту часть разрядов использовать для ввода данных, а часть для вывода.

Альтернативные функции:

Из-за ограниченного количества выводов корпуса ИМС микроконтроллера, большинство выводов используется для выполнения двух функций - в качестве линий портов и для альтернативных функций.

· Порты P0 и Р2используются при обращении к внешней памяти. При этом на выходах P0 младший байт адреса внешней памяти мультиплексируется с вводимым/выводимым байтом. Выходы Р2 содержат старший байт адреса внешней памяти, если адрес 16-разрядный. При использовании восьмиразрядного адреса портом Р2 можно пользоваться для ввода-вывода информации обычным образом. При обращении к внешней памяти в P0 автоматически заносятся 1 во все биты. Информация в Р2 при этом остается неизменной.

· Порт P3 помимо обычного ввода и вывода информации используется для формирования и приема специальных управляющих и информационных сигналов. Разряды порта (все или частично) при этом могут выполнять следующие альтернативные функции:

Альтернативные функции (табл. 5.1.5.1) могут быть активированы только в том случае, если в соответствующие биты порта P3 предварительно занесены. Неиспользуемые альтернативным образом разряды могут работать как обычно.

Таблица 5.1.5.1

5.1.6 Устройство портов

Каждый из портов содержит регистр-защелку (SFR P0 -- SFR P3), выходную цепь и входной буфер.

Рисунок 5.1.6.1 - Порт P0

Рисунок 5.1.6.2 - Порт P1

На рисунке изображены функциональные схемы регистров-защелок и буферов ввода-вывода всех портов. Каждый из разрядов регистра-защелки SFR является D-триггером, информация в который заносится с внутренней шины данных микроконтроллера по сигналу «Запись в SFR Pх» (х= 0, 1, 2, 3) от центрального процессорного элемента (CPU). С прямого выхода D-триггера информация может быть выведена на внутреннюю шину по сигналу «Чтение SFR Pх» от CPU, а с вывода микросхемы («из внешнего мира») по сигналу «Чтение выводов Pх». Одни команды активизируют сигнал «Чтение SFR PI», другие - «Чтение выводов РI».

5.1.7 Особенности электрических характеристик портов

Выходные каскады триггеров SFR портов Р1 -- РЗ выполнены на полевых транзисторах с внутренней нагрузкой, в то время как аналогичные каскады триггеров SFR P0--на транзисторах с открытым стоком. Каждая линия любого из портов может независимо использоваться как для ввода, так и для вывода информации (для линий портов P0 и Р2 это справедливо тогда, когда они не используются для обращения к внешней памяти).

Для перевода любой линии портов Р1 -- РЗ в режим ввода информации необходимо в соответствующий разряд SFR занести 1. При этом выходной полевой транзистор отключается. Внутренний нагрузочный резистор как бы «подтягивает» потенциал вывода к напряжению питания, в то время как внешняя нагрузка может сделать его нулевым. Выходные каскады порта P0 имеют иную структуру. Нагрузочный полевой транзистор линии порта включен только тогда, когда порт выводит 1 при обращении к внешней памяти. В остальных случаях нагрузочный транзистор отключен. Таким образом, при работе в режиме обычного ввода-вывода информации (как, например, порт Р1) выходные каскады порт» P0 представляют собой ступени на транзисторах с открытым стоком. Запись 1 в соответствующий бит SFR отключает и второй транзистор, что приводит к тому, что вывод БИС оказывается под «плавающим» потенциалом. Это позволяет использовать линии порта P0 как выводы с высоко импедансным состоянием.

Поскольку выходные каскады портов P1 -- P3 имеют внутреннюю нагрузку, при переводе в режим ввода информации они становятся источниками тока для микросхемы или транзистора, нагруженных на данный.

5.1.8 Последовательный порт микроконтроллера MCS-51

Через универсальный асинхронный приемопередатчик UART (Universal Asynchronous Receiver-Transmitter) осуществляются прием и передача информации, представленной последовательным кодом (младшими битами вперед), в полном дуплексном режиме обмена. В состав приемопередатчика, называемого часто последовательным портом, входят принимающий и передающий сдвигающие регистры, а также специальный буферный регистр (SBUF) приемопередатчика.

Кроме того, работой последовательного порта управляют два служебных регистра

· Регистр управления/статуса приемопередатчика SCON

· Бит SMOD регистра управления мощностью PCON

Запись байта в буфер приводит к автоматической переписи байта в сдвигающий регистр передатчика и инициирует начало передачи байта. Наличие буферного регистра приемника позволяет совмещать операцию чтения ранее принятого байта с приемом очередного. Но если к моменту окончания приема байта предыдущий не был считан из SBUF, то он будет потерян.

Последовательный порт MCS-51 может работать в четырех различных режимах.

· Режим 0. Информация и передается, и принимается через вывод входа приемника (RXi, TXi). Принимаются или передается 8 бит данных. Через вывод выхода передатчика (TXD) выдаются импульсы сдвига, которые сопровождают каждый бит. Частота передачи бита информации равна 1/12 частоты кварцевого резонатора

· Режим 1. В этом режиме передаются через вывод TXD или принимаются через RXD 10 бит информации: старт-бит (0), 8 бит данных и стоп-бит (1) при приеме информации в бит RB8 регистра управления/статуса приемопередатчика SCON заносятся стоп-бит. Скорость приема/передачи -- величина переменная и задается таймером.

· Режим 2. В этом режиме через вывод TXD передаются или через RXD принимаются 11 бит информации: старт-бит, 8 бит данных, программируемый девятый бит и стоп-бит. При передаче девятый бит данных может принимать значение 0 или 1 или, например, для повышения достоверности передачи путем контроля по четности в него может быть помещено значение признака паритета из слова состояния программы (PSW.0). При приеме девятый бит данных помещается в бит RB8 SCON, а стоп-бит, в отличие от режима 1, теряется. Частота приема/передачи выбирается программой и может быть равна либо 1/32, либо 1/64 частоты резонатора в зависимости от управляющего бита SMOD.

· Режим 3. совпадает с режимом 2 во всех деталях, за исключением частоты приема/передачи, которая является величиной переменной и задается таймером.

Во всех случаях передача инициализируется инструкцией, в которой данные перемещаются в SBUF. Прием инициализируется при обнаружении перепада из 1 в 0 на входе приемника.

5.1.9 Регистр управления/статуса приемопередатчика SCON

Управление режимом работы приемопередатчика осуществляется через специальный регистр с символическим именем SCON. Этот регистр содержит не только управляющие биты, определяющие режим работы последовательного порта, но и девятый бит принимаемых или передаваемых данных (RB8 и ТВ8) и биты прерывания приемопередатчика (R1 и Т1).

Прикладная программа путем загрузки в старшие биты регистра SCON двухбитного кода определяет режим работы приемопередатчика. Во всех четырех режимах работы передача инициализируется любой командой, в которой буферный регистр SBUF указан как получатель байта. Прием в режиме 0 осуществляется при условии, что R1 = 0 и REN = 1, в остальных режимах - при условии, что REN = 1.

В бите ТВ8 программно устанавливается значение девятого бита данных, который будет передан в режиме 2 или 3. В бите RB8 в этих режимах фиксируется девятый принимаемый бит данных. В режиме 1 в бит RB8 заносится стоп-бит. В режиме 0 бит RB8 не используется.

Флаг прерывания передатчика ТI устанавливается аппаратно в конце периода передачи стоп-бита во всех режимах. Соответствующая подпрограмма обслуживания прерывания должна сбрасывать бит TL.

Флаг прерывания приемника RI устанавливается аппаратно в конце периода приема восьмого бита данных в режиме 0 и в середине периода приема стоп-бита в режимах 1, 2 и 3. Подпрограмма обслуживания прерывания должна сбрасывать бит RI.

Остальные функции описаны в табл. 5.1.9.1.

Таблица 5.1.9.1 - Функциональное назначение бит регистра управления/статуса приемопередатчика SCON

5.1.10 Скорость приема/передачи информации через последовательный порт

Скорость приема/передачи, т.е. частота работы приемопередатчика в различных режимах, определяется различными способами.

В режиме 0 частота передачи зависит только от резонансной частоты кварцевого резонатора f _РЕЗ:

f=f_РЕЗ/12.

За машинный цикл последовательный порт передает один бит информации. В режимах 1, 2 и 3 скорость приема/передачи зависит от значения управляющего бита SMOD в регистре специальных функций PCON.

6. Вывод управляющих сигналов из МК

6.1 Формирование статических сигналов

Для управления исполнительным механизмом, работающим по принципу включено/выключено, на соответствующей выходной линии порта МК необходимо сформировать статический сигнал 0 или 1, что реализуется командами вывода непосредственного операнда, содержащего в требуемом бите значение 0 или 1.

В случае параллельного управления группой автономных исполнительных механизмов, подключенных к выходному порту, формируется не двоичное управляющее воздействие, а управляющее слово (УС), имеющее формат байта, каждому разряду которого ставится в соответствие 1 или 0 в зависимости от того, какие исполнительные механизмы должны быть включены, а какие выключены.

Управляющие слова удобно формировать командами логических операций над содержимым порта. Команда ANL используется для сброса тех бит УС, которые в операнде (маске) заданы нулем. Команда ORL используется для установки бит УС. Командой XRL осуществляется инверсия бит в соответствии с выражением х ? 1.

Для формирования сложных последовательностей УС удобно пользоваться табличным способом, при котором все возможные УС упакованы в таблицу, а прикладная программа МК вычисляет адрес требуемого УС, выбирает его из таблицы и передает в порт вывода.

6.2 Формирование импульсных сигналов

Управляющее воздействие типа ''импульс” можно получить последовательной выдачей сигналов «включить» и «отключить» с промежуточным вызовом подпрограммы временной задержки:

PULS: ; выдача импульса в линию 3 порта 1

ON:ANL P1, #11110111b ; включение исполнительного механизма

ACALL DELAY ; временная задержка

OFF: ORL P1,#00001000b ; отключение исполнительного механизма

или

PULS: ; выдача импульса в линию 3 порта 1

ON: CLR P1.3 ; включение исполнительного механизма

ACALL DELAY ; временная задержка

OFF: SETB P1.3 ; отключение исполнительного механизма

Длительность импульса определяется временной задержкой, реализуемой подпрограммой DELAY.

6.3 Генерация периодического управляющего воздействия (меандра)

Для генерации меандра воспользуемся подпрограммой реализации временной задержки, равной половине периода сигнала (DLYX).

MEANUR:

XCOR: CPL P1.3

ACALL DLYX

SJMP XCOR

Бесконечный периодический сигнал формируется в линии 3 порта 1; на остальных линиях порта 1 сигналы остаются неизменными.

6.4 Формирование апериодического управляющего сигнала

Последовательность импульсных сигналов с произвольной длительностью и скважностью может быть получена аналогичным образом, т.е. путем чередования процедур выдачи изменяемого значения сигнала (0 или 1) и вызова подпрограмм временных задержек заданных длительностей.

Заключение

В данном курсовом проекте были изучены основные принципы проводной передачи данных на большие расстояния на примере промышленного интерфейса RS-485, рассмотрены схемы его подключения с различными устройствами.

Библиографический список

1. Янсен Й., В 4 т. Т.3. Ложные ИС для устройств передачи данных. Пер. с голл. - М.: Мир, 1987. - 412 с., ил.

2. Хелд Г., Технологии передачи данных, 7-е изд. - СПб Питер, К. Издательская группа BHV, 2003. - 720 с. Ил. - (Серия «Классика computer science»).

3. Сперанский В.С., Сигнальные микропроцессоры и их применение в системах телекоммуникаций и электроники. Учебное пособие для вузов. - М.: Горячая линия - Телеком, 2008. - 168 с.: ил.

4. Мячев А.А., Степанов В.Н., Щербо В.К., Интерфейсы систем обработки данных: Справочник. Под ред. А.А. Мячева. - М.: Радио и связь, 1989 - 416 с.: ил.

5. Калабеков Б.А., Микропроцессоры и их применение в системах передачи и обработки сигналов: Учебное пособие для вузов. - М.: Радио и связь, 1988. - 368 с.: ил.

6. Горюнов А.Г., Ливенцов С.Н., Архитектура микроконтроллера Intel 8051: Учебное пособие. - Томск: Издательство ТПУ, 2005. - 86 с.

Размещено на Allbest.ru