Оперативна пам'ять - в інформатиці - пам'ять, частина системи пам'яті ЕОМ, в яку процесор може звернутися за одну операцію. Призначена для тимчасового зберігання даних і команд, необхідних процесору для виконання ним операцій. Оперативна пам'ять передає процесору дані безпосередньо, або через кеш-пам'ять. Кожна клітинка оперативної пам'яті має свою індивідуальний адресу. Оперативна пам'ять персональних комп'ютерів сьогодні, як і десять років тому, будується на базі відносно недорогий динамічної пам'яті - DRAM (Dynamic Random Access Memory). Безліч поколінь інтерфейсної логіки, змінилося за цей час. Еволюція носила яскраво виражений спадкоємний характер - кожне нове покоління пам'яті практично повністю наслідувало архітектуру попереднього, включаючи, в тому числі, і властиві йому обмеження. Ядро ж пам'яті (за винятком вдосконалення проектних норм таких, наприклад, як ступінь інтеграції) і зовсім не зазнавало жодних принципових змін. Навіть "революційний" Rambus Direct RDRAM нічого справжнього революційного в собі не містить і добре вписується в загальне "генеалогічне" древо розвитку пам'яті.

Тому, пристрій і принципи функціонування оперативної пам'яті краще всього вивчати від самих старих моделей пам'яті до найсучасніших розробок.

Ядро мікросхеми динамічної пам'яті складається з безлічі осередків, кожна з яких зберігає всього один біт інформації. На фізичному рівні осередки об'єднуються в прямокутну матрицю, горизонтальні лінійки якої називаються рядками (ROW), а вертикальні - стовпчиками (Column) чи сторінками (Page).

Лінійки представляють собою звичайні провідники, на перетині яких знаходиться осередок - нескладний пристрій, що складається з одного транзистора і одного конденсатора.

Конденсатору відводиться роль безпосереднього зберігача інформації. Обсяг, якого складає - всього один біт. Відсутність заряду на обкладинках відповідає логічному нулю, а його наявність - логічної одиниці. Транзистор ж грає роль "ключа", який утримує конденсатор від розряду. У спокійному стані транзистор закритий, але, варто подати на відповідний рядок матриці електричний сигнал, він відкриється, з'єднуючи обкладку конденсатора з відповідним їй стовпцем.

Чутливий підсилювач (sense amp), підключений до кожного з стовпців матриці, реагуючи на слабкий потік електронів зчитує всю сторінку цілком. Саме сторінка є мінімальною порцією обміну з ядром динамічної пам'яті. Читання / запис окремо взятої комірки неможливо! Дійсно, відкриття одного рядка призводить до відкриття всіх, підключених до неї транзисторів, а, отже, - розряду закріплених за цими транзисторами конденсаторів.

Читання осередку деструктивне за своєю природою, оскільки sense amp (чутливий підсилювач) розряджає конденсатор в процесі зчитування його заряду. Завдяки цьому динамічна пам'ять є пам'ять разової дії. Для боротьби з втрати пам'яті вдаються до її регенерації - періодичному зчитування осередків з подальшою перезаписом. Залежно від конструктивних особливостей регенератор може перебувати як в контролері, так і в самій мікросхемі пам'яті. У сучасних модулях пам'яті регенератор найчастіше вбудовується всередину самої мікросхеми, причому перед регенерацією вміст оновлюваної рядка копіюється в спеціальний буфер, що запобігає блокування доступу до інформації.

Важко недооцінити все значення оперативної пам'яті. Проте до недавнього часу ця область комп'ютерної індустрії практично не розвивалася (у порівнянні з іншими напрямками). Удосконалення були, але вони не відповідали темпам розвитку інших компонентів і стосувалися лише таких параметрів, як час вибірки, був доданий кеш безпосередньо на модуль пам'яті, конвеєрне виконання запиту, змінений керуючий сигнал висновку даних, але технологія виробництва залишалася застарілою, що вичерпала свій ресурс. Пам'ять ставала вузьким місцем комп'ютера, а, як відомо, швидкодія всієї системи визначається швидкодією самого повільного її елемента. І ось кілька років тому хвиля технологічного буму докотилася і до оперативної пам'яті. Швидке удосконалення оперативної пам'яті дозволило крім її удосконалення, значно знизити ціну на неї.

Напівпровідникова оперативна пам'ять у даний час поділяється на статичне ОЗУ (SRAM) і динамічне ОЗУ (DRAM).

1.1 Еволюція динамічної пам'яті. FPM-DRAM

У мікросхемах пам'яті, що випускаються до середини дев'яностих, були суттєві недоліки (великі затримки передачі даних, малий обсяг пам'яті і т.д.). З появою Intel Pentium 60 (1993 рік) і Intel 486DX4 100 (1994 рік) виникла потреба у вдосконаленні динамічної пам'яті.

Першою моделлю стала FPM-DRAM - Fast-Page Mode DRAM (Пам'ять швидкого сторінкового режиму), розроблена в 1995 році. Основною відмінністю від пам'яті попереднього покоління стала підтримка скорочених адрес. Якщо черговий запитуваний осередок знаходиться в тому ж самому рядку, що і попередній, його адреса однозначно визначається одним лише номером стовпця і передавати номера рядка вже не потрібно. При послідовному читанні осередків пам'яті, (так само як і обробці компактних одно-двох кілобайтових структур даних), час доступу скорочується на 40%, так як оброблюваний рядок знаходиться у внутрішньому буфері мікросхеми, і звертатися до матриці пам'яті немає ніякої необхідності.

Недоліками FPM-DRAM пам'яті стало хаотичне звернення до пам'яті, так само як і перехресні запити осередків з різних сторінок, з усією очевидністю не можуть скористатися перевагами передачі скорочених адрес і працюють з FPM-DRAM в режимі звичайної DRAM. Ситуація, коли запитувана осередок знаходиться у відкритій рядку, називається "потраплянням на сторінку" (Page Hit), в іншому випадку говорять, що стався промах (Page Miss). Оскільки, промах обкладається штрафними затримками, критичні до швидкодії модулі повинні розроблятися з урахуванням особливостей архітектури FPM-DRAM. Виникла й інша проблема: мінливість часу доступу ускладнює вимірювання продуктивності мікросхем пам'яті і порівняння їх швидкісних показників один з одним.

1.1.1 EDO, BEDO - DRAM

EDO - DRAM (Extended Data Out) пам'ять з удосконаленим виходом.

Зі збільшенням тактової частоти мікропроцесорів, потрібно якісне нове рішення оперативної пам'яті, а не оптимізація FPM DRAM пам'яті. І в 1996 році був придуманий новий інтерфейс оперативної пам'яті - EDO-DRAM. Його основною відмінністю було в тому, що кожну мікросхему оснастили спеціальним тригером-клямкою, який утримував лінії даних після зникнення сигналу підзарядки, що дало можливість дезактивувати сигнал підзарядки до закінчення читання даних, готуючи в цей час мікросхему до прийому номера наступного стовпця.

оперативна пам'ять процесор продуктивність

Дворазове збільшення продуктивності було досягнуто лише в BEDO-DRAM (Burst EDO). Додавши в мікросхему генератор номера стовпця, конструктори ліквідували затримку сигналу підзарядки, скоротивши час циклу до 15 нс. Після звернення до довільної осередку мікросхема BEDO автоматично, без вказівок з боку контролера, збільшує номер стовпця на одиницю, не вимагаючи його явної передачі. Унаслідок обмеженя розрядності адресного лічильника (конструктори відвели під нього всього лише два біти) максимальна довжина пакету не могла перевищувати чотирьох осередків (2*2 = 4).

Головною перевагою BEDO пам'яті в порівнянні з EDO RAM було те що вона працювала на максимально можливій швидкості з частотою 66 МГц, тобто вона була на ~ 40% швидше EDO-DRAM. Все ж таки, незважаючи на свої швидкісні показники, BEDO виявилася не конкурентоспроможною і не отримала практично ніякого поширення. Прорахунок полягав у тому, що BEDO, як і всі її попередники, залишалася асинхронної пам'яттю. Це накладало жорсткі обмеження на максимально досяжну тактову частоту, обмежену 60 - 66 (75) мегагерцами.

1.1.2 SDRAM

Поява мікропроцесорів з шинами на 100МГц призвело до радикального перегляду механізму управління пам'яттю, і підштовхнуло конструкторів до створення синхронної динамічної пам'яті - SDRAM (Synchronous-DRAM). Як і випливає з її назви, мікросхеми SDRAM пам'яті працюють синхронно з контролером, що гарантує завершення циклу в строго заданий термін. Крім того, номери рядків і стовпців подаються одночасно, з таким розрахунком, щоб до приходу наступного тактового імпульсу сигнали вже встигли стабілізуватися і були готові до зчитування.

Так само, в SDRAM реалізований вдосконалений пакетний режим обміну. Контролер може запитати як одну, так і кілька послідовних комірок пам'яті, а при бажанні - весь рядок цілком. Це стало можливим завдяки використанню полноразрядного адресного лічильника вже не обмеженого, як у BEDO, двома бітами.

Інше вдосконалення. Кількість матриць (банків) пам'яті в SDRAM збільшено з одного до двох (а, в деяких моделях, і чотирьох). Це дозволяє звертатися до комірок одного банку паралельно з перезарядженням внутрішніх ланцюгів іншого, що вдвічі збільшує гранично допустиму тактову частоту. Крім цього з'явилася можливість одночасного відкриття двох (чотирьох) сторінок пам'яті, причому відкриття однієї сторінки (тобто передача номера рядка) може відбуватися під час зчитування інформації з іншого, що дозволяє звертатися за новою адресою стовпця клітинки пам'яті на кожному тактовом циклі.

На відміну від FPM-DRAM \ EDO-DRAM \ BEDO, що виконують перезарядку внутрішніх ланцюгів при закритті сторінки синхронна пам'ять проробляє цю операцію автоматично, дозволяючи тримати сторінки відкритими настільки довго, скільки це необхідно. Ще одна перевага - розрядність ліній даних збільшилася з 32 до 64 біт, що ще вдвічі збільшило її продуктивність.

1.1.3 DDR-SDRAM

Подальший розвиток синхронної пам'яті призвів до появи DDR-SDRAM - Double Data Rate SDRAM (SDRAM подвоєною швидкості передачі даних). Подвоєння швидкості досягається за рахунок передачі даних і по фронту, і по спаду тактового імпульсу (в SDRAM передача даних здійснюється тільки по фронту). Завдяки цьому ефективна частота збільшується в два рази - 100 МГц DDR-SDRAM по своїй продуктивності еквівалента 200 МГц SDRAM. Правда, з маркетингових міркувань, виробники DDR-мікросхем стали маркувати їх не тактовою / * робочою * / частою, а максимально досяжною пропускною спроможністю, яка вимірюється у мегабайтах в секунду.

Зазнала змін і конструкція управління матрицями (банками) пам'яті. По-перше, кількість банків збільшилася з двох до чотирьох, а, по-друге, кожен банк був обладнений персональним контролером (не плутати з контролером пам'яті), в результаті чого замість однієї мікросхеми ми отримали як би чотири, що працюють незалежно один від одного. Відповідно, максимальна кількість осередків, оброблюваних за один такт, зросла з однієї до чотирьох.

1.1.4 RDRAM - Rambus-пам'ять

З DDR-SDRAM жорстко конкурує Direct RDRAM, розроблена компанією Rambus. Має основних відмінностей від пам'яті попередніх поколінь всього три:

а) збільшення тактової частоти за рахунок скорочення розрядності шини,

б) одночасна передача номерів рядка і стовпа осередку,

в) збільшення кількості банків для посилення паралелізму.

Підвищення тактової частоти викликає різке посилення всіляких перешкод і в першу чергу електромагнітної інтерференції, інтенсивність якої у загальному випадку пропорційна квадрату частоти, а на частотах понад 350 мегагерц взагалі наближається до кубічної. Ця обставина накладає надзвичайно жорсткі обмеження на топологію і якість виготовлення друкованих плат модулів мікросхеми, що значно ускладнює технологію виробництва і собівартість пам'яті. З іншого боку, рівень перешкод можна значно знизити, якщо скоротити кількість провідників, тобто зменшити розрядність мікросхеми. Саме по такому шляху компанія Rambus і пішла, компенсувавши збільшення частоти до 400 МГц (з урахуванням технології DDR ефективна частота становить 800 МГц) зменшенням розрядності шини даних до 16 біт (плюс два біти на ECC). Таким чином, Direct RDRAM в чотири рази обганяє DDR по частоті, але в стільки ж разів відстає від неї в розрядності.

Друга (за списком) перевагу RDRAM - одночасна передача номерів рядка та стовпця клітинки - при найближчому розгляді виявляється зовсім не перевагою, а конструктивною особливістю. Це не зменшує латентності доступу до довільної осередку (тобто інтервалом часу між подачею адреси та отримання даних), тому що вона, латентність, більшою мірою визначається швидкістю ядра, а RDRAM функціонує на старому ядрі. Зі специфікації RDRAM випливає, що час доступу становить 38,75 нс. (Для порівняння час доступу 100 МГц SDRAM становить 40 нс.). Велика кількість банків дозволяє (теоретично) досягти ідеальної конвеєризації запитів до пам'яті, - не дивлячись на те, що дані надходять на шину лише через 40 нс. після подачі запиту (що відповідає 320 тактів в 800 МГц системі), сам потік даних неперервний.

Таким чином, використання RDRAM в домашніх і офісних комп'ютерів, нічим не виправдано. Для високопродуктивних робочих станцій кращий вибір - DDR-SDRAM, яка не поступається RDRAM в продуктивності, але значно виграють в останньої в собівартості.

1.1.5 DDR2

Пам'ять DDR2 має деякі конструктивні відмінності від модулів DDR-SDRAM, наприклад кількість контактів збільшено з 184 до 240 (контакти розміщенні ближче один до одного), а також змістився "ключ", що запобігає насильній установці у слот модуля пам'яті іншого типу. Напруга електричного живлення в DDR2 1.8 В на відміну від модулів DDR - 2.5 В, внаслідок чого пам'ять має менше енергоспоживання і тепловиділення. Основною архітектурною відмінністю пам'яті DDR2 є можливість передачі чотирьох блоків даних за такт замість двох, як це було у випадку DDR. Затримки при записі теж перетерпіли зміни: якщо звичайна пам'ять DDR може записувати дані відразу ж через такт після команди запису, у випадку DDR2 це неможливо через більш високі тактові частоти. Тому затримка запису вираховується по затримці читання шляхом вирахування одного такту.

В стандарті DDR2 при пакетному режимі доступу дані передаються чотири рази за один такт. Для організації даного режиму роботи пам'яті необхідно, щоб буфер вводу-виводу (мультиплексор) працював на в чотири рази більшій частоті в порівнянні із частотою ядра пам'яті. Досягається це в такий спосіб: ядро пам'яті, як і раніше, синхронізується по позитивному фронті тактируючих імпульсів, а із приходом кожного позитивного фронту по чотирьох незалежних лініях у буфер вводу-виводу (мультиплексор) передаються 4n біти інформації (вибірка 4n бітів за такт, 4n-Prefetch). Сам буфер вводу-виводу тактується на подвоєній частоті ядра пам'яті й синхронізується як по позитивному, так і по негативному фронті цієї частоти. Іншими словами, із приходом позитивного й негативного фронтів відбувається передача бітів у мультиплексному режимі на шину даних. Це дозволяє за кожен такт роботи ядра пам'яті передавати чотири слова на шину даних, тобто вчетверо підвищити пропускну здатність пам'яті.

У пам'яті DDR2 реалізована схема розбивки масиву пам'яті на чотири логічних банки, а для модулів ємністю 1 і 2 Гбайт - на вісім логічних банків. Оскільки затримка CAS Delay становить два такти, то через два такти після команди читання дані можуть бути зчитані із шини даних. Для використання в комп'ютерах, DDR2 SDRAM поставляється в модулях DIMM з 240 контактами й одним ключем (вирізом у смузі контактів). DіMM'и розрізняються по максимальній швидкості передачі даних (часто називаною пропускною здатністю)

1.1.6 DDR3 SDRAM

DDR3 SDRAM (англ. double-data-rate three synchronous dynamic random access memory - синхронна динамічна пам'ять з довільним доступом і подвоєною швидкістю передачі даних, третє покоління) - це тип оперативної пам'яті, використовуваної в обчислювальній техніці в якості оперативної і відео-пам'яті. Прийшла на зміну пам'яті типу DDR2 SDRAM.

У DDR3 зменшено на 30% споживання енергії в порівнянні з модулями DDR2, що обумовлено пониженням (1,5 В, в порівнянні з 1,8 В для DDR2 і 2,5 В для DDR) напругою живлення осередків пам'яті. Зниження напруги живлення досягається за рахунок використання 90-нм (спочатку, надалі 65 - , 50 - , 40-нм) техпроцесса при виробництві мікросхем та застосування транзисторів з подвійним затвором Dual-gate (що сприяє зниженню струмів витоку). Мікросхеми пам'яті DDR3 виробляються виключно в корпусах типу BGA. Модулі DIMM з пам'яттю DDR3, які мають 240 контактів, не сумісні з модулями пам'яті DDR2 електрично і механічно. Ключ розташований в іншому місці, тому модулі DDR3 не можуть бути встановлені в слоти DDR2.

Основна перевага DDR3 SDRAM за його безпосереднього попередника, DDR2 SDRAM, є її здатність передавати дані в два рази швидше. Також у DDR3 знижене тепловиділення (результат зменшення напруги живлення) і менше енергоспоживання та поліпшене енергозбереження (не для планок 1600 МГц і вище) у порівнянні з попередником DDR2. до недоліків можна віднести більш високу CAS-латентність, але вона компенсується більшою пропускною здатністю.

1.1.7 LPDDR

У наш час значного розповсюдження зазнала оперативна пам'ять типу LPDDR. Вона використовується у мобільних пристроях таких як смартфони, КПК, планшетні комп'ютери, iPad та інших. В даному типі оперативної пам'яті застосовуються різноманітні енергозберігаючі функції що дозволяє її використовувати у мобільних персональних пристроях.

У LPDDR знижено енергоспоживання з 2,5В до 1,8В. додаткова економія енергії здійснюється завдяки температурній компенсації перезарядки (DRAM рідше вимагає перезаряджатися при низьких температурах), частковий блок самооновлення і режим "Глибокий сон" (deep power down), який стирає з пам'яті абсолютно все. Крім того, чіпи дуже маленького розміру і, відповідно, займають менше місця на платі, ніж їхні комп'ютерні аналоги. Таким чином це і дозволило використовувати LPDDR у мобільних пристроях різних видів. На даний час очікується вихід у продаж LPDDR2. LPDDR2 включає зниженій напрузі 1,2 В інтерфейс з 1,8 специфікація в попередньому (LPDDR) технології пам'яті, що призведе до зниження енергоспоживання на 50% при однаковій щільності і продуктивності пристрою в ідентичних умовах. Стандарт може входити до пристроїв, що мають ядро напруги 1,2 В (у порівнянні з існуючими пристроями напругою 1,8 В ядро), що знизить споживання живлення пристрою. Крім того, LPDDR2 підтримує сучасні механізми управління енергоспоживанням.

1.2 Пам'ять типу SRAM