Десятковий пріоритетний шифратор

Размещено на http://www.allbest.ru

Размещено на http://www.allbest.ru

Міністерство освіти і науки України

Луцький інститут розвитку людини університету “Україна”

КАФЕДРА “КОМП'ЮТЕРНА ІНЖЕНЕРІЯ”

КУРСОВА РОБОТА

з дисципліни “Комп'ютерна схемотехніка”

на тему:

“Десятковий пріоритетний шифратор”

студента групи КС-3.1

Тецького Павла Івановича

Спеціальність:

“Комп'ютерні системи та мережі”

Керівник: старший викладач

Вовк Петро Богданович

Луцьк - 2011

Зміст

Вступ

Розділ 1. Аналітичний огляд предметної області

1.1 Шифратор. Загальні положення

Розділ 2. Теоретична частина

2.1 Пріоритетний шифратор клавіатури

2.2 Каскадування шифраторів

Розділ 3. Практична частина

3.1 Десятковий пріоритетний шифратор

Висновки

Список використаних джерел

Вступ

Цифрові логічні пристрої підрозділяються на два класи: комбінаційні і послідовних.

Комбінаційні цифрові пристрої реалізують різні перетворення двійкових цифрових сигналів на основі комбінаційних логічних функцій. Вихідні сигнали комбінаційних пристроїв у будь-який момент часу однозначно визначаються вхідними сигналами, що мають місце в цей момент часу.

До основних типів таких пристроїв відносяться суматори, дешифратори та шифратори, перетворювачі кодів, мультиплексори і демультиплексори, схеми порівняння двійкових чисел та ін.

Інший пристрій називають послідовним, або кінцевим автоматом (цифровим автоматом, автоматом з пам'яттю). У послідовних пристроях обов'язково є елементи пам'яті. Стан цих елементів залежить від надходження вхідних сигналів. Вихідні сигнали послідовних пристроїв визначаються не тільки сигналами, наявними на входах у даний момент часу, але й станом елементів пам'яті. Таким чином, реакція послідовних пристроїв на певні вхідні сигнали залежить від передісторії його роботи. Серед комбінаційних та послідовних пристроїв виділяються типові, що найбільш широко використовуються на практиці.

До основних типів послідовних пристроїв відносяться тригери, лічильники і регістри.

Розділ 1. Аналітичний огляд предметної області

1.1 Шифратор. Загальні положення

Шифратор - це комбінаційний пристрій, що перетворює десяткові числа в двійкову систему числення, причому кожному входу може бути поставлено у відповідність десяткове число, а набір вихідних логічних сигналів відповідає певному двійкового коду.

Шифратор іноді називають «кодером» (від англ. Coder) і використовують, наприклад, для перекладу десяткових чисел, набраних на клавіатурі кнопкового пульта управління, в двійкові числа. Якщо кількість входів настільки велика, що в шифратора використовуються всі можливі комкомбінації сигналів на виході, то такий шифратор називається повним, якщо не всі, то неповним. Число входів і виходів у повному шифратора пов'язано співвідношенням

n = 2m

де: n -- число входів, m -- число виходів.

Так, для перетворення коду кнопкового пульта в чотирирозрядне двійкове число достатньо використовувати лише 10 входів, в той час як повне число можливих входів буде рівним 16 (n = 24 = 16), тому шифратор 10x4 (з 10 в 4) буде неповним.

Розглянемо приклад побудови шифратора для перетворення десятирозрядний одиничного коду (десяткових чисел від 0 до 9) в двійковий код. При цьому передбачається, що сигнал, відповідний логічній одиниці, в кожен момент часу подається тільки на один вхід. Умовне позначення такого шифратора і таблиця відповідності коду наведено на рис. 1.1., таб.1.1.

Рис 1.1. Шифратор побудований на елементах АБО і його графічне позначення

Таблиця 1.1.

Таблиця відповідності кодів шифратора

Використовуючи дану таблицю відповідності, запишемо логічні вирази, включаючи в логічну суму ті вхідні змінні, котрі відповідають одиниці деякої вихідної змінної. Так, на виході Y1 буде логічна «1» тоді, коли логічна «1» буде або на вході X1, або Х3, або Х5, або Х7, або Х9, тобто Y1 = X1 + X3 + X5 + X7 + X9. Аналогічно отримуємо

На практиці часто використовують шифратор з пріоритетом. У таких шифратора код двійкового числа відповідає найвищому номеру входу, на який подано сигнал «1», тобто на пріоритетний шифратор допускається подавати сигнали на кілька входів, а він виставляє на виході код числа, що відповідає старшому входу.

Розглянемо як приклад (рис.1.2) шифратор з пріоритетом (пріоритетний шифратор) К555ИВЗ серії мікросхем К555 (ТТЛШ). Шифратор має 9 інверсних входів, позначених через PR1,..., PR9. Абревіатура PR позначає «пріоритет». Шифратор має чотири інверсних виходи В1,..., В8. Абревіатура В означає «шина» (від англ. Bus). Цифри визначають значення активного рівня (нуля) у відповідному розряді двійкового числа. Наприклад, B8 позначає, що нуль на цьому виході відповідає числу 8. Очевидно, що це неповний шифратор.

Рис.1.2. Пріоритетний шифратор

Якщо на всіх входах - логічна одиниця, то на всіх виходах також логічна одиниця, що відповідає числу 0 в так званому інверсному коді (1111). Якщо хоча б на одному вході є логічний нуль, то складання вихідних сигналів визначається найбільшим номером входу, на якому є логічний нуль, і не залежить від сигналів на входах, що мають менший номер.

Наприклад, якщо на вході PR1-логічний нуль, а на всіх інших входах - логічна одиниця, то на виходах є наступні сигнали: що відповідає числу 1 в інверсному коді (0001пр.> 1110об.).

Якщо на вході PR9 логічний нуль, то незалежно від інших вхідних сигналів на виходах є наступні сигнали: що відповідає числу 9 в інверсному коді (1001пр. > 0110об.).

Основне призначення шифратора - перетворення номера джерела сигналу в код (наприклад, номери натиснутої кнопки деякої клавіатури).

Для отримання шифраторів з великим числом входів, тобто нарощування розмірності шифратора, об'єднують мікросхеми шифраторів з додатковими висновками. Так мікросхема К555ИВ1 (рис.1.3) являє собою пріоритетний шифратор 8 х 3, тобто має 8 інверсних входів і 3 інверсних виходу. Крім цього вона має вхід дозволу EI, вихід перенесення Е0 і вихід G, що визначається ознака вхідного інформаційного сигналу.

Якщо на всіх інформаційних входах логічна 1, то при подачі на вхід EI логічного 0, на виходах 1-2-4 і G будуть логічні 1, а на виході перенесення Е0 - логічний 0.

Рис.1.3. Пріоритетний шифратор К555ІВ1

Якщо активізувати один з інформаційних входів (подати на нього логічний 0), то на виходах 1-2-4 з'явиться інверсний код, що відповідає номеру активованого входу, на вході G - логічний 0, що є ознакою подачі вхідного сигналу, а на виході E0 - логічна 1.

Якщо ж мікросхема, не активована, тобто на вхід дозволу EI подана логічна 1, то на всіх виходах мікросхеми також буде логічна 1 незалежно від того, що буде подано на інформаційні входи.

Розділ 2. Теоретична частина

2.1 Пріоритетний шифратор клавіатури

Одне з основних застосувань шифратора - введення даних з клавіатури, наприклад, десяткових цифр. Натискання клавіші з десятковою цифрою 0, 1,..., 9 повинні приводити до передачі в цифровий пристрій двійково-десяткового коду цієї цифри. Для цього використовується неповний шифратор "з 10 у 4".

Шифратори, які при одночасному натисканні декількох клавіш виробляють код тільки старшої цифри, називаються пріоритетними. Пріоритетні шифратори, призначені для пошуку старшій (лівої) одиниці в слові і формування на виході двійкового номери шуканого розряду, називаються покажчиками старшої одиниці. Їх застосовують у пристроях нормалізації чисел з плаваючою комою, в системах з пріоритетним обслуговуванням запитів на переривання роботи комп'ютера.

Логіка роботи пріоритетного шифратора на вісім входів представлена в табл.2.1., де прийняті наступні позначення:

- вхідні інверсні сигнали, записані в порядку зростання пріоритету: - найнижчий,

- найвищий;

- вихідний інверсний позиційний код;

- сигнал стробування;

- функція, яка вказує на надходження вхідного сигналу;

- функція, яка вказує на відсутність вхідних сигналів.

Таблиця 2.1

У табл. 2.1 значення вхідних змінних праворуч від діагоналі, утвореної цифрами 1, не повинні визначати вихідний код (вони позначені хрестиком). Це пояснюється тим, що сигнал з великим пріоритетом блокує запити з меншими пріоритетами. З таблиці. 2.1 отримуємо вирази для вихідного коду шифратора і функцій і , які відповідно визначають відсутність інформаційних сигналів на всіх виходах і наявність сигналу хоча б на одному вході. Для спрощення виразів використовуємо тотожність і закони де Моргана:

На основі цих виразів побудована схема пріоритетного шифратора “8>3” (рис.2.1.).

Рис.2.1. Схема пріоритетного шифратора “8>3”

При робота схеми блокується і незалежно від сигналів на входах на інверсних виходах отримуємо: . Якщо, наприклад, і то схема формує на виходах код номера входу зі старшим пріоритетом: або в прямому коді Активний стан виходу відображається значеннями функцій і , які передаються в процесор, а також використовуються при каскадуванні шифраторів. Схема, зображена на рис. 2.1., є аналогом шифратора К555ІВ1.

2.2 Каскадування шифраторів

Каскадування шифраторів використовується для збільшення розрядності вхідного слова. Схема каскадування двох восьмивходових шифраторів К555ИВ1 для пріоритетного обслуговування 16-розрядного слова показана на рис. 2.2.

Рис 2.2. Схема каскадування двох восьми входових шифраторів K555IB1

Розряди старшого байта вхідного слова вступають на перший шифратор CD1, а розряди молодшого байта подаються на другий шифратор CD2.

Вхід має найвищий пріоритет, - найнижчий. Інформаційні виходи обох шифраторів об'єднуються за допомогою логічних елементів АБО, утворюючи трьохрозрядний інверсний код , Значення старшого розряду забезпечується безпосередньо сигналом.

Інформація з виходів перший шифратора подається на входи елементів АБО за допомогою схем збігу ЛІ1 при (мікросхема CD1 сприймає вхідні дані, a CD2 - заблокована). Інформація з виходів другого шифратора подається на входи елементів АБО за допомогою схем збігу ЛІ2 при (мікросхема CD2 сприймає вхідні дані, CD1 - блокується).

Схема працює в такий спосіб: коли на вході є активний сигнал зі старшого байта вхідного слова, наприклад, ( ), то працює шифратор CD1 і на виходах елементів АБО формується інверсний код , що відповідає прямому значенню . Якщо активний вхідний сигнал відноситься до молодшому байту слова, наприклад, , то працює шифратор CD2 ( ) і на інверсних виходах формується код , що відповідає прямому числа

Розділ 3. Практична частина

Завдання І. Скласти і дослідити схему шифратора на логічних елементах:

Таблиця істинності шифратора до завдання №1:

Логічні рівняння для виходів дешифратора будуть мати вигляд:

Шифратори викопують функцію протилежну дешифраторам при числі входів N = 2n, на котрі подасться унітарний код, пристрій має n виходів на котрих формується двійковий код. При цьому лише на одному з входів повинна бути одиниця.

Завдання 2. Скласти і дослідити схему пріоритетного шифратора на логічних елементах:

Таблиця істинності шифратора:

Логічні рівняння для виходів дешифратора будуть мати вигляд:

Шифратори виконують функцію протилежну дешифраторам при числі входів N = 2n, па котрі подасться унітарний код, пристрій має п виходів на котрих формується двійковий код.

Завдання 3. Скласти і дослідити схему пріоритетного шифратора інтегральній схемі:

десятковий пріоритетний шифратор кодер

Таблиця істинності пріоритетного шифратора:

Як відомо шифратори виконують функцію протилежну дешифраторам при числі входів N = 2n, на котрі подасться унітарний код, а пристрій має n виходів на котрих формується двійковий код. При цьому лише на одному з входів повинна бути одиниця.

Завдання 4. Утворення та дослідження нарощування розрядності шифратора на основі малорозрядних інтегральних пріоритетних шифраторів

Завдання 5. Скласти кодуючий пристрій на основі сканованої клавіатури

Завдання 6. Скласти десяти розрядний пріоритетний шифратор

Згідно із завданням необхідно розробити схему десяти розрядного пріоритетного шифратора. Для розробки схеми шифратора використовуємо дві схеми восьмирозрядного шифратора пріоритету 4532.

Рис3.1. Пріоритетний десяти розрядний шифратор

Висновок

Характеристики електронних пристроїв визначаються, перш за все, характеристиками складових їх електронних елементів. Завдяки їх унікальним особливостям формування, обробка, перетворення електричних сигналів може здійснюватися з частотою в десятки і сотні мегагерц, рівень сигналу може бути посилений від часток мікровольт до сотень вольт, а його потужність - від доль нановат до сотень кіловат. За допомогою електронних цифрових та цифро-аналогових пристроїв над електричними сигналами можна виконувати арифметичні та логічні операції, операції диференціювання, інтегрування і перетворення практично з будь-якого математичному закону.

Електронні елементи сучасних електронних пристроїв випускаються промисловістю у двох видах:

1) у вигляді окремих дискретних компонентів (діодів, транзисторів, тиристорів і ін);

2) у вигляді мікросхем (інтегральних схем), в яких у одному корпусі в один функціональний вузол об'єднаний ряд окремих елементів, виконаних, як правило, на одному кристалі напівпровідника.

Список використаної літератури

1. Балашов Е.П., Григорьев В.Л., Петров Г.А. Микро- и миниЭВМ: Учебное пособие для вузов. -- Л.: Энергоатомиздат. Ленинградское от деление, 1984. -- 376 с.

2. Колосов В.Г., Мелехин В.Ф. Проектирование узлов и систем автомати ки и вычислительной техники: Учеб. пособие для вузов. -- Л.: Энергоатомиздат, 1983, -- 256 с.

3. Потемкин И.С. Функциональные узлы цифровой автоматики.--М.: Энергоатомиздат, 1988. -- 320 с.

4. Цифровые интегральные микросхемы: Справочник/П.П. Мальцев,

5. Н.С. Долидзе, М.И. Критенко и др. -- М.: Радио и связь, 1994.--240 с.

6. Шило В.Л. Популярные цифровые микросхемы: Справочник. 2-е изд. --Челябинск: Металлургия, Челябинское отд-ние, 1989. -- 352 с.

7. Угрюмов Е.П. Цифровая схемотехника - Санкт-Петербург 2000, 528с

8. Интегральные микросхемы и их зарубежные аналоги: Справочник. Том 2./А. В. Нефедов. - М.:ИП РадиоСофт, 1998г. - 640с.:ил.

9. Отечественные микросхемы и зарубежные аналоги Справочник. Перельман Б.Л.,Шевелев В.И. "НТЦ Микротех", 1998г.,376 с. - ISBN-5-85823-006-7

Размещено на Allbest.ru