Разработка методики проектирования параметризованных аналоговых ячеек

Размещено на http://www.allbest.ru/

Разработка методики проектирования параметризованных аналоговых ячеек

1. Литературный обзор

1.1 Автоматизация проектирования аналоговых микросхем. Обзор существующих решений

В современных цифро-аналоговых интегральных схемах аналоговая часть проекта, как правило, занимает сравнительно небольшую часть общей площади ИС. При этом разработка аналоговых блоков требует непропорционально больших усилий разработчиков и времени. При проектировании аналоговых блоков большая часть операций выполняется в ручном режиме, результатом чего являются длительные стадии проектирования и высокая вероятность ошибок, а также множественные проектные итерации. Основное время расходуется на выбор схемотехнического решения, подбор параметров элементов и создание топологии. Большой период времени, затрачиваемый на разработку, а значит и затраты, необходимые для получения продукта, становятся для многих фирм камнем преткновения в конкурентной борьбе за лидирующие позиции на огромном рынке аналоговых схем. Таким образом, сегодня нахождение путей, позволяющих сократить сроки и снизить стоимость разработки, является очень актуальной задачей. Анализ литературных источников позволяет сделать вывод, что в настоящее время разрабатываются различные подходы к решению этой проблемы.

Во многих работах и исследованиях в этом направлении было предложено использовать синтез электрической схемы, по примеру цифровых ИС, и для аналоговых блоков. Данный подход применим для широкого класса наиболее часто используемых аналоговых схем. В то же время универсальность описываемого метода влечет за собой и один существенный недостаток: он не учитывает специфику каждого конкретного типа схем.

Второй, более современный подход, состоит в разработке ряда инструментов синтеза, каждый из которых оптимизирован для конкретного типа устройств (аналого-цифровые преобразователи (АЦП), ЦАП, операционные усилители и т.д.).

Разработка таких подходов является очень трудоемкой и затратной работой. Нужно предусмотреть много условий, чтобы добиться полной автоматизации аналоговых блоков.

Наиболее используемым на данный момент путем является применение в процессе проектирования встраиваемых IP-блоков. Интегрируя в проекте готовые IP-блоки от сторонних разработчиков и блоки, разрабатываемые собственными проектными группами, можно обеспечить необходимый компромисс между стоимостью и сроками создания конечного продукта. Предприятия, предоставляющие такие библиотеки, готовят на каждую ячейку паспорт, в котором приведена вся необходимая информация и справочные значения основных электрических параметров. Преимущество готовых блоков заключается в том, что при их использовании проектировщик не тратит время и средства на разработку и верификацию. Так как используемые в IP-блоках технические решения уже прошли технологическую апробацию и подтвердили свою работоспособность будучи реализованными в конкретных кремниевых БИС.

Но можно выделить и недостатки такого метода. В библиотеке элементов разработчик ограничен выбором из нескольких десятков усилителей, источников опорного напряжения, преобразователей с фиксированными параметрами и т.д. Чтобы приспособиться к такому ограниченному выбору, разработчику, возможно, придется пойти на определенные жертвы в том, что касается достижения требуемых характеристик. А для аналоговых схем это непозволительная роскошь. Если вы и ваши конкуренты строите свои проекты на базе одной и той же библиотеки стандартных элементов смешанного сигнала, то вы получите приблизительно те же характеристики, которые определяются параметрами. Настоящая индивидуализация продуктов определяется вложенными в них новыми решениями. Это можно достичь благодаря созданию уникальных особенностей продукта, не всегда легко доступных для конкурентов. Библиотеки элементов с фиксированными параметрами не позволяют создать уникальные свойства продукта, которые часто нужны для критически важных аналоговых приложений.

Разработка библиотеки аналоговых базовых и сложно-функциональных блоков с изменяемыми пользователем параметрами (PCELLs) сможет решить эту проблему. Среда Cadence позволяет претворить в жизнь данную задумку.

В современных САПР пользователь обычно не проектирует топологию отдельных элементов, он лишь задает их параметры, а система сама создает требуемую топологию элемента. Таким образом, при создании топологии отдельных элементов используется принцип параметризованных ячеек - PCELL. Идея состоит в том, чтобы использовать этот принцип при создании топологии следующего уровня, т.е. элементарных аналоговых / цифровых узлов, в которых взаимосвязи и геометрия расположения элементов будет описана по аналогии с геометрией полигонов в самих элементах, например, с помощью программ на языке SKILL.

Ячейки удобны в использовании. Вставляя выбранную ячейку, задаются необходимые параметры. При работе можно их поменять, что приведет к изменению топологии без особых усилий. Построение топологии ячеек осуществляется исходя из технологических требований и норм проектирования. Дизайн элементов продумывается на основе ранее использованных продуктов, которые уже неоднократно прошли проверку на надежность. Таким образом, использование такой библиотеки сократит ошибки, связанные с человеческим фактором, а также гарантирует работоспособность используемых элементов. Исследование статей и публикаций по данной теме показало, что проектирование библиотеки параметризованных аналоговых базовых и сложно-функциональных блоков является нераскрытой темой и требует глубокого изучения. В настоящее время большинство предприятий предоставляет библиотеки только стандартных элементов, таких как транзисторы, резисторы, конденсаторы и т.д. Поэтому разработка библиотеки элементов более высокого уровня является очень актуальной на сегодняшний день. Использование разработчиком такой библиотеки, позволит сократить сроки и снизить стоимость проекта.

1.2 PCell - определение, способы реализации и применение

PCell - это параметризованная ячейка, которая меняет свое графическое представление в зависимости от задаваемых ей значений параметров.

Существует 2 способа создания и редактирования PCells:

1) графически - используя команды в меню PCell;

2) с помощью программного кода.

Первый способ более простой, но он подходит для самых примитивных PCells. Некоторые структуры почти невозможно создать графически. Хорошим примером является катушка индуктивности в виде спирали. В качестве параметров задаются ширина линии, расстояние между витками, их количество и общая ширина. Такую структуру сложно определить графическим способом. Еще одним преимуществом программного варианта является быстрота его редактирования, что является большим плюсом при создании большого количества элементов. Исходя из выделенных преимуществ, проектирование библиотеки ячеек более высокого уровня предпочтительнее создавать с помощью программного кода. Далее в данной работе будет рассматриваться только этот способ. Рассмотрим его поподробнее.

Итак, PCell или параметризованная ячейка является графической, программируемой ячейкой. Она автоматически генерируется системой каждый раз, когда разработчик вставляет ее в проект и задает необходимые параметры. Таким образом, PCell представляет собой элемент, который зависит от одного или нескольких параметров и не является фиксированным экземпляром. После компиляции ячейка хранится в базе данных (Open Access) в виде процедуры.

Таким образом, PCell - это кусок программного кода. Этот код является ответственным за процесс создания правильной структуры на основе его входных параметров. Изменения, внесенные в коде, после компиляции появляются в уже вставленных элементах. Конфигурация топологии ячейки не может быть изменена без изменения программного кода данной PCell.

В проектировании ячейки являются основными единицами функциональности. Они могут быть использованы неограниченное количество раз, даже в одном проекте. PCell является более гибким, чем не-параметризованные ячейки, потому что они могут иметь различные значения параметров при одной и той же конструкции. Это позволяет быстро проверить работоспособность схемы и подобрать нужные значения.

Так как один PCell - код может создавать много вариантов ячеек (с различными параметрами), то ячейку с исходным набором параметров называют Master PCell. Каждый раз, когда разработчик вставляет элемент, который имеет уникальный набор данных, система создает временную Submaster ячейку в виртуальной памяти. Когда создается элемент с уже существующим набором параметров, системе не требуется его генерация, она ссылается на уже существующие данные. Это позволяет сократить время, затрачиваемое на создание системой ячеек.

Преимущество таких ячеек в том, что их графическое представление не является фиксированным, а изменяется в зависимости от задаваемых разработчиком параметров. Это очень удобно при создании одинаковых по структуре ячеек, имеющих лишь разные размеры. В качестве изменяемых параметров могут быть ширина, длина затвора, количество пальцев у транзистора, а также разные конфигурации элементов в зависимости от требуемых условий (Рис. 1.1).

Рис. 1.1. Конфигурации элементов в зависимости от значений параметров

Когда проектировщик вставляет PCell в свой проект, значения его параметров устанавливаются по умолчанию. Затем он может либо задать нужные значения, либо оставить ячейку без изменений.

PCells могут быть написаны для разных технологий и на разных языках программирования. В среде Cadence таким языком является SKILL. Он является собственностью Cadence Design Systems Inc. Компания CiraNova для разработки своих параметризованных ячеек (PyCell) использует язык Python.

Преимущества использования PCell:

· Меньшее время создания проекта. Так как не нужно создавать заново ячейки, имеющие одинаковую конструкцию, но разные значения параметров.

· Экономия памяти на диске и ресурсов, необходимых для предоставления проектных данных. Так как подобные ячейки имеют один источник.

· При тесном сотрудничестве с разработчиками PCells, можно быстро устранить ошибку или внести коррективы в топологию ячейки. Это позволит в быстрые сроки внести коррективы в полный проект, не изменяя вручную подобные элементы.

Библиотека параметризованных ячеек является основой для реализации топологических решений и во многом определяет скорость и качество проектирования. Сегодня аналоговый рынок предлагает лишь библиотеки параметризованных базовых элементов, таких как транзисторы, резисторы, конденсаторы и т.д. Создание аналогичной библиотеки ячеек второго уровня станет мощным шагом на пути к полной автоматизации аналоговых схем.

1.3 Аналоговые ячейки второго уровня. Их применение

К аналоговым ячейкам второго уровня можно отнести «дифференциальные пары», «токовые зеркала», «аналоговые ключи», «матрицы согласованных конденсаторов». От характеристик этих элементов зависит работа аналоговых блоков на их основе и, как следствие, работа ИМС в целом. Ниже приведена по ним краткая информация.

Дифференциальная пара (транзисторов) - схема, состоящая из двух транзисторов, соединенных вместе таким образом, что их истоки соединяются с общим резистором смещения (источником тока), который обеспечивает (задает) постоянный ток. На рисунках 1.2 и 1.3 приведены примеры построения дифференциальных пар.

Рис. 1.2. Простые дифференциальные пары: а) на n-МОП транзисторах; б) на p-МОП транзисторах



Рис. 1.3. Перекрестно - связанная пара с n - МОП входными транзисторами

Дифференциальная пара (ДП) представляет собой наиболее универсальный вид усилителя, функциональное назначение которого состоит в усилении разности входных сигналов. Они являются важными элементами в составе СФ-блоков. Дифференциальные пары во многом определяют свойства операционных усилителей и компараторов. В ряде случаев они имеют и самостоятельное применение.

Токовое зеркало - генератор стабильного тока, управляемый током. Чаще всего выходной ток равен управляющему или отличается от него в целое число раз. Токовые зеркала обычно применяется для того, чтобы «скопировать» один ток на множество каскадов, и тем самым задать их ток покоя.

Токовое зеркало - это схема, предназначенная для копирования через одно активное устройство, контролируя ток в другом активном устройстве цепи, сохраняя постоянный ток на выходе, независимо от нагрузки (Рис. 1.4). «Копируемый» ток может быть и иногда является переменным током.

Концептуально, идеальное токовое зеркало - это управляемый током источник тока (Рис. 1.5).



Рис. 1.4. Схема токового зеркала

Рис. 1.5 Пример источника тока, в состав которого входит токовое зеркало

Токовые зеркала широко используются при проектировании интегральных микросхем, работающих в широком диапазоне питающих напряжений. Они входят в состав базовых СФ - блоков, таких как источники тока, компараторы, операционные усилители. Токовые зеркала на транзисторах имеют такое широко применение в аналоговых интегральных схемах благодаря своей простоте (требуются всего два согласованных транзистора) и эффективности.

Аналоговые ключи это устройства коммутации переменного сигнала, которые нашли широкое применение в большинстве аналоговых и цифровых областей (Рис. 1.6).



Рис. 1.6. Простейшие аналоговые ключи: а) на n-МОП транзисторе; б) на p-МОП транзисторе, в) комплементарные

Идеальный аналоговый ключ ведет себя как совершенный механический выключатель: во включенном состоянии пропускает сигнал к нагрузке без ослаблений или нелинейных искажений, в выключенном - ведет себя как разомкнутая цепь.

Аналоговые электронные ключи предназначены для передачи аналогового сигнала с минимальными искажениями. Искажения, вносимые ключом при использовании нагрузочной емкости хранения (например, в УВХ), определяются главным образом инжекцией заряда в момент выключения.

Инжекция носителей заряда - увеличение концентрации носителей заряда в полупроводнике (диэлектрике) в результате переноса носителей током из областей с повышенной концентрацией под действием внешнего электрического поля. Инжекция носителей заряда приводит к нарушению термодинамического равновесия электронной системы в полупроводнике. При этом в образце появляется пространственный заряд, препятствующий дальнейшему поступлению носителей из обогащённого слоя.

Существенно уменьшить инжекцию заряда позволяет использование в аналоговых ключах дополнительных элементов (транзисторов) (Рис. 1.7).



Рис. 1.7 Аналоговые ключи с дополнительными элементами для компенсации инжекции заряда: а) на n-МОП транзисторах; б) на p-МОП транзисторах; в) комплементарные; г) комплементарный симметричный

Аналоговые ключи имеют широкое применение в аналоговых блоках. Управляемые напряжением они образуют блоки, существенно - важные для построения ОУ, такие как интеграторы, схемы выборки-хранения, пиковые детекторы и другие. Одним из эффективных применений ключей на полевых транзисторах является использование их в мультиплексорах - схемах, которые позволяют выбрать один из нескольких входов по указанию управляющего цифрового сигнала.

Согласованные конденсаторные матрицы нашли широкое применение в аналоговой схемотехнике. Они используются в АЦП, ЦАП, в различного рода фильтрах и других схемах, где необходимо согласование конденсаторов, в схемах на переключаемых конденсаторах. Согласование этих элементов необходимо для достижения желаемых характеристик схем. На рис. 1.8. приведен пример использования таких матриц в схеме дифференциатора. Отношение конденсаторов С1 к С2 может быть разным, но при этом они должны быть согласованы по всем правилам, для правильной работы устройства.

Рис. 1.8. Схема дифференциатора

Таким образом, можно сделать вывод, что рассмотренные аналоговые ячейки входят в состав многих базовых СФ - блоков, таких как источники тока, компараторы, операционные усилители, фильтры и другие не менее важные устройства. От их правильной работы и обеспечения необходимых параметров зависит работоспособность построенных на их основе аналоговых блоков, а значит и всей схемы в целом. Поэтому так важно уделять токовым зеркалам, дифференциальным парам, аналоговым ключам и согласованным матрицам конденсаторов большое внимание при проектировании.

1.4 Специфика физического проектирования

Аналоговые блоки требуют тщательного и продуманного физического проектирования, для того чтобы добиться от реализуемого устройства требуемых параметров. Физическим проектированием называется проектирование непосредственно топологии того или иного блока.

Специфика проектирования топологии таких блоков состоит в том, что их характеристики сильно зависят от физической реализации. Поэтому физическое проектирование схем аналоговых блоков в цифро-аналоговых ИМС выходит на первый план по важности при разработке всего кристалла. Можно спроектировать прекрасно работающую при моделировании схему операционного усилителя, но из-за неграмотного проектирования топологии в физической реализации данная схема работать не будет. Поэтому следует особое внимание уделять физическому проектированию аналоговых схем, обращая особое внимание на их защиту от негативных факторов, таких как помехи, влияние механического напряжения, возникновение антенного эффекта, включение паразитного тиристора и т.п.

Таким образом, конструкции дифференциальных пар (ДП), токовых зеркал (ТЗ), аналоговых ключей и матриц согласованных конденсаторов требуют тщательного проектирования для достижения желаемых результатов.

Для нормальной работы рассматриваемых элементов определяющее значение имеет воспроизводимость параметров и согласованность составляющих их элементов, в связи с чем, к топологической конструкции этих приборов предъявляются высокие требования. Проблема заключается в получении идентичных характеристик входящих в СФ-блоки МОП-транзисторов и конденсаторов, которые могут отличаться ввиду неоднородности (разброса) технологических параметров. Известно, что даже для хорошо управляемых и стабильных технологических процессов современных микроэлектронных производств разброс параметров технологии составляет < ± 10% для пластин и ~ 0.5% для одного кристалла, что, например, для скоростных многоразрядных ЦАП и АЦП имеет принципиальное значение.

На рис. 1.9 представлен расчёт рассогласования по току на примере токового зеркала, выполненного по КМОП-технологии 0.18 мкм, в том числе с размерами длины канала МОП транзистора (L) 0.18 и 1 мкм, при возможных технологических изменениях длины канала ДL транзисторов на 5 нм и 15 нм. Можно видеть, что рассогласование может достигать 5% в малом диапазоне токов, причем с уменьшением размеров каналов транзисторов токовых зеркал величина рассогласования резко возрастает.



Рис. 1.9. Иллюстрация расчёта рассогласования по току в ТЗ, выполненных с использованием МОП-транзисторов с L=180 нм, W=240 нм (а), L=1 мкм, W=3 мкм (б)

Данная проблема решается с помощью использования определенных методов построения топологии согласованных элементов, что приводит к уменьшению разброса параметров конструкторскими решениями, учитывающими взаимное расположение транзисторов (конденсаторов) и их геометрию.

1.5 Причины рассогласования элементов и способы их устранения

Основными причинами рассогласования элементов являются отклонения геометрии элементов и механические напряжения в пределах кристалла, возникающие в ходе изготовления ИМС, включая корпусирование кристаллов. Оптимизация размещения согласованных элементов на кристалле может уменьшить чувствительность схемы к возникающим механическим напряжениям и ряду других негативных факторов. После корпусирования в кристалле возникают дополнительные механические напряжения, могущие вызвать дополнительное рассогласование элементов. Известно, что данные механические напряжения минимальны в центре кристалла и в центрах его сторон, а максимальны в углах кристалла. Согласованные элементы по току и напряжению необходимо располагать в местах с минимальным механическим напряжением.

Еще одной важной причиной рассогласования элементов является пьезочувствительность кремния, что проявляется в изменении его удельного сопротивления под действием механических напряжений. Поэтому согласованные элементы необходимо располагать вдоль осей с минимальной пьезочувствительностью.

Источниками рассогласования также могут быть технологические факторы при изготовлении кристаллов, например, дефекты исходной кремниевой пластины, смещение масок при фотолитографии и неравномерность травления транзисторов ИМС, в совокупности вызывающие невоспроизводимость размеров элементов ИМС, наличие негативного влияния соседних структур и электростатическое взаимодействие, модуляции напряжения и инжекции заряда, а также диэлектрическая поляризация. В результате совокупности факторов (т.е. в зависимости от расположения пластин в рабочих камерах, характеристик и параметров технологических установок) после прохождения всех этапов технологического процесса на пластине формируется сложный рельеф микроскопических неоднородностей. Поэтому при разработке проекта очень важно тесное сотрудничество тополога и технолога.

Ввиду вышеуказанной многофакторности, в настоящее время не существует общих решений минимизации рассогласования элементов в ИМС. Одним из вариантов минимизации рассогласования является оптимизация топологии элементов в СФ-блоках ИМС. Например, дифференциальные пары и токовые зеркала строятся на основе согласованных транзисторов и чем точнее они согласуются, тем меньший дисбаланс токов и напряжений имеет место в готовом блоке ИМС. Для минимизации рассогласования предлагаются принципы построения топологии согласованных интегральных элементов.

1.6 Построение согласованных элементов

В общем случае можно выделить 4 основных принципа построения согласованных элементов:

1. Согласованные элементы должны состоять из идентичных сегментов, организованных в массив.

2. Все сегменты в массиве согласованных элементов должны иметь одинаковую ориентацию.

3. Массивы сегментов согласованных элементов должны иметь минимально возможное расстояние между геометрическими центрами или (желательно) общий центр.

4. Должны быть приняты меры по обеспечению равных условий для краевых и внутренних сегментов массива.

Далее рассмотрим конкретные топологические методы повышения степени согласованности интегральных элементов.

Размещение согласуемых элементов с общим центром.

Согласуемые элементы следует разделять на идентичные сегменты. Сегменты должны быть расположены симметричным образом в виде массива, так чтобы геометрический центр элемента лежал на пересечении осей симметрии массива. Фактически возможно разместить два массива элементов так, чтобы их оси симметрии совпадали. Такое размещение называется common-centroid, что в переводе означает общий центр (рис. 1.11). При этом будет исключено влияние рассогласующих факторов, связанных с наличием на кристалле разного рода градиентов параметров (градиентов толщины окисла, механических напряжений, температуры и т.д.).



Рис. 1.11. Пример размещения элемента с общим центром

При построении массива сегментов согласуемых элементов (далее - просто массива сегментов) с общим центром должны выполняться следующие правила:

Совпадение. Геометрические центры согласуемых элементов должны совпадать.

Симметрия. Массив сегментов должен быть симметричен относительно обеих X, Y осей. В идеале эта симметрия должна быть результатом размещения сегментов в массиве, а не симметрии индивидуальных сегментов.

Дисперсия. Массив сегментов должен иметь высокую степень дисперсии; другими словами, сегменты каждого согласуемого элемента должны быть распределены по массиву настолько равномерно, насколько это возможно.

Компактность. Массив должен быть компактным, насколько это возможно. В идеале он должен быть почти квадратным. Чем более компактным может быть сделано размещение с общим центром, тем менее восприимчивыми становятся согласованные элементы к нелинейным градиентам разброса параметров.

Ориентация. Каждый согласованный элемент должен состоять из равного числа сегментов, одинаково ориентированных в любом направлении.

Двумерный массив с общим центром обеспечивает более высокую степень симметрии. Такое размещение называется cross-coupled, что в переводе означает перекрестные связи (рис. 1.12). Это очень компактное размещение, и оно особенно подходит для пар относительно небольших элементов. На практике каждый элемент разделяется на две равные половины, которые размещаются в диаметрально противоположных углах массива. Такой тип размещения обеспечивает лучшую защиту от градиентов, чем одномерные массивы. Это происходит из-за его компактности и дисперсии, возможной в пределах двумерного массива.

Рис. 1.12. Примеры построения массивов с перекрестными связями

Уменьшение технологического влияния соседних структур для лучшего согласования элементов.

При изготовлении ИМС на довольно протяжённом технологическом маршруте возникает множество технологических факторов, вызывающих отклонения параметров элементов СФ-блоков. Например, фактические скорости травления поликремневых и диффузионных областей в локальных областях кристалла зависят от взаимного расположения элементов. В результате такой зависимости может возникнуть рассогласование в эффективных ширинах и длинах каналов согласованных МОП-транзисторов.

Использование транзисторы с длиной канала больше минимальной и фиктивных элементов (dummy-элементы) гарантирует однородное травление. Отсутствие фиктивных элементов может привести к рассогласованию по току 1% или более. Расстояние между фиктивными и рабочими затворами должно точно соответствовать расстоянию между рабочими затворами. При этом не допускается размещение контактов над рабочими затворами МОП-транзисторов.



Рис. 1.13. Пример топология с использованием dummy-транзисторов по обе стороны от активных транзисторов

На фиктивные сегменты желательно подавать напряжение земли / питания, чтобы предотвратить на них накопление плавающих потенциалов.

На рис. 1.14, 1.15 приводятся примеры построения фиктивных элементов при построении согласованных резисторов (с подключением к основному телу резистора и без него) и конденсаторов.

Рис. 1.14. Примеры построения фиктивных сегментов для согласованных резисторов

Рис. 1.15. Пример построения фиктивных сегментов для согласованных конденсаторов

Рекомендации по согласованию МОП-транзисторов.

N-канальные транзисторы, как правило, обеспечивают более высокую степень согласования, чем p-канальные транзисторы при прочих равных условиях. Это явление наблюдается в ряде различных процессов, включая варианты и с p-карманом, и с n-карманом. P-канальные транзисторы показывают от 30 до 50% большее рассогласование по крутизне, чем аналогичные n-канальные.

Согласуемые МОП-транзисторы разделяются на сегменты, или пальцы, позволяющие построить компактный массив. Самый простой тип массива - размещение многих пальцев транзистора параллельно. При этом допускается объединение общих истоков и / или стоков. На рис. 1.16 показан пример пары согласованных МОП-транзисторов с общим центром и фиктивными элементами.

Рис. 1.16. Пример топологии пары согласованных транзисторов (common-centroid)

На рис. 1.17 показан пример пары согласованных МОП-транзисторов с перекрестными связями и фиктивными элементами.



Рис. 1.17. Пример топологии пары согласованных транзисторов с использованием перекрестных связей (cross-coupled)

Для достижения наибольшего согласования желательно выбирать максимально возможную для данного применения площадь затворов транзистора.

Следующие рекомендации суммируют наиболее важные принципы построения согласованных МОП-транзисторов:

1) использовать идентичную конфигурацию пальцев;

2) использовать большие по площади рабочие области;

3) ориентировать транзисторы в одинаковом направлении;

4) размещать транзисторы, по возможности, вблизи друг от друга;

5) использовать компактное размещение согласованных транзисторов;

6) применять размещение с общим центром или с перекрестными связями сегментов;

7) применять фиктивные элементы на краях массива пальцев транзисторов;

8) размещать транзисторы в областях с низким градиентом механического напряжения;

9) размещать транзисторы вдали от мощных элементов схемы;

10) не размещать контакты над рабочими затворами;

11) не проводить металлические шины через рабочие затворы;

12) размещать рабочие затворы вдали ото всех переходов с глубокой диффузией;

13) размещать точно согласованные транзисторы по осям симметрии кристалла;

14) не позволять краям скрытого слоя пересекать область рабочего затвора.

Рекомендации по согласованию конденсаторов.

Согласованные конденсаторы составляют основу для большинства изделий типа аналого-цифрового (АЦП) и цифро-аналогового (ЦАП) преобразователей. Оптимально согласованные конденсаторы обеспечивают наилучшую степень согласования по сравнению с другими интегральными элементами.

Согласуемые конденсаторы разделяются на квадратные сегменты, которые объединяются в массивы. Массивы сегментов согласованных конденсаторов размещаются по двумерным схемам с общим центром (в частности, можно использовать перекрестно-связанную топологию).

Допускается только параллельное соединение сегментов в согласованных конденсаторах, так как при последовательном соединении значительную погрешность вносят паразитные емкости нижних обкладок. В связи с этим получение емкости с дробной частью емкости сегмента затруднено.

Далее приведены наиболее важные принципы построения согласованных конденсаторов:

1) использовать квадратные сегменты в матрицах согласованных конденсаторов;

2) использовать максимально возможные по площади конденсаторы;

3) располагать согласованные конденсаторы на полевом окисле;

4) использовать размещение с перекрестными связями или с общим центром в массиве сегментов согласованных конденсаторов;

5) размещать фиктивные конденсаторы вокруг внешнего края массива;

6) использовать электростатическую защиту для согласованных конденсаторов;

7) уменьшать емкости металлических проводников, соединяющих конденсатор;

8) не допускать наличия шин металлизации над согласованными конденсаторами, за исключением электростатической защиты;

9) использовать диэлектрики из оксида кремния вместо нитридных и других для исключения эффектов диэлектрической поляризации;

10) располагать согласованные конденсаторы в областях с низким градиентом механического напряжения;

11) располагать согласованные конденсаторы вдали от мощных элементов;

12) располагать согласованные конденсаторы на осях симметрии кристалла.

1.7 Методы защиты от включения тиристорной защелки

В интегральной КМОП-технологии существует потенциальная опасность взаимного расположения элементов, приводящего к образованию паразитных тиристорных структур.

Рис. 1.18. Паразитная тиристорная структура в стандартной КМОП-технологии

Тиристорного эффекта можно избежать, если не выполняются условия его возникновения:

- напряжение удержания паразитного тиристора менее максимального напряжения питания

U_уд > U_п;

- произведение коэффициентов усиления базового тока транзисторов

в_pnp*в_npn <1.

Для предотвращения включения паразитного тиристора применяются следующие основные методы:

* расположение элементов, подверженных тиристорному эффекту, на большом расстоянии друг от друга;

* расположение контактов к «земле» и питанию на минимальном расстоянии от активных элементов;

* размещение двойных n+/p+-контактов на возможном пути протекания тока тиристора в местах подключения к «земле» и источникам питания;

* размещение охранных колец вокруг и между структурами, которые в совокупности могут образовать паразитный тиристор;

* размещение структур, чувствительных к защелкиванию, вдали от источников, приводящих к их включению;

* уменьшение токов, инжектируемых в подложку;

* применение технологических процессов, повышающих устойчивость к тиристорному эффекту (использование дополнительных слоев, изоляции диэлектрическими канавками и т.д.).

* зеркальное расположение транзисторов p- и n-типа относительно друг друга.

Таким образом, нами были рассмотрены основные моменты, необходимые для физического проектирования аналоговых ячеек второго уровня. Руководствуясь данными правилами можно получить работоспособные и надежные элементы.

Подводя итог данного подраздела, можно сделать вывод, что физическое проектирование является очень важным при разработке схем. Ему нужно уделять большое влияние, так как от него зависит работоспособность всего устройства.

Для создания библиотеки элементов на языке SKILL необходимо знать не только основные топологические нормы, но также разбираться в языке, на котором будут писаться ячейки. Далее будут приведены о нем краткие сведения.

1.8 Язык SKILL. Краткие сведения

Язык SKILL - это высокоуровневый, интерактивный язык программирования, основанный на популярном языке Lisp, который является одним из основных средств моделирования различных аспектов искусственного интеллекта. SKILL используется для написания скриптов в САПР Virtuoso компании Cadence Design Systems. Он позволяет быстро и легко настраивать существующие приложения САПР, а так же развивать новые.

Синтаксис языка похож на всем привычный синтаксис языка С. Поэтому как начинающему, так и продвинутому программисту не составит труда его изучить. SKILL идеально подходит для прототипирования. Разработчик может пошагово проверять свой алгоритм, прежде чем включать его в большой код. SKILL так же можно использовать в качестве калькулятора.

Программа на языке SKILL состоит из последовательности выражений (форм). Результат работы программы состоит в вычислении этих выражений. Все выражения записываются в виде списков - одной из основных структур языка. Список является последовательностью элементов любого рода, в том числе других списков. Например, (list 1 2 (list 1 2)) возвращает (1 2 (1 2)).

Выражения представляются списками в префиксной записи: первый элемент должен быть формой, то есть функцией, оператором, макросом или специальным оператором; прочие элементы - аргументы этой формы, передаваемые форме для обработки. Специальные операторы позволяют управлять последовательностью вычислений. С их помощью реализуются ветвления и циклы. Например, мы имеем изменяемый параметр х. И хотим, чтобы, когда х больше 5 на экране появлялась надпись «х больше 5», а в ином случае - «х меньше 5». Пример кода, который будет выполнять данный алгоритм, указан ниже.

if((x > 5)

then print («х больше 5»)

else print («х меньше 5»)

)

В данном примере была использована функция print(). Она выдает на экран выражение, которое ей задается в качестве аргумента в двойных кавычках.

Внешне исходный код программы на SKILLе отличается обилием круглых скобок; редактирование программ значительно упрощается использованием текстового редактора, поддерживающего автоматическое выравнивание кода, подсветку соответствующих пар скобок.

SKILL наиболее приспособлен для создания библиотек параметризованных ячеек. Он прост в использовании и предоставляет все возможности для написания скриптов, позволяющих автоматически создавать топологию элементов.

Как и все языки программирования, язык SKILL имеет свои функции, операторы, макросы. Они помогают разработчикам реализовывать свои задумки. Один и тот же алгоритм можно воплотить в жизнь разными способами. Данная возможность дает программисту свободу действий и полет фантазии, что в наше время является большим плюсом.

Подробное описание функций можно найти в документациях, разработанных компанией Cadence. Например, документ SKILL Language Reference дает полное растолкование базовых функций. Таким образом, разработчик может всегда найти нужную ему информацию о возможностях языка SKILL.

1) Проведен обзор существующих методов автоматизации проектирования аналоговых микросхем.

2) Рассмотрены параметризованные аналоговые ячейки (Pcell's).

3) Рассмотрены аналоговые ячейки второго уровня и их применение.

4) Определена специфика физического проектирования.

5) Рассмотрены основные правила проектирования согласованных элементов.

6) Рассмотрены методы защиты от включения паразитного тиристора в КМОП-технологии.

7) Рассмотрен язык SKILL, как наиболее приспособленный для проектирования параметризованных ячеек в среде Cadence.

8) Сформулирована основная задача магистерской диссертации.

Постановка задачи.

Таким образом, в результате настоящего литературного обзора можно сформулировать основную задачу магистерской диссертации: разработать и всесторонне исследовать на этапе проектирования параметризованные аналоговые ячейки второго уровня. Учесть все правила проектирования и возможные негативные факторы. Провести оптимизацию программного кода ячеек. Применить полученные элементы в составе СФ - блоков. На основе проведенного исследования разработать методику проектирования параметризованных аналоговых ячеек второго уровня.

2. Исследование и разработка оптимальных параметризованных элементов второго уровня под выбранный класс задач

Разработка библиотеки параметризованных аналоговых элементов состоит из двух этапов:

1 - создание параметризованных элементарных ячеек, таких как транзисторы, резисторы, конденсаторы и т.д.

2 - создание параметризованных ячеек второго уровня, таких как аналоговые ключи, матрицы согласованных конденсаторов, токовые зеркала, дифференциальные пары, резистивные матрицы и другие.

При более грубом проектировании первый этап можно упустить, создавая примитивные элементы в каждой ячейке заново, т.е. послойно. Но это нецелесообразно, так как для этого требуется дополнительное время. А нашей задачей является его сокращение.

На каждом этапе пишется код на языке SKILL, который создает топологию элемента.

Проектирование топологии ИС включает в себя:

- правила проектирования топологии, включающие особенности каждого элемента;

- методы защиты от паразитных структур, возникающих при проектировании топологии;

- выбор оптимальной топологической конструкции, удовлетворяющей выбранной задаче;

- верификацию готовой топологии.

2.1 Построение элементарных параметризованных ячеек

Создание элементарных параметризованных ячеек будем рассматривать на примере p-канального МОП - транзистора, как одного из наиболее употребляемых элементов в аналоговой схемотехнике.

Распространённой конструкцией МОП-транзистора, используемой более 10 лет в полупроводниковой промышленности, является LDD (Lightly Doped Drain) структура (Рис. 2.1).

Рисунок 2.1. LDD - структура МОП - транзистора

Её особенностью является наличие мелких слаболегированных областей, которые удлиняют области истока и стока в сторону канала. Полученное таким способом снижение напряжённости электрического поля в канале на границе со стоком уменьшает энергию горячих электронов, которые вызывают долговременную деградацию параметров транзистора. Слаболегированные LDD-области также повышают напряжение прокола, инжекционного и лавинного пробоя транзистора, уменьшают эффект модуляции длины канала.

Эта конструкция выбрана за основу для создания параметризованного транзистора.

Определение изменяемых параметров.

Так как мы разрабатываем не просто фиксированную топологию транзистора, а изменяемую в зависимости от задаваемых пользователем параметров, необходимо их определить. Причем из всего многообразия нужно выбрать именно те, которые наиболее наглядны и удобны для пользователя, а так же от которых зависит конфигурация транзистора. Так же очень важно, чтобы с помощью этих параметров можно было выразить все остальные величины. При этом количество параметров стоит минимизировать, так как это упростит процесс написания кода и будет более удобным при использовании готовой ячейки.

Для транзистора изменяемыми параметрами были выбраны длина, ширина и количество пальцев.

Перекрытие затвором области активной диффузии определяет размеры транзистора. Топологическая длина МДП транзистора L_d как ширина поликремния между стоковой и истоковой областями диффузии (Рис. 2.2).

Рисунок 2.2. Геометрические размеры МДП транзистора

Ширина.

Ширина МДП транзистора W_d определяется размерами поликремния, расположенного над областью активной диффузии в направлении, перпендикулярном нахождению длины транзистора (Рис. 2.2).

При описании транзистора апеллируют, как правило, этими двумя параметрами, так как они определяют геометрические размеры канала, основной составляющей транзистора.

Количество пальцев.

В большинстве аналоговых схем ширины МДП транзистора имеют достаточно большие размеры (особенно транзисторы в выходных каскадах схем, работающих на большую емкостную нагрузку). Так как разместить такие «длинные» транзисторы достаточно сложно (Рис. 2.3а), их разбивают на одинаковые секции.

Разбиение транзисторов на одинаковые секции без объединения областей стока / истока получило название multiplying, т.е. на одинаковые параллельные секции (Рис. 2.3б). Транзистор, разбитый на секции с объединением областей стока / истока получил название multifinger transistor - «многопальцевый» транзистор (Рис. 2.3в).

Рисунок 2.3. Секционирование транзистора: (A) исходный транзистор, (B) транзистор из параллельных сегментов, (C) «многопальцевый» транзистор

Разбиение на секции позволяет не только сократить площадь, но и значительно уменьшить величины паразитных параметров: сопротивление затвора, емкости областей стока / истока. Так использование структуры «многопальцевого» транзистора позволяет уменьшить паразитное сопротивление транзистора в N-раз (где N-число секций), паразитные емкости областей стока / истока - снизить примерно в 2 раза, и сократить площадь также примерно в 2 раза.

Таким образом, такой параметр как количество пальцев является необходимым при проектировании транзистора.

Создание топологических эскизов.

После того как определены параметры, необходимо создать эскизы топологии, по примеру которых будет писаться код программы на языке SKILL. Имея их перед собой, легче высчитывать размеры, а также маневрировать кодом, зная, что должно в итоге получиться.

На этом этапе мы руководствуемся тенденцией по минимизации площади кристалла. Поэтому при проектировании транзистора необходимо руководствоваться минимально допустимыми технологическими нормами, относящимися к ширинам слоев, расстоянию между ними, а также перекрытиям и накрытиям слоев.

Анализ топологических норм проектирования.

Для каждой технологии фабрика - изготовитель предоставляет технологические файлы, в которых содержится необходимая информация для проектирования элементов. Там указываются все сведения о слоях, которые будут использоваться при непосредственно производстве, указаны проектные нормы, связанные с геометрическими размерами, такими как минимальное расстояние между слоями, минимальная ширина того или иного слоя и т.д. Но, как правило, начинающему пользователю, сложно найти доступ к данному файлу. Поэтому для наглядного изучения данной информации предусмотрены инструкции, в которых указываются все необходимые правила проектирования.

Существует 4 основных типа конструкторских норм:

1) Ширина слоя

2) Расстояние между слоями как одного вида, так и разных видов

3) Выступ одного слоя за пределы другого

4) Перекрытие одного слоя другим

Топологические эскизы.

Руководствуясь этими правилами, создается топологический эскиз транзистора с минимальными размерами (Рис. 2.4).



Рисунок 2.4. Топологический эскиз транзистора с минимальными размерами

Но одного эскиза будет не достаточно, так как при написании кода, необходимо наглядно видеть, как меняется топология транзистора в зависимости от изменяемых параметров. Ранее нами были выбраны параметры, от которых будет зависеть конфигурация топологии транзистора. Это ширина, длина и количество пальцев. В зависимости от них, мы получаем эскизы топологии транзистора. Они приведены на рисунках 2.5, 2.6 и 2.7 соответственно.

Рисунок 2.5. Топологический эскиз транзистора с увеличенной шириной. W = 2 u



Рисунок 2.6. Топологический эскиз транзистора с увеличенной длиной. L = 2u

Рисунок 2.7. Топологический эскиз транзистора с увеличенным количеством пальцев. N = 5

По окончании разработки топологии ее необходимо проверять на соответствие правил проектирования. Для решения этой задачи нами используется пакет Calibre, разработанный фирмой Mentor Graphics. Он содержит необходимые нам средства проверки правил проектирования (DRC).

На данном этапе были исключены все ошибки построения.

Построение ячейки транзистора на языке SKILL.

Краткий маршрут написания кода на языке SKILL, для элементарных ячеек:

1) Определение названия библиотеки, ячейки и ее представления.

2) Описание параметров, от которых будет зависеть конфигурация топологии ячейки.

3) Перевод этих параметров в формат, с которым сможет работать компилятор.

4) Анализ используемых слоев.

5) Описание необходимых правил проектирования для этих слоев.

6) Разработка алгоритма создания ячейки, используя операторы.

7) Вычисление внутренних параметром, координат расположения фигур, следую выбранному алгоритму.

8) Построение фигур, используя необходимые для этого функции. В качестве параметров используя значения, вычисленные ранее.

Рассмотрим непосредственно структуру кода. Она состоит из последовательности выражений, которые содержат функции, операторы, переменные и их значения. Все выражения записываются в виде списков.

Для создания топологии ячеек используется функция pcDefinePCell(). Все тело кода заключено непосредственно в эту функцию. Компилятор заканчивает построение ячейки после того, как встретит скобку, завершающую функцию. Все, что написано за ее пределами будет выполнено как отдельные операции.

Далее представлен краткий отчет создания кода, соответствуя представленному маршруту.

pcDefinePCell()

Список, определяющий библиотеку, в которой будет создана ячейка (Lib2013), ее название (pmos), а также ее вид (layout):

list (ddGetObj(«Lib2013») «pmos» «layout»)

Список параметров, от которых будет зависеть конфигурация топологии создаваемой параметризованной ячейки:

((w string «280n») - ширина транзистора

(l string «180n») - длина транзистора

(Nfing string «1») - количество пальцев

(x_coor string «0») - координаты местоположения ячейки по оси Х

(y_coor string «0») - координаты местоположения ячейки по оси Y ))

Все данные для каждого параметра заключены в скобки. Сначала указывается название параметра, затем его тип (в данном случае для всех параметров использован тип - строка), а далее его значение, которое записывается в кавычках. Все значения параметров, которые являются аргументами функции pcDefinePCell() задаются как списки.

Let() - функция, в которой указываются внутренние параметры кода.

После завершения компиляции кода, значения параметров, которые были прописаны в данной функции, станут недоступны. Это очень полезно. Так как часто разработчик за день запускает не одну свою программу. И если в разных проектах окажутся одинаковые названия параметров, может произойти ошибка. Т.е. компилятор может в качестве значения параметра выполняемого кода взять значение такого же параметра из ранее выполненной программы. Но в этом есть и недостатки, так как нельзя будет проверить промежуточные значения параметров, что является важным на этапе отладки кода. Поэтому при разработке программы следует помнить об этих свойствах данной функции.

Все значения начальных параметров задаются как строки. Для того, чтобы ими можно было пользоваться при вычислении внутренних параметров, их необходимо перевести в числовой вид. Для этого применяется функция evalstring().Функция читает и вычисляет выражение, хранящееся в строке. С помощью этой функции мы переводим все необходимые начальные параметры в числовой вид:

width = evalstring («280n»)*1e6 результатом данного действия будет width = 0.28 мкм.

length = evalstring («180n»)*1e6 - результатом данного действия будет length = 0.18 мкм.

Необходимо учесть, что все элементы должны попадать в сетку. Для нашей технологии стандартная сетка «lambda» = 0.02 мкм. Поэтому мы осуществляем перевод всех начальных параметров в микрометры, так как это стандартная размерность сетки.

Для построения ячеек необходимо знать, из каких слоев они будут состоять.

Список слоев, используемых для построения нашего p-канального транзистора, исходя из требований выбранной структуры, и их роль при проектировании топологии:

«poly» - слой поликремния, который является затвором транзистора;

«pplus» - слой кремния, сильно легированного носителями p-типа проводимости;

«pldd» - слой, обозначающий мелкие слабо легированные области p-типа;

«contact» - слой контакта;

«metal1» - слой металла;

«active» - слой, отвечающий за активную (рабочую) часть транзистора;

«nwell» - карман n-типа проводимости.

При проектировании ячеек мы руководствуемся конструкторско - технологическими нормами проектирования слоев. Поэтому их необходимо указать в коде. Чтобы не было загромождения кода, необходимо продумать какие именно правила понадобятся для построения ячейки.

Список нескольких параметров, отвечающих за разного типа технологические нормы (типы были рассмотрены выше):

drmPolyExtActive = 0.20; определяет минимальное расстояние, на которое слой «Poly» должен выступать за слой «Active» (Правило 13-3).

drmMetal1MinWidth = 0.32; определяет минимально-допустимую ширину слоя «Metal1» (Правило 23-1).

drmPplusSpace = 0.48; определяет минимально-допустимое расстояние между одинаковыми слоями «Pplus» (Правило 17-2).

drmMetal1EncCont = 0.04; определяет минимальное расстояние, на которое слой «Metal1» должен перекрывать слой «Cont» (Правило23-3).

Для написания алгоритма создания транзистора проанализируем, от каких условий будет зависеть конфигурация топологии. Во-первых, от необходимости использования стока или истока (это условие затрагивает фиктивные транзисторы, в которых сток / исток могут быть не подключены); во-вторых, от того, какой из терминалов транзистора сток / исток будет идти первым. От этого будут зависеть размеры и координаты слоев, количество и начальные координаты стоковых и истоковых областей.

На рисунке 2.8 представлен алгоритм разрабатываемого нами транзистора.

Рис. 2.8. Алгоритм создания транзистора