Система отображения информации

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

ПОВОЛЖСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНОЛОГИЧЕСКИЙ УНИВЕРСИТЕТ

Кафедра ПиП ЭВС

Система отображения информации

Пояснительная записка к курсовому проекту

по дисциплине ПЦ и ПУ ЭВС

КНФУ. 434017.001 ПЗ

Выполнил: ст. гр. ЭВС-42

Сергеев Р.Е.

Проверил: к.т.н., доц.

Кошкин В.В.

Йошкар-Ола

2012



Аннотация

В настоящем курсовом проекте разрабатывается система отображения информации. Данная система обрабатывает входные аналоговые и релейные сигналы, представляет на элементах индикации полученные значения с требуемой точностью и позволяет вводить полученные значения измеренных параметров в ПЭВМ. Основанием для разработки является задание на курсовое проектирование.

Курсовой проект выполнен на 33 листах, содержит 3 чертежа.

Summary

In this course project has developed a system of information display. The system processes the analog inputs and relay signals, is on the elements indicate values obtained with the required accuracy, and allows you to enter the values ??obtained for the parameters measured in the PC. The basis for the development of a specification for course design.

Course project is made of 33 sheets contains 3 drawing.



Задание на курсовой проект

Система отображения информации

Вариант 3Д

- число входных сигналов: аналоговых - 6

релейных - 6;

- величина входного аналогового напряжения - ±0,1 В;

- максимальная основная частота входного сигнала - 400Гц;

- уровни релейных сигналов совместимы с ТТЛ уровнями;

- ввод релейных сигналов реализовать через прерывания, асинхронно;

- максимальная длина проводников до источника первичного сигнала, не более - 1,5метра;

- вывод информации на цифровое табло, число строк - 32, число столбцов - 48;

- элементы индикации - точечные индикаторы;

- время формирования сигнала на выходе - не более 0,05 с.;

- точность представления входной информации - не хуже 0,02%;

- точность представления выходной информации - не хуже 0,2%;

- объём памяти: ПЗУ - не менее 16 килобайт

ОЗУ - не менее 64 килобайта;

- функциональная клавиатура - 10 клавиш.

Функции системы:

1. ввод и обработка аналоговых и релейных сигналов;

2. отображение результатов на элементах индикации;

3. вывод результатов через интерфейс RS-232C или RS-485.



Содержание

1. Техническое предложение

1.1 Обзор литературы

1.2 Выбор элементов

1.2.1 Выбор АЦП

1.2.2 Выбор процессора

1.2.3 Выбор цифро-аналогового преобразователя

1.2.4 Выбор элементной базы запоминающих устройств

1.2.5 Карта распределения адресного пространства

2. Техническое описание

2.1 Описание структурной схемы устройства

2.2 Описание функциональной схемы устройства

2.3 Описание принципиальной схемы устройства

2.4 Проверочные расчеты

2.2.1 Расчет на потребляемую мощность

2.2.2 Расчет на нагрузочную способность

2.2.3 Расчет на задержку формирования сигнала

3. Программная часть

3.1 Описание программы

Заключение

Список литературы

Приложения



1. Техническое предложение

1.1 Обзор литературы

В качестве примера структурной схемы контроллера была выбрана структурная схема автоматизированной системы контроля (АСК) [7].

В таких системах необходимая информация об объекте контроля, формируется с помощью измерительных датчиков, установленных на нем. В микропроцессорных автоматизированных системах контроля выполняется обработка и промежуточное хранение информации, как в едином измерительном блоке системы, так и в местах, максимально приближенных к источнику информации.

Структурная схема АСК централизованного типа с внутренней магистралью приведена на рисунке 1.

Принцип объединения компонентов микроЭВМ и периферийных устройств с помощью общей магистрали позволяет легко модифицировать систему в соответствии с конкретными потребителями. Каждое устройство подключается к магистрали с помощью стандартного интерфейса. Основу схемы АСК составляет процессор, выполняющий функции преобразования поступающей с внешних датчиков (Д₁…..Д_N) информации и ее распределение по оконечным узлам.

АСК может быть выполнена на основе серийно выпускаемой микроЭВМ с собственной памятью данных, либо специализированная микроЭВМ, которая дополняется блоком ОЗУ, где хранятся информационные массивы, участвующие в обработке. Тип микропроцессорных схем и конкретные характеристики проектируемой системы накладывают особенности на структуру процессора.

Интерфейсные блоки - устройство ввода и устройство вывода ориентируются на стандартную форму обмена информацией по магистрали. В накопителе полученная информация сохраняется длительное время, а при регистраторе документируется. Пульт управления и контроля необходим для задания режима работы АСК, оперативного контроля хода измерений и, при необходимости, вмешательства в процедуру обработки информации.

Таймер синхронизирует работу всей системы, и его сигналы могут служить метками реального времени.

Следующим вариантом устройства на микропроцессоре является организация микросистемы на базе микроконтроллера К1810ВМ86 [7, С. 263].

Главной структурной особенностью современных МС является магистрально-модульный принцип их построения, регламентирующий способ межмодульных связей. Согласно этому принципу МС разбивается на ряд функционально-законченных устройств -- модулей. Связь между модулями реализуется с помощью единой внутрисистемной магистрали, что подразумевает общий для всех модулей состав шин, единый способ представления информации на них и общие правила исполнения всех процедур передачи информации через шину.

На рисунке 2 представлена обобщенная схема МС на базе МП К1810ВМ86. Уникальным свойством этого микропроцессора является возможность выбора с помощью входа MN/MX одного из двух его рабочих режимов, в наибольшей степени подходящего к конкретному применению. В соответствии с этим меняется и логика работы контроллера шины.

Минимальный режим (MN/MX=1) оптимизирован для малых МС с одним процессором. Микропроцессор практически непосредственно обеспечивает управление системной магистралью И41.

Максимальный режим (MN/MX = 0) предназначен для создания мультипроцессорных систем различной конфигурации. В этом режиме МП формирует промежуточную локальную шину, для преобразования которой в системную магистраль И41 требуется более сложная логика. Данная логика реализуется однокристальным системным контроллером К1810ВК88.

В качестве генератора используется БИС К1810ГФ84 (ГФ84). Усиление и буферизация шины адреса выполняют три буферных регистра типа КР580ИР82/ИР83. Для двунаправленной буферизации шины данных могут быть использованы две микросхемы КР580ВА86/ВА87. Он также формирует системную магистраль, совместимую с магистралью И41, включая линию ВНЕ.

Один из практически возможных вариантов подключения к 16-разрядной внутримодульной магистрали типа И41 ПЗУ, ОЗУ статического типа, а также периферийных БИС ВВ приведен на рис. 2. Конфигурации такого вида могут быть применены для построения одноплатных микро-ЭВМ на базе МП К1810ВМ86.

Схема на рис. 2 включает устройство выборки БИС, которое генерирует сигналы выборки БИС СS и СЕ. Оперативная память и область ВВ содержат по два 8-разрядных банка каждый. Выбор банка осуществляется сигналами ВНЕ (Н-банк) и ADR0 (L-банк), в результате реализуется обмен либо байтами, либо словами. В состав интерфейса шины также входит логика подтверждения операции обмена, формирующая сигнал ХАСК, и логика запрета, основанная на сигналах INH1 и INH2. Сигналы подтверждения ХАСК и запрета INH1, INH2 формируются по схеме «монтажное ИЛИ».

В схеме использованы типовые варианты приборов памяти и ВВ. Микросхемы ПЗУ, так же как и периферийные БИС имеют линию ОЕ или RD для стробирования выхода при чтении данных. Интерфейсом такого типа обладают УСППЗУ серии К573 и ППЗУ серии К556, а также периферийные БИС ВВ серий КР580 и К1810. Вместе с тем большинство ОЗУ статического типа, например К541РУ1/РУ2, К537РУЗ, не имеют линии для приема команды чтения. Это усложняет логику их подключения к магистралям типа И41. Другой тип микросхем, например К537РУ8 или К537РУ9, имеющий вместе с линией выборки кристалла вход ОЕ для команды чтения, подключается к шине так же, как БИС ВВ.



1.2 Выбор элементов

Проектируемая система содержит подсистему ввода информации и подсистему вывода и индикации, представлена на рисунке 3.

Подсистема ввода будет реализована с помощью многоканального АЦП, система индикации может быть организована как на устройстве с высокой степенью интеграции, со встроенными в него ЖК-индикатором и схемами управления, так и на «россыпи» элементов. Считается, что второй путь более накладный из-за усложнения системы коммутационных соединений, увеличения количества микросхем и энергопотребления, а также ухудшения надежности системы.

Далее необходимо произвести расчеты и выбрать элементы, подходящие по основным параметрам, например как быстродействие и разрядность.

1.2.1 Выбор АЦП

Определим разрядность АЦП исходя из погрешности представления информации _ПР=0,02 %.

Определим число разрядов АЦП исходя из формулы:

,

где n - число разрядов АЦП



, тогда

Отсюда следует, что 14 разрядов вполне хватит, чтобы удовлетворить точности преобразования.

Считаем, что общее время преобразования сигнала

,

где t_ацп- время преобразования в АЦП;

t_вв- время ввода;

t_зап- время, необходимое для записи информации в память;

N- количество каналов параллельной схемы.

Определим частоту АЦП. Время преобразования информации в АЦП находим, исходя из теоремы Котельникова:

,

где

Исходя из полученных данных, выбираем АЦП AD7899 [9], с разрядностью n=14 и частотой преобразования f=400 кГц.

1.2.2 Выбор процессора

Разрядность процессора выбирают в зависимости от разрядности АЦП: выбирается ближайшее большое значение к стандарту.

При расчете тактовой частоты процессора за основу берется время ввода в процессор сигнала из АЦП . Поскольку команда косвенной адресации выполняется за 2 цикла (10 тактов), время примем равное 2 мкс, так как быстродействие AD7899 составляет 2 мкс.

=, что соответствует частоте 5 МГц. Используя коэффициент запаса равный 1,5, получаем частоту равную 7,5 МГц. Примем тактовую частоту процессора равной 7,5 МГц.

Исходя из всего вышеназванного, выбираем 16-разрядный микропроцессор фирмы Intel 8086.

1.2.3 Выбор цифро-аналогового преобразователя

Разрядность ЦАП вычисляется на основе погрешности представления сигнала из соотношения двойного уровня квантования.

Точность представления информации устройства отображения должна быть не хуже 0,2 %, рассчитаем разрядность ЦАП.

=> =>

где n-число разрядов ЦАП.

Время формирования сигнала составляет менее 0,05 с.

Тогда верхняя частота составляет f_в=20^.10=200 Гц.

Всем вышеназванным требованиям удовлетворяет 10-разрядный ЦАП AD5331[8].

1.2.4 Выбор элементной базы запоминающих устройств

Выбор ОЗУ осуществляем в соответствии с техническим заданием (не менее 64Кбайт). Используем один банк памяти на 64 Кб. Один банк хранит и младший и старший байты слова.

Выбираем микросхему 61С6416AL.

В качестве ПЗУ будем использовать два банка памяти по 8 Кб.

Выбираем микросхемы Am27C64.

сигнал аналоговый преобразователь релейный

1.2.5 Карта распределения адресного пространства

Карта распределения адресного пространства проектируемого устройства представлена в таблице 1.

Карта распределения адресного пространства

Таблица 1

FFFFh	Внешнее ОЗУ 32 Килослов
8000h
7FFFh	Не используется
40B0h
40AFh	Индикация
40A0h
409Fh	Клавиатура
4080h
407Fh	COM-порт
4060h
405Fh	Блок вывода аналоговой информации
4050h
404Fh	Блок релейеых сигналов
4040h
403Fh	Блок аналоговых сигналов
4000h
3FFFh	Внешнее ПЗУ 8 Килослов
2000h
1FFFh	Спецрегистры процессора
0000h

2. Техническое описание

2.1 Описание структурной схемы устройства

Устройство содержит процессор, ПЗУ - предназначенное для хранения команд программы, ОЗУ для накопления и хранения информации, 10-клавишную функциональную клавиатуру, для оперативного управление работой системы, устройство ввода аналогового сигнала, устройства ввода релейного сигнала, блок индикации для отображения результатов и COM-порт для ввода полученных значений измеренных параметров в ПЭВМ.

Устройство ввода аналогового сигнала имеет 6 входов, устройство ввода релейного сигнала 6 входов, где аналоговый сигнал преобразуется в цифровой код и выставляется на шину данных. Сигналы шины адреса фиксируются в регистре адреса по сигналу АLЕ. Далее эти данные записываются в ячейку ОЗУ для накопления и хранения информации. После обработки информация выводится на табло. Адресный дешифратор обрабатывает адрес, поступающий с регистра адреса, и выставляет сигналы выбора для соответствующего блока.

2.2 Описание функциональной схема устройства

Процессорный блок

Процессорный блок обеспечивает преобразование полученной информации, управление режимами работы периферийных устройств, инициализацию всего устройства по включении питания.

Основным устройством этого блока является микропроцессор. Он включает в себя 16-битный центральный процессор, с мультиплексированной шиной адреса/данных.

Шина адреса формируется следующим образом: шестнадцать разрядов шины адреса/данных поступают в буферные регистры адреса. Запись сигнала адреса в регистр выполняется сигналом процессора ALE. Адрес фиксируется в регистрах, и становятся доступным другим блокам устройства.

Шестнадцать разрядов адреса/данных AD0 - AD15 поступают в буферные регистры данных. Запись данных в регистр выполняется сигналом процессора : = 1 - передача, = 0 - прием данных. Сигнал используется для разрешения работы буферных регистров. Так на выходе буферных регистров формируется двунаправленная шина данных.

Генератор предназначен для подачи тактовых импульсов.

Блок релейных сигналов

Представляет собой один восьмиразрядный регистр КР580ИР82, подключенных к шине данных. Ввод релейных сигналов осуществляется по прерыванию, асинхронно. Прерывание формируется с помощью схем 3И и 2И-не при наличии на входе хотя бы одного сигнала высокого уровня. В соответствии с ТЗ число входных релейных сигналов 6. Сигналы с разъема с выходной частотой тактового сигнала процессора пишутся в регистр, причем выходы регистра, подключенные на шину данных, закрыты (находятся в 3м состоянии), сигнал OE - высокий уровень. Если среди них появляется единица, код пишется в регистр и одновременно через схему И-НЕ формируется сигнал запроса на прерывание.

По завершению выполнения текущей команды, процессор переходит на подпрограмму обработки сигнала прерывания - программа ввода релейных сигналов. Для чего выставляется адрес на котором находится регистр (адресное пространство релейного ввода). Адресный дешифратор сигналом выборки PLM1, поступающим на вход ОЕ регистра, открывает выходы и процессор читает состояние выходов регистра.

Сигнал запроса немаскируемый. Поэтому при получении сигнала запроса прерывания обращение к подпрограмме обработки прерывания начнется сразу же после завершения процессором текущей команды и сохранения контекста. Микропроцессор, получив сигнал, сам выбирает адрес подпрограммы (вектор прерывания) согласно входу, на который пришел запрос.

Блок ввода аналоговой информации

Аналоговые сигналы обрабатываются АЦП последовательно, предварительно усиленные до необходимого уровня операционными усилителями сигналы поступают на мультиплексор, который переключает один из входов на выход, в зависимости от управляющих сигналов. Подключение выходов адресного регистра к мультиплексору осуществляется сигналом с адресного дешифратора PLM2.

Сигнал начала преобразования поступает на вход АЦП CONVIST с адресного дешифратора, PLM4 . После этого АЦП начинает преобразование входного сигнала в дискретную форму. Чтение результата преобразования происходит также с помощью адресного дешифратора: сигнал PLM3 переключает выходы АЦП из высокоимпедансного состояния в режим выдачи информации на ШД. Ожидание времени преобразования осуществляется программно.

Последовательный порт RS-232

При подключении com-порта используются 2 схемы К580ВВ53 и К580ВИ51. Суть этих двух схем в том, что нужно сформировать из параллельного байта - младшего, последовательный файл в формате com-порта. Эту задачу выполняет К580ВИ51. Схема принимает байт данных, добавляет стартовые, стоповые сигналы, контрольный разряд и выталкивает последовательно по TxD. В обратном направлении порт читает по RxD принимаемую последовательность данных, определяет начало файла (стартовую позицию) и далее принимает данные во внутренний регистр. Если предусмотрен контроль, выполняет его, сравнивая биты четности. После того как порт принял последовательный код и сформировал из него байт - этот байт можно прочитать по шине данных процессором. Как прием так и передача выполняется с фиксированной скоростью. Для чего К580ВИ51 необходим тактовый сигнал с одной из частот стандартных для com-порта, эта частота отличается от частот тактового генератора. Отсюда нужен делитель по частоте - схема программируемого таймера К580ВИ53. На вход схемы подается тактовый сигнал от процессора, с выхода читается уже поделенный сигнал. Чтобы поделить схему таймера при инициализации следует записать по шине данных код деления - целое число, на которое надо поделить частоту генератора, чтобы получить нужный период com-порта.

Преобразователь уровня Max232 обеспечивает прохождение сигналов интерфейса RS-232 на ЭВМ, и от него. Данный блок состоит из микросхемы, включающей в себя приемник и передатчик. Назначение - преобразование уровней сигналов из TTL в СОМ и обратно. Используется упрощенный протокол обмена RS-232. Для передачи используется линия TxD, для приема - RxD. Формат передачи: 1 старт-бит, 8 информационных бит, 1 бит паритета, 1 стоп-бит. Скорость обмена выбирается из стандартного ряда 50…115200 бод. [10]

Блок клавиатуры

Клавиатура выполнена в виде матрицы (4 на 3) не фиксируемых переключатлей типа МП1-1

Подключается с помощью микроконтроллера К580ВВ55 через порты РA0-РA3, PB0-PB2. В качестве клавиатуры используется некодирующая (матричная) клавиатура SB2-SB11. Данные клавиши напрямую подключаются к портам микросхемы КР580ВВ55А. Так линии порта PA используются для сканирования, а линии порта PB - для опроса матрицы клавиш. Каждая клавиша в такой матрице имеет свой номер, соответствующий ее местоположению. Диоды обеспечивают защиту от замыкания между собой сканирующих линий в случае одновременного нажатия более чем одной клавиши.

Микросхема КР580ВВ55А представляет собой программируемое устройство ввода/вывода параллельной информации, применяется в качестве элемента ввода/вывода общего назначения, сопрягающего различные виды периферийных устройств с магистралью данных систем обработки информации. Обмен информацией между магистралями данных систем и микросхемой КР580ВВ55А осуществляется через 8-разрядный двунаправленный трёхстабильный канал данных (D). Для связи с периферийными устройствами используются 24 линии ввода/вывода, сгруппированные в три 8-разрядных канала ВА, ВВ, ВС: направление передачи информации и режимы работы которых определяются программным способом. Выбор соответствующего канала и направление передачи информации через канал определяется сигналами А0, A1 (соединяемые обычно с младшими разрядами канала адреса системы) и сигналами RD, WR, CS.

Блок отображения информации

Блок отображения информации осуществляет вывод данных на ЖК-матрицу. В качестве ЖК-матрицы используется точечный символьный ЖК-индикатор WH1604A фирмы Winstar, который позволяет отображать графическое поле с количеством точек 32х80. Модуль содержит ОЗУ для хранения данных, выводимых на ЖКИ, размером 80х64 бит. Все ОЗУ разбито на 8 страниц, размером 80х8 бит каждая. Каждая страница имеет организацию 80х8 бит. Каждой светящейся точке на ЖКИ соответствует логическая «1» в ячейке ОЗУ модуля. На ЖКИ отображается только 61 байт из каждой страницы. Одновременно отображаются 4 страницы: верхние 8 точек соответствуют нулевой странице, следующие 8 точек - первой странице, и т.д. (если при начальной установке была выбрана нулевая строка отображения).

Модуль имеет два режима отображения информации из внутреннего ОЗУ: прямой и обратный. Он различается местоположением на ЖКИ первого отображаемого байта и направлением увеличения адреса во внутреннем ОЗУ при смещении отображаемой позиции на ЖКИ. В прямом режиме отображения адрес во внутреннем ОЗУ увеличивается при смещении отображаемой позиции на ЖКИ вправо. В обратном режиме он наоборот уменьшается.

Отображение производится следующим образом: при обращении к соответствующему порту, адресный дешифратор преобразует поступившую с регистра адреса информацию в сигнал управления PLM11, переводит в активное состояние регистры данных и тем самым разрешает включение разрядов отображаемого символа на индикаторах.

Блок ОЗУ

Работа процессора с внешней ОЗУ осуществляется программно, связанная с выставлением на шину адреса записываемой ячейки и управляющего сигнала.

Обмен информацией между процессором и ОЗУ идет по шине адреса/данных частями, по машинному слову в 16 бит. При формировании адреса, сигналы адреса фиксируются в регистре адреса и подаются на адресные входы микросхем ОЗУ. Чтение и запись данных в ОЗУ производиться по одним и тем же выводам. Запись сопровождается низким уровнем сигнала WR, а считывание - высоким.

ОЗУ имеет емкость 64 Кб и состоит из одного банка памяти. Один банк хранит и младший и старший байты слова.

Блок ПЗУ

В качестве ПЗУ используются два банка памяти по 8 Кб, микросхемы Am27C64.Один из них образует старший банк памяти (High), а другой - младший (Low). Так как вывод процессора Vcc подсоединен к источнику цифрового питания, то сконфигурирована система с фиксированной 16-разрядной шиной.

При чтении байта из памяти считывается целиком слово, которое содержит нужное слово, и уже процессор из двух полученных байт выбирает требуемый. Поэтому, оба банка ППЗУ стробируются по чтению одним сигналом RD.

Блок адресного дешифратора

Блок адресного дешифратора представляет собой программируемую логическую матрицу (ПЛМ). Когда процессор выставляет на шину адреса текущее его значение, адресный дешифратор позволяет работать лишь одному блоку - тому, в область адресов которого попадает текущий адрес. На вход ПЛМ с шины адреса подаются 16 разрядов адреса и эти адреса вместе с выборкой ячеек памяти формирует сигналы выборки PLM1 - PLM11 для блоков системы. Адреса выставляются процессором, в соответствии с картой распределения адресного пространства. Вход ОЕ ПЛМ предназначен для открытия выходов - высокий логический уровень.

Блок вывода аналоговой информации

В соответствии с данными ТЗ (точность представления выходной информации не хуже 0,2% и время формирования сигнала на выходе не более 0,05с) был выбран 10 - разрядный ЦАП AD5331. Микросхема ЦАП активируется сигналом с адресного дешифратора. Информация в ЦАП поступает по шине данных, с ее старших разрядов, запись во внутренний регистр ЦАП - по сигналу WR. С выхода ЦАП через операционный усилитель сигнал поступает на разъем, так ЦАП преобразует напряжение в диапазоне от 0 до +5В.

2.3 Описание принципиальной схемы устройства

Принципиальная электрическая схема устройства отображения информации построена на микропроцессоре Intel8086 DD5 [2]. Тактовая частота микропроцессора задаётся внутренним генератором G1 с кварцевой стабилизацией ZQ1 15 МГц, синхронизирующий сигнал , подаваемый на микропроцессор 5 МГц.

Шесть аналоговых сигнала поступают на разъем XS1, предварительно усиленные до необходимого уровня операционными усилителями DA1-DA6, сигналы поступают на мультиплексор DA7, который переключает один из входов на выход, с помощью управляющих сигналов AC, AB, AA, которые формируются на выходе регистра DD6. На вход регистра DD6 поступают три младших разряда адреса A0, A1, A2, регистр управляется сигналом PLM2 с адресного дешифратора DD12. Входные сигналы в регистр записываются тактовым сигналом микропроцессора. Подключение выходов адресного регистра к мультиплексору осуществляется сигналом с адресного дешифратора. Сигналы с мультиплексора последовательно обрабатываются АЦП DA8 и преобразуется в 14-ти разрядный дискретный код.

Сигнал начала преобразования поступает на вход АЦП CONVIST с адресного дешифратора, PLM4 . После этого АЦП начинает преобразование входного сигнала в дискретную форму. Чтение результата преобразования происходит также с помощью адресного дешифратора: сигнал PLM3 переключает выходы АЦП из высокоимпедансного состояния в режим выдачи информации на ШД. Ожидание времени преобразования осуществляется программно.

Релейные сигналы через разъем XS2 поступают на триггеры Шмидта DD2, которые формируют крутой фронт входного сигнала. Сигналы с разъема с выходной частотой тактового сигнала процессора пишутся в регистр DD3, причем выходы регистра, подключенные на шину данных, закрыты (находятся в третьем состоянии), сигнал OE - высокий уровень. Если среди них появляется единица, код пишется в регистр и одновременно через схему 3И DD2.1, DD2.2, 2И-НЕ DD4.1 формируется сигнал запроса на прерывание. Сигнал запроса немаскируемый. Поэтому при получении сигнала запроса прерывания обращение к подпрограмме обработки прерывания начнется сразу же после завершения процессором текущей команды и сохранения контекста. Микропроцессор, получив сигнал, сам выбирает адрес подпрограмм (вектор) согласно входу, на который пришел запрос. При появлении прерывания, процессор обращается к блоку ввода релейных сигналов, выставляя сигнал PLM1, который подается на вход OE регистра, открывает выходы и процессор читает состояние выходов регистра. Микропроцессор выставляет сигнал записи WR. Данные записываются в ОЗУ.

Накапливаемая процессором информация хранится в шестнадцатиразрядном ОЗУ DD19, организованном в один банк объемом 64 Кбайт. Обмен с ОЗУ производится за два машинных цикла. Во время первого цикла на выводы AD0-AD16 процессора DD5 выставляется адрес, который фиксируется в регистрах адреса выполненных на микросхемах DD7, DD8. Фиксация адреса происходит при выставлении процессором сигнала на выходе ALE, который подается на входы C микросхемы регистров адреса. После снятия сигнала на выходах регистров остается адрес в ОЗУ, который подается на адресные входы микросхем памяти DD19. Режим чтение/запись устанавливается сигналом WR и RD микропроцессора: при низком уровне WR ОЗУ переводится в режим записи, при низком уровне RD - в режим чтения. Во время второго цикла процессор выставляет сигнал WR, поступающий на входы W/R микросхем ОЗУ и производит запись информации в ОЗУ. Если сигнал WR не выставляется процессором, ОЗУ находится в режиме “чтение” и процессор может считывать данные, поступающие на выводы AD0-AD14.

К микропроцессору подключены микросхемы ПЗУ DD15, DD18, два банка памяти по 8 Кб. Принцип работы ПЗУ: содержимое регистра адреса через адресный регистр поступает на шину адреса. Адресный дешифратор DD12 по этому адресу, открывает ПЗУ и содержимое ячейки ПЗУ подключается к шине данных. Процессор одновременно с адресом формирует сигнал чтение и содержимое ячейки оказывается на входе процессора. При чтении байта из памяти считывается целиком слово, которое содержит нужное слово, и уже процессор из двух полученных байт выбирает требуемый. Поэтому, оба банка ППЗУ стробируются по чтению одним сигналом RD.

Клавиатура выполнена в виде матрицы (4 на 3) не фиксируемых переключатлей SB2-SB11, которые подключается с помощью микроcхемы DD20 через порты РA0-РA3, PB0-PB2. Данные клавиши напрямую подключаются к портам. Так линии порта PA используются для сканирования, а линии порта PB - для опроса матрицы клавиш. Каждая клавиша в такой матрице имеет свой номер, соответствующий ее местоположению. Диоды обеспечивают защиту от замыкания между собой сканирующих линий в случае одновременного нажатия более чем одной клавиши.

При подключении последовательного порта RS-232 используются 2 схемы DD11 и DD14. Суть этих двух схем в том, что нужно сформировать из параллельного байта - младшего, последовательный файл в формате com-порта. Эту задачу выполняет DD14. Схема принимает байт данных, добавляет стартовые, стоповые сигналы, контрольный разряд и выталкивает последовательно по TxD. В обратном направлении порт читает по RxD принимаемую последовательность данных, определяет начало файла (стартовую позицию) и далее принимает данные во внутренний регистр. Если предусмотрен контроль, выполняет его, сравнивая биты четности. После того как порт принял последовательный код и сформировал из него байт - этот байт можно прочитать по шине данных процессором. Как прием так и передача выполняется с фиксированной скоростью. Для чего необходим тактовый сигнал с одной из частот стандартных для com-порта, эта частота отличается от частот тактового генератора. Отсюда нужен делитель по частоте - схема программируемого таймера DD11. На вход схемы подается тактовый сигнал от процессора DD5, с выхода читается уже поделенный сигнал. Чтобы поделить схему таймера при инициализации следует записать по шине данных код деления - целое число, на которое надо поделить частоту генератора, чтобы получить нужный период com-порта. Преобразователь уровня DD16 обеспечивает прохождение сигналов интерфейса RS-232 на ЭВМ, и от него, состоит из микросхемы, включающей в себя приемник и передатчик. Назначение - преобразование уровней сигналов из TTL в СОМ и обратно. Используется упрощенный протокол обмена RS-232. Для передачи используется линия TxD, для приема - RxD. Формат передачи: 1 старт-бит, 8 информационных бит, 1 бит паритета, 1 стоп-бит. Скорость обмена выбирается из стандартного ряда 50…115200 бод.

С шины данных на входы ЦАП DA9 поступает 10 старших шины разрядов.

Микросхема ЦАП активируется сигналом с адресного дешифратора DD12. Информация в ЦАП поступает по шине данных, с ее старших разрядов, запись во внутренний регистр ЦАП - по сигналу WR. С выхода ЦАП через операционный усилитель DA10 сигнал поступает на разъем XS3, так ЦАП преобразует напряжение в диапазоне от 0 до +5В.

Вывод информации на табло осуществляется с помощью микросхемы HG1, которая представляет собой ЖК-матрицу со встроенным контроллером. Микросхема подключается к шине адреса/ данных и выбирается с помощью сигнала PLM11. Запись на микросхему производится сигналом WR.

2.4 Проверочные расчеты

2.4.1 Расчет на потребляемую мощность

Расчет на потребляемую мощность для режима процессора выборка команды.

Расчет потребляемой мощности производится по формуле:

где: P_n - мощность, потребляемая микросхемой, мВт;

n - количество микросхем.

Потребляемые мощности микросхем показаны в таблице 2.

Потребляемые мощности микросхем

Таблица 2

Тип микросхемы	Потребляемая мощность, мВт	Количество
I8086	1800	1
К580ИР82	800	3
К580ВА86	800	2
Am27C64	125	2
КР556РТ1	900	2

Для микропроцессора I8086:

Для регистров К580ИР82 и К580ВА86:

Для ПЗУ Am27C64:

Для ПЛМ КР556РТ1:

Полученное значение потребляемой мощности является приемлемым.

2.4.2 Расчет на нагрузочную способность

По принципиальной схеме находится цепь, которая разделяется на множество приемников. Это шина управления микропроцессора. К шине подключается 14 микросхем, из них 9 микросхем имеют третье состояние. Микросхемы с третьим состоянием исключаются, кроме одного.

Параметры микросхем

Таблица 2

Тип микросхема	Входной ток Iвх, мА	Количество микросхем
Am27C64	0,002	1
590КН1	0,0001	1
KP580BB51	0,25	1
KP580BB53	0,25	1
KP580BB55	0,25	1

Ток выхода микропроцессора составляет .

Нагрузочная способность в пределах допустимой.

2.4.3 Расчет на задержку формирования сигнала

Анализ задержки формирования сигнала проводится на критическом пути, определяемом по схеме электрической принципиальной.

Период тактового сигнала составляет 11,11 мкс.

Время задержки распространения микросхем

Таблица 3

Тип микросхемы	Задержка распространения t3, нс	Количество
I8086	110	1
КР580ВВ55	350	1

Определяем суммарную задержку распространения сигнала:

Задержки не превышают допустимых значений.

3. Программная часть

В качестве программной части была выбрана процедура вывода приема данных RxD по последовательному интерфейсу

Порядок выполнения процедуры:

1. Сохранение регистров состояния

2. Инициализация порта

3. Чтение данных с порта

4. Запись данных в память

5. Восстановление регистров состояния

6. Завершение процедуры

3.1 Описание программы

Текст программы:

RX-DATA PROC NEAR

PUSH AX BX CX DX - сохранение регистров в стек

PUSHF - сохранение регистра флагов

MOV DX, 40EFH - адрес порта

IN DL, DX - чтение с порта

MOV BX, 8001 - адрес в памяти данных

MOV AL, DATA - переменная в памяти

POPF - восстановление регистра флагов

POP AX BX CX DX - восстановление регистров

RET RX-DATA ENDP

Заключение

В данном курсовом проекте была разработана система отображения информации на базе микропроцессора Intel8086.

В ходе работы были составлены схемы - структурная, электрическая принципиальная. В проекте описывается функционирование устройства и приводится подробное описание принципа работы. Проект содержит программную часть, в которой составляется алгоритм программы и записывается её текст.

Разработанная схема электрическая принципиальная системы отображения информации отвечает всем требованиям технического задания. Проведенные проверочные расчеты показали состоятельность схемотехнических решений, применяемых при проектировании.

Список литературы

1. Бирюков, С. А. Применение цифровых микросхем серий ТТЛ и КМОП. 2-е изд. - М.: ДМК, 200. - 240 с.: ил.

2. Брэй, Б. Микропроцессоры Intel: 8086/8088, 80186/80188, 80286, 80386, 80486, Pentium, Pentium Pro Processor, Pentium II, Pentium III, Pentium 4. Архитектура, программирование и интерфейсы. 6-е изд., пер. с англ. - СПб.: БХВ-Петербург, 2005. - 1328 с.

3. Казаринов, Ю. М. Микропроцессорный комплекс К1810: структура, программирование, применение: Справочник. / Ю. М. Казаринов, В. Н. Номоконов, Г. С. Полклетнов, Ф. В. Филиппов; Под ред. Ю. М. Казаринова. - М.: Высш. Шк., 1990. - 269 с.: ил.

4. Микропроцессоры в конструкциях и технологии производства ЭВА: Учебное пособие/Кошкин В.В., Лаврентьев Б.Ф., Новосёлов В.В. - Йошкар-Ола: МарГТУ, 1988.

5. Цифровые и аналоговые ИМС: Справочник / С.В. Якубовский, Л.И. Ниссельсон, В.И. Кулешова и др; Под ред. С.В. Якубовского. - М.: Радио и связь, 1990. - 496 с.

6. Цифровые интегральные микросхемы: Справочник / П.П. Мальцев, Н.С. Долидзе, М.И. Критенко и др. - М.: Радио и связь, 1994.

7. Щелкунов Н. Н. Микропроцессорные средства и системы. / Н. Н. Щелкунов, А. П. Дианов. - М.: Радио и связь, 1989. - 288 с: ил.

8. Datasheet AD5331 Analog Devices www.analog.com

9. Datasheet AD7899 Analog Devices www.analog.com

10. Datasheet MAX232A Maxim www.kazus.ru

Размещено на Allbest.ru