Современные сигнальные процессоры фирмы Texas Instruments серии TMS320 платформы C5000. Их сравнение по возможностям и быстродействию с сигнальными процессорами фирмы Analog Devices серии TigerSharc

Размещено на http://www.allbest.ru/

Курсовая работа на тему:

Современные сигнальные процессоры фирмы Texas Instruments серии TMS320 платформы C5000. Их сравнение по возможностям и быстродействию с сигнальными процессорами фирмы Analog Devices серии TigerSharc

Глава 1. Современные сигнальные процессоры фирмы Texas Instruments серии TMS320 платформы C5000

Сигнальные процессоры представляют собой современную базу и имеют различные области применения в первую очередь в телекоммуникациях, в том числе в системах подвижной связи, системах радиодоступа, радиовещания, телевидения; в аудио и видеотехнике, в модемах по проводным и физическим линиям, в радиолокации и радионавигации, в медицине, научных исследованиях и в промышленности.

Будем описывать процессоры разных поколений фирмы Texas Instruments. Особое внимание уделено платформам С200, С5000 и С6000, применяющимся в системах телекоммуникаций. Большое внимание уделено процессорам С54 и С55, предназначенных для подвижной связи и систем радиодоступа. Будут представлены высокопроизводительные процессоры платформы С6000 с параллельными вычислениями и «длинной» командой. Особое место занимает мультимедиа-видео ДСП С80, предназначенный для обработки изображений и трехмерной графики.

Ранее микропроцессоры в основном реализовывались по, так называемой, фон-Неймановской архитектуре вычислительных машин. Эта архитектура была предложена фон-Нейманом и имеет следующие основные признаки: ЭВМ состоит из блока управления, арифметико-логического устройства (АЛУ), памяти и устройств ввода/вывода. Особенность архитектуры заключается в том, что программы и данные хранятся в одной и той же памяти. Вид архитектуры показан на рис. 1.

Рис.1

В 1980 г. группа программистов Гарвардского университета (США) разделила общую память на две памяти: программ и память данных. Такая архитектура называется гарвардской. Это позволило увеличить скорость обработки почти на порядок. Следующим шагом была разработка и размещение на кристалле «быстрого» умножителя, выполняющего умножение двух операндов за один тактовый интервал. В микропроцессорах 70 годов для умножения операндов 16 на 16 разрядов требовалось 16 тактов. На рис.2 представлена гарвардская архитектура.

Рис.2

В 1982 г. фирма Texas Instruments выпустила первый цифровой сигнальный процессор (ЦСП) с гарвардской архитектурой. В настоящее время процессоры содержат ряд шин связи памятей с вычислителями и периферией. Такая архитектура называется модифицированной гарвардской. Современные ЦСП содержат две или несколько памятей (данных и программ), собственно вычислитель (ядро-Соге) и периферию для связи с внешними устройствами. На рис. 3 представлена обобщенная схема процессора.



Рис.3

Ядро ЦСП, производящее вычисления, включает в себя умножитель-аккумулятор, реализующий операцию MAC, арифметическо-логическое устройство (АЛУ), кольцевой сдвигатель, устройство, контролирующее выполнение программы; формирователей адресов ячеек. Две памяти данных (DATA MEMORY - DM) и команд (PROGRAMM MEMORY - РМ); содержат данные и команды.

Периферия, в состав которой порт ввода-вывода данных, последовательные порты для обмена данными с внешними устройствами. Кроме того, процессор включает генератор тактовых импульсов и таймер, необходимый для формирования прерываний для разделения операций. Все устройства соединены между собой шинами, число которых достигает 10.

Таймер формирует сигналы прерывания (внешние и внутренние).

ПДП (DMA - Direct Memory Access) - порт прямого доступа к памяти или обмена между внешней памятью данных и памятью программ не мешая работе ядра.

Два последовательных порта для ввода данных с АЦП и ЦАП и связи между процессорами.

Параллельный порт - к стандартному интерфейсу (RS-232).

ГТИ - генератор тактовых импульсов (определяет время инструкций).

Цифровые сигнальные процессоры в основном относятся к вычислительным устройствам с ограниченным числом команд RISC.

В ЦСП используется конвейерный режим обработки. При этом одновременно выполняется несколько разных команд со сдвигом на длительность инструкции. При трехступенчатом конвейере сначала следует вызов команды, затем ее дешифрирование и потом выполнение. Принцип работы трехступенчатого конвейера изображен на рис. 4.

Рис.4

Типовые операции, выполняемые ЦСП и микроконтроллерами:

- цифровая фильтрация;

- вычисление свертки;

- корреляция;

- вычисление БПФ;

- формирование сигналов;

- демодуляция;

- кодирование / декодирование;

- обработка изображений;

- управление потоками данных:

- коммутация сообщений;

- реализация ФАПЧ, АПЧ, АРУ, регулировка мощности передатчика.

Области применения процессоров: обработка радиолокационных сигналов, радионавигация, радиоуправление, радиоразведка, обработка речи, синтез речи, модемы, цифровая телефония, передача данных, сотовая связь, цифровое радиовещание и телевидение, мультимедийные системы.

Первый в мире ЦСП TMS320C10 разработан фирмой в 1982 г. . Затем появился С20, имевший вдвое большую производительность. За прошедшее время фирмой разработано несколько поколений процессоров, как с фиксированной, так и с плавающей точкой [6, 11, 12, 13]. На рис 5. представлены процессоры фирмы Texas Instruments.

Рис.5

Последовательность вверху представляет процессоры с фиксированной точкой. Среди них следует выделить платформы С2000, С5000 (16р) и С6000 (32р), выпускаемые на современных технологиях. Процессоры платформы С6000 содержат параллельные вычислители и, соответственно, длинную команду, обеспечивающие огромную производительность. Внизу представлены 32 разрядные процессоры с плавающей точкой СЗО, его модификация СЗЗ и С40, а также процессор С6700, имеющий туже архитектуру, что и процессоры С6000, но с плавающей точкой. Особое место занимает процессор С80 (1997 г.): на одном кристалле имеется четыре ЦСП с фиксированной точкой и управляющий мастер-процессор с плавающей точкой, предназначенный для обработки изображений и мультимедиа.

Области применения процессоров весьма разнообразны: платформа С2000 предназначена для управления, электронной почты, обработки речевых сигналов и локальных радиосетей. Платформа С5000 служит для формирования и обработки сигналов телекоммуникационных систем подвижной, стационарной и др. К платформе С5000 относятся процессоры С54* и С55*. С 55 имеет большую производительность за счет двух вычислителей, работающих параллельно.

Фирмой Texas Instruments разработано несколько вариантов процессора ОМАР (Open Multimedia Application Platform) - составная (открытая) платформа для мультимедийных применений. На одном кристалле находится процессор С54 или С55 и сопроцессор ARM (Advance RISC Machines), с RISC архитектурой, предназначенный для обработки видео изображений (MPEG 4, JPEG, WIN-DOWS, Media Video) или для обработки аудио сигналов (MPEG 1, AAC, WMA, GSM речевой кодек) или для обработки речи (текст-речь, восстановление речи) и др. В 32 разрядных процессорах платформы С6000 используется архитектура параллельных вычислений, а именно в ядре содержится 8 вычислителей, работающих одновременно. Это потребовало формирования длинного командного слова (Very long instruction) - 8 команд в одном слове. За счет этого получена наибольшая производительность ЦСП. Высокопроизводительные процессоры С6000 позволяют реализовать достаточно сложные алгоритмы ЦОС, например, используются на базовых станциях сотовой связи, для обработки видео изображений, в системах радиолокации и радионавигации. Выпускаются процессоры С6000 как с фиксированной точкой - С6400, так и с плавающей -С6700 по той же архитектуре, но с арифметикой с плавающей точкой. К процессорам с плавающей точкой также относятся 32 разрядные процессоры СЗЗ и С40. СЗЗ изготовлен по современной технологии и предназначен для широкой области применений:

фильтрации, спектрального анализа, систем радиодоступа, обработки речи и др. Транспьютероподобный процессор С40 предназначен для работы в распределенных вычислительных устройствах. Для этого в процессоре имеется 6 коммуникационных портов для связи с другими процессорами.

Процессоры платформы С5000

Процессоры платформы С5000 предназначены в основном для применения в системах телекоммуникаций:

Цифровая сотовая связь (стандарты GSM, IS-54, CDMA IS-95).

Рис 6.

Радиотелефоны.

Системы радиодоступа (DECT, СТ2 и др.). Беспроводные локальные сети. Пейджинговая связь.

Модемы радио и проводные (стандарты V32, ISDN). С учетом применения в связи в процессоре имеются два аккумулятора для одновременной обработки двух квадратурных составляющих с выхода приемника, как показано на рис. 7 для момента времени t1.

Рис. 7

Сигнал с выхода УПЧ приемника поступает на квадратурный преобразователь, который выделяет низкочастотные косинусную и синусные составляющие (после фазового детектирования, фильтрации в ФНЧ). Далее после аналого-цифрового преобразования квадратуры вводятся через последовательные порты для обработки в процессор. Также аппаратно выполняется операция сравнения двух операндов и запоминания большего для ускорения выполнения декодирования по алгоритму Витерби.

Фирма Texas Instruments поддерживает три основных платформы сигнальных процессоров, каждая из которых имеет свое назначение.

Для реализации обработки сигналов по стандарту GSM С54 необходимы 12,5 MIPS, по стандарту IS-54 соответственно 12,8 MIPS, речевой кодек занимает 2,3 MIPS. Кроме этих устройств на С54 реализуются эхо-подавитель, многоканальные устройства подвижной связи и вокодеры.

На рис. 8 представлена структурная схема процессора С54.

Рис.8

В состав ядра входят 40 разрядное АЛУ, два аккумулятора по 40 разрядов, сдвнгатель (16, 31), умножитель-сумматор, выполняющий операцию MAC за одну инструкцию. Производится умножение 17x17 без знаковых операндов и 16x16 знаковых, а также округление и насыщение результатов. Имеется 4 основные шины (3 шины данных и 1 шина команд). Устройство управления программой включает 8 вспомогательных регистров и 2 генератора адресов, счетчик команд и стек счетчика. В одном такте производятся 4 операции с памятью с использованием 4 адресных шин: РАВ, CAB, DAB, ЕАВ и 4: для передачи команд РВ, чтения данных СВ, DB и записи данных ЕВ. Кроме того, имеется двунаправленная шина для связи с периферией.

Периферия процессора содержит:

Программируемый 16 разрядный таймер с 4 разрядным делителем тактовой частоты.

Буферизированный последовательный порт со скоростью обмена 50 Мбит/с, при этом прерывание вызывается при заполнении буфера и выключается при исчерпании буфера данных.

Два последовательных порта: стандартный и многоканальный буферизированный последовательный порт - скоростной порт. Имеет возможность записи данных через контроллер ПДП.

TDM порт, осуществляющий обмен данными в режиме временного разделения.

HOST порт-интерфейс для связи с управляющим контроллером.

Параллельные порты ввода/вывода. Доступ происходит по командам ввода/вывода.

PLL CLOCK GEN - генератор тактовых импульсов с коэффициентом умножения частоты от 0,25 до 16.

Программируемый генератор задержек для увеличения длительности цикла обмена по шине до 7 циклов при обмене с медленными внешними устройствами.

Процессор С55*, представленный на рис. 7.5, имеет переменную длину команды от 8 до 48 разрядов. В ядро (вычислитель-CPU) входят устройства команд IU, устройство контроля программы (PU), вычислители адресов AU, устройство обработки данных (DU), содержащее два АЛУ и два умножителя, работающие параллельно, что обеспечивает высокую производительность. Однако сдвигатель один.

В С55* также имеются статическая и динамические памяти RAM, память ROM и КЭШ-память команд, обеспечивающая максимальную скорость записи команд из внешней памяти, третий последовательный порт, дополнительное АЛУ для выполнения операций управления кодами. К периферии относятся также глобальный порт вход/выход GP I/O, контроллер DMA, связанный с интерфейсами управляющего ХОСТ порта и внешней памяти. Система шин С55* включает: три шины чтения данных, две шины записи данных по 16 разрядов, шину выборки команд - 32 разряда, шесть 24-разрядных шин адресов, шина периферии.

Развитием платформы С5000 являются процессоры ОМАР - Open Multimedia Application Platform (составная платформа для мультимедийных применений). Основой платформы являются процессор С55 (С54), процессор ARM (Advance RISC Machine). Процессор предназначен для использования в системах радиодоступа стандартов 802.11, Bluetooth, обработки речи (текст-речь, восстановление речи и др.), обработка и контроль видео и изображений, обработка данных. Укрупненная схема процессора ОМАР 5910 показана на рис. 9.



Рис. 9

Кроме процессоров на кристалле расположены контроллер трафика, память SRAM, 16 канальный порт DMA, шифратор, универсальный порт UART, таймеры, один из которых «сторожевой». Более подробные сведения о платформе находятся на сайте фирмы TI [А5, А6].

АЛУ и умножитель процессора С54

Назначение алгебраического логического устройства (АЛУ) заключается в выполнении арифметических и логических операций.

Рис.10

Схема АЛУ представлена на рис.10. Кроме блока АЛУ в его состав входят два аккумулятора А и В с шинами А и В. Данные поступают по шинам СВ и DB. Аккумуляторы загружаются через мультиплексор с выхода АЛУ или умножителя М или через обратные связи. Загрузка аккумуляторов идет одновременно.

Т - выход регистра Т, S - выход сдвигателя. SXM -- сигнал управления знаком. Если сигнал управления равен 0, то знак не меняется, если же 1, то меняется.

Аккумуляторы 40-разрядные содержат по 3 регистра каждый (см. табл. 1).

Табл.1

Диапазон чисел, с которыми работает процессор: от +32761 до -32762 (дробные) или 0 - 65000 (целые).

Умножитель процессора С54

Назначение - выполнение операций MAC и умножения. Схема показана на рис. 11.

Рис.11

Умножение выполняется за 1 инструкцию.

Если FRST=1, то умножение дробных чисел.

Если FRST=0, режим умножения целых беззнаковых чисел.

Если OVM=l, то имеется переполнение и результат заменяется либо на максимальное положительное или на максимальное отрицательное.

ОVM=0, то операция не выполняется, и процесс вычислений останавливается.

РВ - внутренняя шина команд;

Т - входной регистр;

А, В - выходы аккумуляторов;

Команда умножения-округления MACR - результат 16 бит берется из регистров АН или ВН аккумуляторов А или В, младшие разряды аккумуляторов отбрасываются.

Сдвигатель и устройство сравнения и хранения процессора С54

Сдвигатель реализует логические и арифметические сдвиги в диапазоне -16 до 31 бит. Загрузка сдвигателя происходит из шин данных или аккумуляторов А и В. При логических сдвигах освобождаемые разряды заполняются нулями, а при арифметических единицами. Кроме этих сдвигов имеется одноразрядный циклический сдвиг через специальный бит С состояния процессора. Сдвиг производится в одном из аккумуляторов. Схема сдвигателя процессора показана на рис.12.

Рис.12

На рисунке показаны: А, В - выходы аккумуляторов, CSSU - выходы схемы выборки - хранения, ТС, SXM - биты слова состояния процессора. CSSU-указатель выбора старших или младших разрядов 32 разрядного результата с выхода устройства запоминания. 16 разрядный операнд после сдвига по шине результата направляется в память данных. Величина сдвига определяется одной из трех команд: Т-младшими разрядами Т регистра, ASM пятиразрядным словом в регистре состояния процессора или Const-пятиразрядной константой, находящейся в команде.

Т - значит, что берутся младшие разряды;

ASM - 5-разрядный регистр состояния;

const - пятиразрядная постоянная содержится в команде.

Большее из чисел через схему выбора ст/мл половина поступает на шину результата и в память. Содержимое регистра TRN сдвигается на 1 разряд влево и в младший освободившийся разряд записывается 0 или 1 в зависимости от выбора ст/мл половины. Этот же бит записывается в ТС.

Адресация процессора С54

В процессоре С54 применяются следующие виды адресации:

1. Непосредственная.

2. Абсолютная.

3. Аккумуляторная.

4. Прямая.

5. Косвенная с помощью адресных регистров.

6. Адресация регистров, включенных в адресное пространство.

7. Стековая.

1. Непосредственная.

Операнд непосредственно находится в команде.

Пример. Загрузить число 80 в аккумулятор А

LD#80h,A

ADD#1, А - добавить 1 (единицу) аккумулятору 2

2. Абсолютная.

В команде находится адрес операнда.

SUB*(0123 h), А -из аккумулятора А вычитается число, находящееся по адресу 0123h.

3. Аккумуляторная.

Адрес находится в аккумуляторе, а операнд в памяти программ. Используется только в двух командах READ А и WRIT А. Например, WRIT А * (7651 h) содержимое из ячейки памяти данных операнда записывается в память программ по адресу, находящемуся в младших 16 разрядах аккумулятора А.

4. Прямая.

При этой адресации в команде находится 7 битный адрес операнда. Полный адрес (16) формируется с использованием 9 разрядного регистра DP (указатель активной страницы памяти), включенного в адресное пространство.

LD # 10h постоянная 10 загружается в память по адресу, указанному в DP.

5. Косвенная.

При косвенной адресации используется блок дополнительных регистров, состоящий из 8 регистров ARO-AR7, дополнительного АЛУ и регистра циклического буфера. Все регистры включены в адресное пространство и находятся на нулевой странице памяти. Полный 16 разрядный адрес находится в одном из дополнительных регистров.

Адрес (номер) регистра, адресующего операнд, указывается непосредственно в команде.

Пример. STH А, * AR6 - содержимое старшей половины аккумулятора А записать в ячейку, адрес которой находится в дополнительном регистре AR6. Признак косвенной адресации в символе * в записи команды.

В дополнительном АЛУ выполняются действия над содержимым данного дополнительного регистра: декремент, инкремент, циклическая адресация, перестановка бит.

6. Адресация регистров, включенных в адресное пространство.

Все регистры находятся на нулевой странице памяти. Обращение к ним происходит вне зависимости от содержимого регистра DP.

Пример. LPM# 40h, SP - записать 40h в указатель стека SP.

7. Стековая.

Стековая адресация позволяет сохранить содержимое регистров при переходе к подпрограмме отработки прерываний и восстановления состояния регистров при возврате из прерываний. Имеется 4 команды стековой адресации:

PUSH - в стек;

POP - из стека;

PSHM, PSHD - запись регистра, включенного в адресное пространство, с предварительным уменьшением SP на 1;

РОРМ, POPD - считывание из стека с последующим инкрементом.

В устройство контроля программы входят:

1. Программный счетчик (PC).

2. Регистры повторения команд (RC).

3. Регистры повторения блока команд (BRC).

4. Регистры начального адреса, повторяемого блока команд (RSA).

5. Регистры конечного адреса повторяемого блока команд (REA).

6. Регистры расширения программного счетчика (ХРС).

Программный счетчик хранит адрес текущей исполняемой команды. После выполнения очередной команды содержимое счетчика PC увеличивается на 1. Имеется ряд команд, изменяющих последовательность выполнения команд. К ним относятся, в частности, команды вызова подпрограмм, возврата из подпрограммы, команды переходов, а также повтора команды RPT.

Глава 2. Сигнальные процессоры фирмы Analog Devices серии TigerSharc

процессор сигнал цифровой регистр

Компания Analog Devices, Inc. (США) является мировым лидером в области разработки, производстава и реализации высокопроизводительных микросхем обработки аналоговых, цифровых и смешанных сигналов. Эта компания является одним из ведущих производителей цифровых сигнальных процессоров (DSP), кроме этого предлагает разработчикам новые решения в этой области, выпуская все более быстродействующие процессоры, обновляя и совершенствуя средства разработки для них. В настоящее время расширена линейка процессоров серии SHARC, выпущены новые DSP серии Blackfin и TigerSHARCH. Постоянно обновляется и совершенствуется программное обеспечение VisualDSP.

Рассмотрим такие ЦСП как ADSP-TS201S, ADSP-TS202S, ADSP-TS203S TigerSHARCH. 32-разрядные ЦСП с плавающей точкой семейства TigerSHARCH.

Характеристики:

- Статическая суперскалярная архитектура, позволяет выполнить 4 архитектуры за такт.

- Поддержка числовых форматов: 8, 16, 32 - битный с фиксированной точкой; 32, 40 - битный с плавающей точкой.

- 3,6 GFLOPS при 600 МГц тактовой частоте (1,67 нс командный цикл) - ADSP-TS201.

- 3,0 GFLOPS при 500 МГц тактовой частоте (2 нс командный цикл) - ADSP-S202/203.

- 24/12/4 Мбит расположенной на кристалле памяти SRAM (ADSP-TS201/202/203).

- 14 каналов ПДП, работающих без тактов ожидания.

- 4 внутренние 128-битные шины данных обеспечивают скорость передачи данных 38,4 Гбайт/с - ADSP-TS202/203.

- SIMD - один поток команд и много потоков данных, поддрерживается двумя вычислительными блоками, каждый из которых состоит из АЛУ, умножителя, устройства сдвига и регистрового файла 32*32 бит.

- 2 целочисленные АЛУ для адресации.

- Дополнительный набор команд для приложений в области телекоммуникаций.

- Встроенная поддержка для SDRAM.

- 32/64 - битный 1 Гбит/с общий интерфейс позволяет использовать в многопроцессорной системе до 8 процессоров без применения дополнительных мостов или вспомогательной логики.

- 2 таймера.

- 4 LVDS порта связи (link) по 1 Гбит/с.

- Отладочный JTAG интерфейс.

- Интегрированная среда разработки VisualDSP.

- Питание: 1 В ядро, 2,5 В периферия.

- Рабочий температурный диапозон - 40…+105 С

- Корпус 25*25 мм BGA576.

Процессоры TigerSHARCH предназначены для использования в прикладных программах, в которых требуется выполнять с высокой производительностью параллельно несколько вычислительных задач в реальном масштабе времени. Процессоры TigerSHARCH идеально подходят для использования в системах обработки изображений и в системах связи, включая сотовые 3G и широкополостные базовые станции, а так же в охранной, медицинской ипромышленной контрольно-измерительной аппаратуре.

Для обеспечения разработки прикладных задач на основе ADSP-TS201S предназначен отладочный комплект ADSP-TS201S-EZLITE, состоящий из аппаратной части и необходимого парограммнго обеспечения.

В отладочный комплект входит:

- Отладочная плата с USB интерфейсом, состоящая из 2 процессоров ADSP-TS201S, стереоаудио АЦП AD1871 96 kSPS 24бит, стереоаудио ЦАП AD1854 96 kSPS 24бит.

- Интегрированная среда разработки VisualDSP.

- Источник питания от сети переменного тока 100…240В.

Разновидности:

Литература

1. Сергиенко А.Б. Цифровая обработка сигналов. - СПБ: Питер, 2002. - 608 с.

2. Айфичер Э., Джервис Б. Цифровая обработка сигналов. Перевод с английского. - М-СпБ-К: Вильяме, 2004. - 992 с.

3. Глинченко А.С., Голенок А.И. Принципы организации и програмирования сигнальных процессоров ADSP 21** - Красноярск: КГТУ, 2000. - 86 с.

4. Солонина А., Улахович Д., Яковлев Л. Цифровые процессоры обработки сигналов - СПБ: БХВ, 2000. - 512 с.

Размещено на Allbest.ru