Исследование основных логических элементов и простейших комбинационных устройств
Описание лабораторного стенда, предназначенного для изучения устройств цифровой вычислительной техники. Схема блока ввода-вывода информации. Техническое описание установки. Экспериментальные таблицы, отображающие работу реализуемых логических функций.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | лабораторная работа |
| Язык | русский |
| Дата добавления | 11.03.2012 |
| Размер файла | 528,5 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Министерство образования и науки Российской Федерации
Саратовский государственный технический университет
Балаковский институт техники, технологии и управления
Отчет по лабораторной работе
Исследование основных логических элементов и простейших комбинационных устройств
Выполнили:
Студенты группы УИТ-32
Рыжаков Роман
Проверил:
Коптенко В.И.
Балаково 2009
Описание установки
Назначение
Стенд предназначен для проведения лабораторных занятий по курсам "Основы автоматики и вычислительной техники", "Основы промышленной электроники", "Основы информатики и ЭВТ" в высших учебных заведениях и техникумах, в которых данные дисциплины не являются профилирующими предметами.
Стенд (рис.1) позволяет проводить лабораторные работы по изучению и исследованию следующих элементов, узлов И устройств цифровой вычислительной техники:
1. Логических элементов НЕ, ИЛИ, ИЛИ-НЕ,И, И-НЕ. ИСКЛЮЧАЮЩЕЕ ИЛИ, НЕРАВНОЗНАЧНОСТЬ;
2. Комбинационных узлов, собранных на базовых логических элементах -трехзарядного устройства проверки на четность, устройства сравнения двух двухразрядных чисел, двоичного одноразрядного сумматора (два варианта);
3. Комбинационных узлов, выполненных в виде самостоятельных ИМС-дешифратора, демультиплексора, мультиплексора, преобразователя двоичного кода в код семисегментного индикатора, четырехразрядного двоичного сумматора, четырехразрядного арифметическо-логического устройств»;
4. Последовательностных элементов, собранных на базовых логических элементах -RЗ -триггере на элементах И-НЕ, R3 -триггера на элементах ИЛИ-НЕ;
5. Последовательностных элементов и узлов, выполненных в виде самостоятельных ИМС:
R3 - триггера, D - триггера, Т - триггера, двухразрядного параллельного регистра, двухразрядного последовательного регистра, четырехразрядного универсального регистра, кольцевого счетчика, суммирующего и вычитающего двоичных счетчиков, счетчика с коэффициентом счета некратным степени 2, реверсивного счетчика с пред установкой, оперативного запоминающего устройства с организацией 16х4 бит.
6. Модели микроЭВМ в составе: АЛУ, ОЗУ, регистров операндов, команды и адреса, регистра-аккумулятора, мультиплексора общей шины, дешифратора сигналов управления, устройств ввода и вывода информации.
Стенд состоит из общего блока ввода-вывода информации и шести сменных плат, на которых установлены все исследуемые элементы, узлы и устройства. Стенд комплектуется набором сменных технологических карт (28 штук) с функциональными схемами исследуемых устройств.
Техническое описание установки
Блок ввода-вывода информации
Принципиальная схема блока приведена на рис. I. Разъём Х2 предназначен для подключения внешнего стабилизированного источника постоянного тока с напряжением 5 ± 0,25 В и максимальным потребляемым током до 0,8 А (вариант 2 поставки). Разъём XI предназначен для подключения сменных плат с исследуемыми устройствами. В варианте 2 поставки разъём Х2 отсутствует, выходы "+5В" и "общий" блока питания подключаются к соответствующим контактам I и 16 разъёма XI.
На передней (наклонной) панели блока установлены тумблеры (SА1 -SА5) и кнопки (SВ1-SВЗ) ввода информации и задания режимов работы исследуемых устройств. Выводы всех тумблеров и кнопок, кроме SВ1, подключены непосредственно к контактам разъёма XI.
Переключатели SА1- SА4, SВ2 и SВЗ предназначены для подачи логических сигналов с уровнями "0"(соответствующий вывод замкнут на общий провод) или "I" (вывод - на +5В).
Тумблер SА5 подключается всеми своими выводами к разъёму и поэтому может использоваться в качестве переключателя "двух сигналов в одну линию" или, наоборот, "одного сигнала на два направления". Кнопка SВ1 подключена к схеме защиты от "дребезга" на триггере (микросхема D 1.1).
С помощью этой кнопки на выходе триггера (27 контакт.разъёма XI). ; формируется одиночный импульс с крутыми фронтами необходимый для нормальной работы исследуемых триггеров, регистров и счетчиков. При нажатии SВ1 на 27 контакте появляется логический 0, а при отпускании - логическая 1. Этот блок в дальнейшем на схемах обозначается как формирователь одиночного импульса .
Реализуемая функция: 2 И-НЕ
|
Х1 |
Х2 |
Y1 |
|
|
0 |
0 |
1 |
|
|
0 |
1 |
1 |
|
|
1 |
0 |
1 |
|
|
1 |
1 |
0 |
Реализуемая функция: 2И. Коньюнкция, Y1=X1*X2
|
Х1 |
Х2 |
Y1 |
|
|
0 |
0 |
0 |
|
|
0 |
1 |
0 |
|
|
1 |
0 |
0 |
|
|
1 |
1 |
1 |
цифровой вычислительный техника логический
Реализуемая функция: 2ИЛИ-НЕ. Стрелка Пирса, Y1=X1vX2=
|
Х1 |
Х2 |
Y1 |
|
|
0 |
0 |
1 |
|
|
0 |
1 |
0 |
|
|
1 |
0 |
0 |
|
|
1 |
1 |
0 |
Реализуемая функция: ИЛИ. Дизьюнкция, Y1=X1+X2
|
Х1 |
Х2 |
Y1 |
|
|
0 |
0 |
0 |
|
|
0 |
1 |
1 |
|
|
1 |
0 |
1 |
|
|
1 |
1 |
1 |
Реализуемая функция: исключительное ИЛИ
|
Х1 |
Х2 |
Y1 |
|
|
0 |
0 |
0 |
|
|
0 |
1 |
1 |
|
|
1 |
0 |
1 |
|
|
1 |
1 |
0 |
Реализуемая функция: равнозначность (эквиввалентность), Y1=X1~X2=X1*X2+?X1*?X2
|
Х1 |
Х2 |
Y1 |
|
|
0 |
0 |
1 |
|
|
0 |
1 |
0 |
|
|
1 |
0 |
0 |
|
|
1 |
1 |
1 |
Реализуемая функция: Проверка на чётность (если число 1 на входе четно, то выход 0, если число 1 не чётно, то выход 1)
|
№ п.п |
Х1 |
Х2 |
Х3 |
Y1 |
|
|
1. |
0 |
0 |
0 |
0 |
|
|
2. |
0 |
0 |
1 |
1 |
|
|
3. |
0 |
1 |
0 |
1 |
|
|
4. |
0 |
1 |
1 |
0 |
|
|
5. |
1 |
0 |
0 |
1 |
|
|
6. |
1 |
0 |
1 |
0 |
|
|
7. |
1 |
1 |
0 |
0 |
|
|
8. |
1 |
1 |
1 |
1 |
Реализуемая функция: Сравнение двух двухразрядных чисел
|
№ п.п |
Х1 |
Х2 |
Х3 |
Х4 |
Y1 |
|
|
1 |
0 |
0 |
0 |
0 |
1 |
|
|
2 |
0 |
0 |
0 |
1 |
0 |
|
|
3 |
0 |
0 |
1 |
0 |
0 |
|
|
4 |
0 |
0 |
1 |
1 |
1 |
|
|
5 |
0 |
1 |
0 |
0 |
0 |
|
|
6 |
0 |
1 |
0 |
1 |
0 |
|
|
7 |
0 |
1 |
1 |
0 |
0 |
|
|
8 |
0 |
1 |
1 |
1 |
0 |
|
|
9 |
1 |
0 |
0 |
0 |
0 |
|
|
10 |
1 |
0 |
0 |
1 |
0 |
|
|
11 |
1 |
0 |
1 |
0 |
0 |
|
|
12 |
1 |
0 |
1 |
1 |
0 |
|
|
13 |
1 |
1 |
0 |
0 |
1 |
|
|
14 |
1 |
1 |
0 |
1 |
0 |
|
|
15 |
1 |
1 |
1 |
0 |
0 |
|
|
16 |
1 |
1 |
1 |
1 |
1 |
Реализуемая функция: двоичный одноразрядный сумматор (Y1 и Y2, представляют число в двоичной системе счисления)
|
Х1 |
Х2 |
Y2 |
Y1 |
|
|
0 |
0 |
0 |
0 |
|
|
0 |
1 |
0 |
1 |
|
|
1 |
0 |
0 |
1 |
|
|
1 |
1 |
1 |
0 |
Вывод
В данной лабораторной работе исследовали базовую логику и определили реализуемые функции схемных решений. Также познакомились с принципом работы испытательного стенда для изучения устройств цифровой вычислительной техники.
Размещено на Allbest.ru
Подобные документы
Цифровые электронные устройства: история развития, классификация электронных, комбинационных и логических устройств. Классификация вентилей как энергопотребителей. Элементная база; энергетика и скорость производства и обработки цифровой информации.
курсовая работа [1,2 M], добавлен 26.09.2011Проектирование функциональных узлов, блоков и устройств вычислительной техники. Разработка устройств и систем. Частота смены элементов. Блок буферной памяти. Обеспечение работы устройства ввода визуальной информации. Последовательность сигналов частоты.
курсовая работа [1,7 M], добавлен 31.01.2011Реализация булевых функций на мультиплексорах. Применение постоянных запоминающих устройств (ПЗУ). Структурная схема программируемых логических матриц (ПЛМ). Функциональная схема устройства на микросхемах малой и средней степени интеграции, ПЗУ и ПЛМ.
курсовая работа [524,1 K], добавлен 20.12.2013Структура и направления деятельности компании ООО "Главный калибр". Изучение основных узлов и устройств вычислительной техники. Конструкторско-технологическое обеспечение производства приспособления. Выполнение работ по проектированию цифровых устройств.
отчет по практике [23,7 K], добавлен 17.04.2014Минимизация логических функций метом карт Карно и Квайна, их реализация на релейно-контактных и логических элементах. Синтез комбинационных схем с несколькими выходами; временная диаграмма, представляющая функцию; разработка схемы преобразователя кода.
контрольная работа [1,9 M], добавлен 08.01.2011Описание дешифратора и структурная схема устройства. Расчет потребляемой мощности и времени задержки. Описание мультиплексора и структурная схема коммутатора параллельных кодов. Устройство параллельного ввода слов в регистры. Ждущий мультивибратор.
курсовая работа [2,3 M], добавлен 27.04.2015Классификация устройств, оперирующих с двоичной (дискретной) информацией: комбинационные и последовательностные. Отсутствие памяти и цепей обратной связи с выхода на вход у комбинационных устройств. Сумматоры, шифраторы и дешифраторы (декодеры).
лабораторная работа [942,0 K], добавлен 06.07.2009Основные законы алгебры логики. Дизъюнктивные нормальные формы. Синтез комбинационных логических схем. Счетчики с параллельным и последовательным переносом. Общие сведения о регистрах. Синхронные и асинхронные триггеры. Минимизация логических функций.
методичка [2,7 M], добавлен 02.04.2011Выполнение синтеза логической схемы цифрового устройства, имеющего 4 входа и 2 выхода. Составление логических уравнений для каждого выхода по таблице истинности. Минимизация функций с помощью карт Карно, выбор оптимального варианта; принципиальная схема.
практическая работа [24,0 K], добавлен 27.01.2010Виды постоянных запоминающих устройств (ПЗУ), их характеристики, принцип работы и строение. Исследование принципа работы ПЗУ с помощью программы Eltctronics WorkBench. Описание микросхемы К155РЕ3. Структурная схема стенда для изучения принципа работы ПЗУ.
дипломная работа [8,5 M], добавлен 29.12.2014
