Електроніка та мікропроцесорна техніка

Це є підготовчим етапом роботи пристрою.

Далі схема керування вмикає тиристор VS1 і на навантаженні з'являється додатна напруга (полярність вказана без дужок).

По закінченні тривалості півперіоду схема керування вмикає тиристор VS3.

Відкритий тиристор VS3 і зустрічно-паралельно увімкнені тиристор VS1 та діод VD1 утворюють контур коливального перезаряду кондесатора Ск. Струм розряду Ск змінюється за синусоїдним законом, бо Lk з Ск являють собою послідовний резонансний коливальний контур.

Як тільки виявиться, що струм тиристора VS1 потече через VD1. До тиристора VS1 тепер прикладається зворотна напруга, яка дорівнює падінню напруги на VD1 (до одного вольта) і VSI закривається. Час протікання струму через VD1 називається часом запирання тиристора VS1 Він повинен перевищувати час вимикання тиристора.

По закінченні коливального перезаряду конденсатора Ск струм і_к=0, а Ск виявляється зарядженим до напруги зі зворотною полярністю (на схемі у дужках), a VS3 сам вимикається.

Тепер схема готова до наступного циклу роботи, коли на навантаженні буде формуватись від'ємна півхвиля напруги (полярність вказана у дужках), для чого схема керування спочатку вмикає тиристор VS2, а по закінченні тривалості півхвилі - тиристор VS4 і т. д.

Тиристори VS3 і VS4 мають потужність значно меншу за VS1 і VS2, бо працюють короткочасно (тільки на час запирання силових тиристорів).

Інвертор напруги формує на навантаженні напругу, а форма струму залежить від характеру навантаження.

Часові діаграми роботи контуру примусового запирання тиристорів наведені на рис. 10.5.



Рис. 10.5 - Часові діаграми роботи контуру примусового запирання тиристора

Контрольні запитання:

1. Що називається керованим випрямлячем?

2. Які основні методи регулювання напруги постійного струму керованих випрямлячів?

3. Принцип роботи однофазного двопівперіодного керованого випрямляча з нульовим виводом?

4. Призначення та класифікація автономних інверторів?

5. Призначення та принцип роботи однофазного інвертора струму?

6. Що собою являє півмостовий однофазний інвертор напруги?

Інструкційна картка №24 для самостійного опрацювання навчального матеріалу з дисципліни «Основи електроніки та мікропроцесорної техніки»

І. Тема: 4 Основи цифрової електронної схемотехніки

4.1 Імпульсні пристрої

Мета: Формування потреби безперервного, самостійного поповнення знань; розвиток творчих здібностей та активізації розумової діяльності.

ІІ. Студент повинен знати:

- Призначення тригерів;

- Область застосування тригерів;

- способи реалізації тригерів;

- Будову та принцип роботи схеми тригера на дискретних елементах.

ІІІ. Студент повинен уміти:

- Застосовувати тригери при побудові електричних схем;

- Будувати та викреслювати схеми тригерів.

ІV. Дидактичні посібники: Методичні вказівки до опрацювання.

V. Література: [1, с. 158-161].

VІ. Запитання для самостійного опрацювання:

1. Загальні відомості про тригери та їх призначення

2. Тригер на біполярних транзисторах

VІІ. Методичні вказівки до опрацювання: Теоретична частина.

VІІІ. Контрольні питання для перевірки якості засвоєння знань:

1. Що таке тригер?

2. Які є способи реалізації тригерів?

3. Яка область застосування тригерів?

4. Схема та принцип роботи тригерів на дискретних елементах?

ІХ. Підсумки опрацювання:

Теоретична частина: Імпульсні пристрої

План:

1. Загальні відомості про тригери та їх призначення

2. Тригер на біполярних транзисторах

Література

1. Загальні відомості про тригери та їх призначення

Основою послідовних логічних пристроїв (пристроїв з пам'яттю) є тригери. Тригер забезпечує запам'ятовування елементарного об'єму інформації - 1 біт.

Тригери (від англійського trigger - заслінка) - це спускові імпульсні пристрої з позитивним зворотним зв'язком, що мають два сталих стани рівноваги і можуть переходити із одного стану в інший під дією сигналу, який перевищує по величині деякий рівень - поріг спрацьовування пристрою.

Тригери можуть бути побудовані на напівпровідникових приладах, які мають ділянку з негативною крутизною характеристики (наприклад, на тиристорах). Сучасні тригери, як правило, будують на основі двокаскадних підсилювачів з додатнім зворотним зв'язком. Тригери в інтегральному виконанні будують на логічних цифрових елементах.

Використовуються тригери для наступних цілей:

1) перетворення імпульсу довільної форми у прямокутну, тобто застосовуються як формувачі імпульсів прямокутної форми (тригери Шмітта - див розділ 5.3.4);

2) створення електронних реле;

3) створення пристроїв підрахунку імпульсів і ділення частоти надходження імпульсів;

4) зберігання інформації у двійковому коді.

2. Тригер на біполярних транзисторах (симетричний тригер з лічильним запуском)

Схема симетричного тригера зображена на рис. 7.1. Тригер являє собою двокаскадний підсилювач з додатнім зворотним зв'язком виконаний на біполярних транзисторах VT1 і VT2, увімкнених за схемою з ЗЕ.

Додатній зворотний зв'язок забезпечується ланцюжками R₁, С₁, та R₂, С₂, які з'єднують колектор одного транзистора з базою іншого.

Напруга E_зм, призначена для надійного утримання у закритому стані одного з транзисторів схеми.

Коло, до якого входять діоди VD1 і VD2, призначене для запуску тригера при подачі напруги U_зап.

Тригер є симетричним, бо:

R_К1= R_К2= R_К; R₁= R₂= R; R_Б1= R_Б2= R_Б; С₁= С₂= С.

Він має два сталих стани:

1) VT1 відкритий, VT2 закритий, при цьому U_вих1=0, U_вих2=1;

2) VTI закритий, VT2 відкритий, U_вих1=1, U_вих2=0;

Після підминання джерела живлення тригер може опинитися у будь-якому стані і, за відсутності зовнішніх сигналів керування, може знаходитися у сталому стані скільки завгодно часу (але тільки за наявності живлення - енергозалежна пам'ять).



Рис. 7.1 - Симетричний тригер на біполярних транзисторах

Розглянемо роботу тригера за наявності запускаючої напруги. Припустимо, схема знаходиться у першому сталому стані рівноваги. У цьому випадку діод VD1 зміщений у прямому напрямку під дією позитивної напруги U_бе1, а діод VD2 закритий напругою U_бе2. Якщо подати негативний запускаючий імпульс, він через діод VD1 потрапить до бази VТ1, який закриється (матимемо I₁=0). Напруга на колекторі VT1 зросте і через R₁ та прискорюючий конденсатор C₁ потрапить на базу VT2 і відкриє його.

Рис. 7.2 - Часові діаграми роботи лічильного тригера

У результаті - схема перейде до другого сталого стану.

Тепер діод VD1 закритий напругою U_бе1 і наступний негативний імпульс запуску буде діяти на базу VT2 через діод VD2 і закриє VT2, переводячи тригер у перший сталий стан.

Таким чином, кожен імпульс запуску змінює стан тригера на протилежний. Такий вид запуску називається лічильним запуском, а тригер має назву тригера Т-типу. Його роботу ілюструють часові діаграми, зображені на рис. 7.2, з яких видно, що період вихідних імпульсів Т_вих у два рази більший за період запускаючих Т_зап, (тому такий тригер ще називають тригером дільником на два).

Поряд з лічильним запуском існує роздільний запуск, котрий можна реалізувати двома способами:

1) подачею імпульсів однієї полярності віл двох різних генераторів на бази кожного з транзисторів у різні моменти часу;

2) подачею імпульсів змінної полярності на базу одного з транзисторів.

Контрольні запитання:

1. Що таке тригер?

2. Які є способи реалізації тригерів?

3. Яка область застосування тригерів?

4. Схема та принцип роботи тригерів на дискретних елементах?

Інструкційна картка №25 для самостійного опрацювання навчального матеріалу з дисципліни «Основи електроніки та мікропроцесорної техніки»

І. Тема: 4 Основи цифрової електронної схемотехніки

4.2 Логічні елементи

Мета: Формування потреби безперервного, самостійного поповнення знань; розвиток творчих здібностей та активізації розумової діяльності.

ІІ. Студент повинен знати:

- Призначення логічних елементів;

- Область застосування логічних елементів;

- Способи реалізації логічних елементів;

- Будову та принцип роботи схем логічних елементів різних типів.

ІІІ. Студент повинен уміти:

- Застосовувати логічні елементи при побудові електричних схем;

- Будувати та викреслювати схеми логічних елементів.

ІV. Дидактичні посібники: Методичні вказівки до опрацювання.

V. Література: [2, с. 222-231].

VІ. Запитання для самостійного опрацювання:

1. Логічні ІМС типу ТЛНС, РТЛ і РЕТЛ

2. Логічні ІМС з емітерними зв'язками

VІІ. Методичні вказівки до опрацювання: Теоретична частина.

VІІІ. Контрольні питання для перевірки якості засвоєння знань:

1. Яку логічну функцію дозволяє реалізувати схема ІМС типу ТЛНС?

2. Привести схему типу ТЛНС?

3. Які основні недоліки схеми типу ТЛНС?

4. Що собою являють логічні ІМС з емітерними зв'язками?

ІХ. Підсумки опрацювання:

Теоретична частина: Логічні елементи

План:

1. Логічні ІМС типу ТЛНС, РТЛ і РЕТЛ

2. Логічні ІМС з емітерними зв'язками

Література

1. Логічні ІМС типу ТЛНС, РТЛ і РЕТЛ

Простий, історично перший, варіант логічних ІМС типу ТЛНС показаний на Рис. 11.8. Неважко переконатися, що дана схема дозволяє реалізувати функцію АБО - НЕ. Будь-який з вхідних сигналів позитивної полярності (позитивна логіка) буде інвертований на виході. Дійсно, надходження хоч би на один вхід сигналу позитивної полярності приводить до відмикання відповідного транзистора і переходу його в режим насичення. При цьому різко зростає падіння напруги на загальному для всіх транзисторів опорі навантаження Rн, а вихідна напруга знизиться практично до нуля. Таким чином, високий рівень напруги на вході, відповідний логічній одиниці, призводить до зниження напруги на виході схеми до рівня логічного нуля. У негативній логіці, тобто у тому випадку, коли на вхід (входи) поступає напруга негативної полярності, схема, побудована на транзисторах типу n-p-n виконує функцію І - НЕ: високий рівень напруги на виході буде тільки за умови, що всі три транзистори замкнуто, тобто на всі входи поступили сигнали низького рівня. Зміна характеру функції при заміні позитивної логіки на негативну (і навпаки) є загальною властивістю логічних схем, в чому неважко переконатися при подальшому розгляді їх різновидів.



Рис. 11.8. Схема типу ТЛНС

Не дивлячись на певні переваги (простота, мала споживана потужність, висока швидкодія), транзисторні логічні мікросхеми з безпосереднім зв'язком застосовуються рідко. Їх недоліком є значний розкид вхідних характеристик (а, отже, і вхідних опорів) транзисторів. В результаті при одній і тій же вхідній напрузі базові струми транзисторів можуть істотно відрізнятися один від одного. Крім того, схеми типу ТЛНС мають низьку завадостійкість і невелику навантажувальну здатність.

Для підвищення завадостійкості і вирівнювання вхідних опорів транзисторів в ланцюзі баз включають додаткові резистори з опором близько декількох сотень Ом (Рис. 11.9). В цьому випадку утворюється схема типу РТЛ, принцип роботи якої і виконувані нею логічні функції нічим не відрізняються від розглянутої вище схеми типу ТЛНС. Слідує, проте, відзначити, що схеми типу РТЛ мають відносно невелику швидкодію. Пояснюється це тим, що ділянка база - емітер кожного транзистора володіє помітною паразитною ємністю (показано пунктиром на рис 11.9).



Рис. 11.9. Схема типу РТЛ

Рис. 11.10. Схема типу РЕТЛ

Під час надходження вхідного сигналу ця ємність заряджає через відповідний базовий резистор. Постійна часу заряду при чималому опорі базового резистора може перевищити тривалість вхідного сигналу. В результаті відбуваються спотворення форми вхідного сигналу, затягування процесу відмикання транзистора і зниження швидкодії схеми. Для усунення цього недоліку базові резистори шунтують конденсаторами (Рис. 11.10). Схеми такого типу називаються схемами РЕТЛ. У момент перемикання конденсатори (їх називають прискорюючими) на деякий час закорочують резистори і тим самим як би виключають їх з схеми. Тому постійна часу заряду паразитних базових ємностей різко зменшується, а час перемикання транзисторів із замкнутого стану у відкритий і навпаки, помітно скорочується.

Розглянуті варіанти логічних інтегральних мікросхем використовувалися на першому етапі розвитку мікросхемотехніки. У напівпровідникових ІМС і особливо в мікросхемах з високим ступенем інтеграції (ВІС) вони виявилися безперспективними.

2. Логічні ІМС з емітерними зв'язками (перемикачі струму)

Розглянуті вище типи логічних ІМС володіють загальним недоліком: транзистори в цих схемах, знаходячись у відкритому стані, працюють в режимі насичення. У зв'язку з цим в областях бази і колектора накопичуються значні заряди, для розсмоктування яких під час переходу транзистора в закритий стан потрібний додатковий час. Для усунення цього недоліку використовуються схеми типу ТЛПТ (перемикачі струму), які називаються також транзисторними логічними схемами з емітерними зв'язками (типу ТЛЕЗ). Основна особливість цих схем полягає в тому, що відкриті транзистори в них не входять в режим насичення. Завдяки цьому, підвищується швидкодія схеми.

Одна з простих схем подібного типу - логічна схема типу ТЛПТ показана на Рис. 11.14. У початковому стані транзистори VT1-VT3 замкнуті і струм від джерела проходить через транзистор VT4, який відкритий опорною напругою. Оскільки всі вхідні транзистори (VTI - VT3) замкнуті, то на базу вихідного транзистора VT5 подається високий позитивний потенціал, рівний потенціалу колекторів транзисторів VT1-VT3. Транзистор VT5 при цьому відкритий, через резистор R4 (опір навантаження) проходить великий струм, напруга на резисторі R4 підвищується, що відповідає рівню логічної одиниці на виході у2.

Характерною особливістю схеми є такий вибір режиму роботи відкритих транзисторів VT4 і VT5, який забезпечує надійне відмикання цих транзисторів, не доводячи до насичення.

Відмикання хоч би одного з транзисторів VT1 - VT3 приводить до підвищення падіння напруги на резисторі R3 і забезпечує замикання транзистора VT4 (оскільки потенціал емітера цього транзистора стає вищим, ніж потенціал бази, підключеної до низьковольтного джерела опорної напруги). У зв'язку з цим струм від джерела живлення різко перемикається з транзистора VT4 на транзистори VT1-VT3. Падіння напруги на резисторі R1 зростає, потенціал бази транзистора VT5 знижується, транзистор VT5 закривається, а величина напруги на виході у2 (на резисторі R4) падає до рівня логічного нуля.

Таким чином, схема дозволяє реалізувати логічну операцію АБО - НЕ. Вихід у1 (з колектора транзистора VT4) - прямій. Знімаючи вихідну напругу з цього виходу, можна реалізувати функцію «АБО».

Складніша схема транзисторної логіки, що працює за принципом перемикання струму, показана на Рис. 11.15. Ця схема (типу ТЛЕЗ) вважається однією з найбільш швидкодіючих логічних ІМС. У схемі чотири емітерно-зв'язані каскади (VТ1 -VТ4), два вихідних каскади (VT5, VT6) з навантаженням в ланцюзі емітера і джерело опорної напруги на транзисторі VT7. Робота даної схеми багато в чому аналогічна роботі схеми на Рис. 11.14.

Рис. 11.14. Логічна схема типу ТЛПТ



Рис 11.15. Схема типу ТЛЕЗ

Якщо на входи х1, х2, х3 подані потенціали, відповідні рівню логічного нуля, то транзистори VT1 - VT3 закриті, транзистор же VT4 відкритий, оскільки на його вхід подана опорна напруга з резистора R4, включеного в ланцюг емітера транзистора VТ7. Якщо хоч би на один з входів подати позитивну напругу, рівну рівню логічної одиниці, то відповідний вхідний транзистор відкриється (але не увійде до режиму насичення), а транзистор VT4 закриється.

Схема має два виходи. На одному з них y1 напруга відповідатиме логічній одиниці тільки у тому випадку, коли замкнутий транзистор VT4. Для цього, як вже наголошувалося, достатньо подати одиничну напругу хоч би на один вхід схеми. Отже, по виходу у1 схема реалізує логічну операцію АБО. Неважко переконатися в тому, що по виходу у2 схема дозволяє виконати логічну операцію АБО - НЕ. Тому можна вважати, що схема типу ТЛЕЗ в цілому здатна реалізувати функцію АБО/АБО - НЕ. Звернемо увагу на те, що в схемі на рис 11.15 заземлений не негативний, а позитивний полюс джерела живлення, так що всі робочі потенціали, що відлічуються щодо нульового потенціалу заземленого позитивного полюса джерела, виявляються негативними. Зрозуміло, це не міняє принципу дії схеми, проте заземлення позитивної шини живлення істотно зменшує вплив перешкод, що проходять по ній.

Контрольні запитання:

1. Яку логічну функцію дозволяє реалізувати схема ІМС типу ТЛНС?

2. Привести схему типу ТЛНС?

3. Які основні недоліки схеми типу ТЛНС?

4. Що собою являють логічні ІМС з емітерними зв'язками?

Інструкційна картка №26 для самостійного опрацювання навчального матеріалу з дисципліни «Основи електроніки та мікропроцесорної техніки»

І. Тема: 4 Основи цифрової електронної схемотехніки

4.3 Цифрові пристрої

Мета: Формування потреби безперервного, самостійного поповнення знань; розвиток творчих здібностей та активізації розумової діяльності.

ІІ. Студент повинен знати:

- Призначення лічильників імпульсів;

- Область застосування лічильників імпульсів;

- Способи реалізації лічильників імпульсів;

- Будову та принцип роботи схем лічильників імпульсів різних типів.

ІІІ. Студент повинен уміти:

- Застосовувати лічильники імпульсів при побудові електричних схем;

- Будувати та викреслювати схеми на основі лічильників імпульсів.

ІV. Дидактичні посібники: Методичні вказівки до опрацювання.

V. Література: [1, с. 174-178].

VІ. Запитання для самостійного опрацювання:

1. Лічильники імпульсів

VІІ. Методичні вказівки до опрацювання: Теоретична частина.

VІІІ. Контрольні питання для перевірки якості засвоєння знань:

1. Що являє собою лічильник імпульсів?

2. Що таке послідовний лічильник імпульсів?

3. Що таке паралельний лічильник імпульсів?

4. На які типи поділяються лічильник імпульсів?

ІХ. Підсумки опрацювання:

Теоретична частина: Цифрові пристрої

План:

1. Лічильники імпульсів

Література

1. Лічильники імпульсів

Однією з найрозповсюдженіших операцій у пристроях інформаційно-обчислювальної і цифрової вимірювальної техніки є фіксування кількості імпульсів-підрахунок їх кількості. Ревізують таку операцію лічильники імпульсів. Лічильники також забезпечують представлення інформації про кількість імпульсів у вигляді двійкового коду (завдяки принципу побудови).

Лічильники бувають прості (підсумовуючі, у яких код збільшується на одиницю після надходження на вхід кожного імпульсу; віднімаючі, у яких код відповідно зменшується після надходження на вхід кожного імпульсу) і реверсивні (суміщають властивості підсумовуючих і віднімаючих - можуть працювати в тому або іншому режимі за зовнішньою командою). Як правило, лічильники будують на основі тригерів. Схема чотирирозрядного підсумовуючого послідовного двійкового лічильника, виконаного на комбінованих RST-тригерах з імпульсними інверсними входами синхронізації наведена на рис. 8.7, його умовне позначення - на рис. 8.8, часові діаграми роботи - на рис. 8.9, таблиця переходів - у табл. 8.1.

Рис. 8.7 - Чотирирозрядний послідовний двійковий лічильник

Рис. 8.8 - Умовне позначення чотирирозрядного послідовного двійкового лічильника

Таблиця 8.1 Таблиця переходів чотирирозрядного послідовного двійкового лічильника

Лічильник називається послідовним, тому що вихід тригера кожного попереднього розряду з'єднано з лічильним входом (входом синхронізації) тригера наступного розряду, в результаті чого передача інформації - перемикання тригерів розрядів лічильника - відбувається послідовно одного за одним. Це визначає низьку швидкодію лічильника.



Рис. 8.9 - Часові діаграми роботи чотирирозрядного підсумовуючого послідовного двійкового лічильника з імпульсним інверсним лічильним входом

У паралельних лічильників інформація з розряду в розряд передасться за допомогою спеціальної комбінаційної схеми, а входи синхронізації тригерів з'єднано разом і перемикання всіх тригерів відбувається одночасно.

Як видно з таблиці переходів і часових діаграм, при безперервній роботі лічильника на його виходах Q₁, Q₂, Q₄, Q₈ формується послідовний двійковий код.

Вхід R призначений для встановлення лічильника в нульовий стан (у даному разі - подачею сигналу логічної 1).

Входи D₁, D₂, D₄, D₈ призначені для паралельного занесення чисел у лічильник - для задання початкового стану, що відрізняється від нульового.

Послідовну роботу лічильника можна порушити, обмеживши кількість його станів. Це можна зробити, вводячи зворотний зв'язок, як, наприклад, показано на рис. 8.10. Тепер при досягненні десятого стану лічильник одразу переходить в нульовий стан - отримано двійково-десятковий лічильник, який має не 16, а 10 станів і формує на виходах двійково-десятковий код. Його таблиця переходів наведена в табл. 8.2, а часові діаграми роботи - на рис. 8.11.

Рис. 8.10 - Отримання двійково-десяткового лічильника з двійкового (а) і умовне позначення двійково-десяткового лічильника (б)

Рис. 8.11- Часові діаграми роботи чотирирозрядного двійково-десяткового лічильника

Таблиця 8.2 Таблиця переходів чотирирозрядного послідовного двійково-десяткового лічильника

Застосування таких лічильників разом з двійково-десятковими або двійково-семисегментними дешифраторами дозволяє на основі стандартних ІМС будувати схеми керування багаторозрядними десятковими індикаторами (розряди десяткові, а у межах десяткового розряду рахунок двійковий).

На рис. 8.12 наведено схему лічильника, який також має десять станів, але працює не в послідовному двійковому коді, бо після надходження восьмого імпульсу переходить з 7 стану у 14, після дев'ятого - у 15, а після десятого - у 0.

Рис. 8.12 - Чотирирозрядний лічильник, що має десять станів

Рис. 8.13 - Реверсивний лічильник К561ИЕ14

У вигляді ІМС випускається досить широка номенклатура лічильників. На рис. 8.13 як приклад наведене умовне позначення чотирирозрядного реверсивного лічильника К561ИЕ14. Він має входи:

1) запису інформації з входів паралельного вводу інформації D₁, D₂, D₄, D₈ - WR;

2) паралельного вводу інформації - D₁, D₂, D₄, D₈;

3) синхронізації (тактовий) - C;

4) дозволу лічення - V;

5) напрямку лічення (підсумовування чи віднімання) - ± 1;

6) задання роботи в двійковому чи двійково-десятковому коді - 2/10. Виходи:

1) інформаційні - Q₁, Q₂, Q₄, Q₈;

2) переносу (займу) в старшин (із старшого) розряду - р.

Контрольні запитання:

1. Що являє собою лічильник імпульсів?

2. Що таке послідовний лічильник імпульсів?

3. Що таке паралельний лічильник імпульсів?

4. На які типи поділяються лічильник імпульсів?

Інструкційна картка №27 для самостійного опрацювання навчального матеріалу з дисципліни «Основи електроніки та мікропроцесорної техніки»

І. Тема: 4 Основи цифрової електронної схемотехніки

4.3 Цифрові пристрої

Мета: Формування потреби безперервного, самостійного поповнення знань; розвиток творчих здібностей та активізації розумової діяльності.

ІІ. Студент повинен знати:

- Призначення регістрів;

- Область застосування регістрів;

- Способи реалізації регістрів;

ІІІ. Студент повинен уміти:

- Застосовувати регістри при побудові електричних схем;

- Будувати та викреслювати схеми на основі регістрів.

ІV. Дидактичні посібники: Методичні вказівки до опрацювання.

V. Література: [1, с. 178-179].

VІ. Запитання для самостійного опрацювання:

1. Регістри

VІІ. Методичні вказівки до опрацювання: Теоретична частина.

VІІІ. Контрольні питання для перевірки якості засвоєння знань:

1. Що називається регістром?

2. Область застосування регістрів?

3. Яким чином класифікуються регістри?

ІХ. Підсумки опрацювання:

Теоретична частина: Цифрові пристрої

План:

1. Регістри

Література

1. Регістри

Регістри призначені для запам'ятовування і зберігання інформації, представленої у вигляді багаторозрядних двійкових чисел (двійкового коду) та їх видачі за зовнішньою командою - це елементи короткочасної (оперативної) пам'яті.

Залежно від способу запису і видачі інформації регістри бувають:

1) послідовні - запис інформації в яких виконується послідовно - одного двійкового розряду за іншим через один вхід;

2) паралельні - запис інформації в яких виконується одночасно (паралельно) у всі розряди;

3) послідовно-паралельні - можуть працювати як послідовні або паралельні, залежно від сигналу на спеціальному вході керування.

На рис. 8.14 як приклад наведено умовне позначення універсального регістру типу 564ИР9.

Рис. 8.14 - Універсальний регістр 564ИР9

Він має входи:

1) синхронізації (тактовий) - С;

2) задання режиму роботи (паралельний-послідовний) -P/S;

3) послідовного вводу інформації (входи JK-тригера першого розряду) - J, K;

4) паралельного вводу інформації - D₁, D₂, D₃, D₄;

5) задання видачі інформації в прямому або інверсному коді - T/С;

6) встановлення нульового стану R.

Виходи: Q₁, Q ₂, Q ₃, Q ₄.

При видачі інформації у послідовному коді останній знімається з виходу Q ₄.

Контрольні запитання:

1. Що називається регістром?

2. Область застосування регістрів?

3. Яким чином класифікуються регістри?

Інструкційна картка №28 для самостійного опрацювання навчального матеріалу з дисципліни «Основи електроніки та мікропроцесорної техніки»

І. Тема: 4 Основи цифрової електронної схемотехніки

4.3 Цифрові пристрої

Мета: Формування потреби безперервного, самостійного поповнення знань; розвиток творчих здібностей та активізації розумової діяльності.

ІІ. Студент повинен знати:

- Призначення суматорів;

- Область застосування суматорів;

- Способи реалізації суматорів;

ІІІ. Студент повинен уміти:

- Застосовувати суматорів при побудові електричних схем;

- Будувати та викреслювати схеми на основі суматорів.

ІV. Дидактичні посібники: Методичні вказівки до опрацювання.

V. Література: [1, с. 178-179].

VІ. Запитання для самостійного опрацювання:

1. Суматор. Загальні відомості

VІІ. Методичні вказівки до опрацювання: Теоретична частина.

VІІІ. Контрольні питання для перевірки якості засвоєння знань:

1. Що таке суматор?

2. Як класифікують суматори?

3. Як графічно позначаються суматори та їх таблиці істинності?

ІХ. Підсумки опрацювання:

Підготував викладач: Бондаренко І.В.

Теоретична частина: Цифрові пристрої

План:

1. Суматор. Загальні відомості

Література

1. Суматор. Загальні відомості

Суматор - логічний комбінаційний пристрій, що виконує арифметичне додавання кодів двох чисел. При арифметичному додаванні виконуються й інші додаткові операції: врахування знаків чисел, вирівнювання порядків. Зазначені операції виконуються в арифметико-логічних пристроях (АЛП) чи процесорних елементах, ядром яких є суматори. Суматори класифікують по різних ознаках.

У залежності від системи числення розрізняють:

- двійкові;

- двійково-десяткові (у загальному випадку двійково-кодовані);

- десяткові.

По кількості одночасно оброблюваних розрядів чисел, що додаються:

- однорозрядні;

- багаторозрядні.

По числу входів і виходів однорозрядних двійкових суматорів:

- чвертьсуматори (елементи “сума по модулю 2”; елементи “виключаюче АБО”), що характеризуються наявністю двох входів, на які подаються два однорозрядних числа, і одним виходом, на якому реалізується їхня арифметична сума;

- напівсуматори, що характеризуються наявністю двох входів, на які подаються однойменні розряди двох чисел, і двох виходів: на одному реалізується арифметична сума в даному розряді, а на іншому переніс у наступний (старший) розряд;

- повні однорозрядні двійкові суматори, що характеризуються наявністю трьох входів, на які подаються однойменні розряди двох чисел, що складаються, і переніс з попереднього (молодшого) розряду, і двома виходами: на одному реалізується арифметична сума в даному розряді, а на іншому переніс у наступний (старший) розряд.

По способу представлення й обробки чисел, що додаються, багаторозрядні суматори поділяються на:

- послідовні, у яких обробка чисел ведеться по черзі, розряд за розрядом на тій самій елементній базі;

- паралельні, у яких доданки додаються одночасно по всіх розрядах, і для кожного розряду є своя елементна база.

Паралельний суматор у найпростішому випадку являє собою n однорозрядних суматорів, послідовно (від молодших розрядів до старших) з'єднаних ланцюгами переносу. Однак така схема суматора характеризується порівняно невисокою швидкодією тому, що формування сигналів суми і переносу в кожному i-му розряді виробляється лише після того, як надійде сигнал переносу з (i-1) - го розряду.

Чвертьсуматор

Найпростішим двійковим сумуючим елементом є чвертьсуматор.

Походження назви цього елемента випливає з того, що він має в два рази менше виходів і в два рази менше рядків у таблиці істинності в порівнянні з повним двійковим однорозрядним суматором. Найбільш вживані назви: елемент “сума по модулю 2” і елемент “виключаюче АБО”. Схема (рис. 1) має два входи а і b для двох доданків, що додаються, й один вихід S для суми. Роботу її відображає таблиця істинності (табл. 1),



Рис. 1. Графічне позначення чверть суматора

Рис. 2. Схеми чверть суматора

Напівсуматор (рис. 3) має два входи a і b для двох чисел, що сумуються і два виходи: S - сума, P - переніс. Позначають напівсуматор буквами HS (halfsum - напівсума). Роботу його відображає таблиця істинності (табл.)

Рис. 3. Графічне позначення напівсуматора

Таблиця 2- Таблиця істинності напівсуматора

Повний однорозрядний двійковий суматор.

Повний однорозрядний двійковий суматор (рис. 4) має три входи: a, b для двох доданків і p для переносу з попереднього (молодшого) розряду і два виходи: S - сума, P - переніс у наступний (старший) розряд. Позначають повний двійковий суматор буквами SM. Його роботу відображає таблиця істинності (табл. 3).

Рис. 4. Графічне позначення повного однорозрядного двійкового суматора.

Таблиця 3 - Таблиця істинності однорозрядного двійкового суматора

Контрольні запитання:

1. Що таке суматор?

2. Як класифікують суматори?

3. Як графічно позначаються суматори та їх таблиці істинності?

Інструкційна картка №29 для самостійного опрацювання навчального матеріалу з дисципліни «Основи електроніки та мікропроцесорної техніки»

І. Тема: 4 Основи цифрової електронної схемотехніки

4.4 Мікропроцесори

Мета: Формування потреби безперервного, самостійного поповнення знань; розвиток творчих здібностей та активізації розумової діяльності.

ІІ. Студент повинен знати:

- Призначення команд мікропроцесора;

- Способи реалізації команд мікропроцесора.

ІІІ. Студент повинен уміти:

- Застосовувати команд мікропроцесора при його програмуванні;

- Будувати програми на основі команд мікропроцесора.

ІV. Дидактичні посібники: Методичні вказівки до опрацювання.

V. Література: [4, с. 268-272].

VІ. Запитання для самостійного опрацювання:

1. Система команд мікропроцесора К580ВМ80А

VІІ. Методичні вказівки до опрацювання: Теоретична частина.

VІІІ. Контрольні питання для перевірки якості засвоєння знань:

1. Які команди належать до команд пересилання?

2. Які команди належать до команд для циклів?

3. Які команди належать до команд передачі управління?

4. Які команди належать до команд обробки окремих бітів?

ІХ. Підсумки опрацювання:

Теоретична частина: Мікропроцесори

План:

1. Система команд мікропроцесора К580ВМ80А

Література

1. Система команд мікропроцесора К580ВМ80А

Контрольні запитання:

1. Які команди належать до команд пересилання?

2. Які команди належать до команд для циклів?

3. Які команди належать до команд передачі управління?

4. Які команди належать до команд обробки окремих бітів?

Інструкційна картка №30 для самостійного опрацювання навчального матеріалу з дисципліни «Основи електроніки та мікропроцесорної техніки»

І. Тема: 4 Основи цифрової електронної схемотехніки

4.4 Мікропроцесори

Мета: Формування потреби безперервного, самостійного поповнення знань; розвиток творчих здібностей та активізації розумової діяльності.

ІІ. Студент повинен знати:

- Організацію інтерфейсу мікропроцесорних систем;

- Способи передачі інформації мікропроцесорних систем;

ІІІ. Студент повинен уміти:

- Застосовувати мікропроцесорні системи при побудові електричних схем;

ІV. Дидактичні посібники: Методичні вказівки до опрацювання.

V. Література: [1, с. 178-179].

VІ. Запитання для самостійного опрацювання:

1. Організація інтерфейсу мікропроцесорних систем

VІІ. Методичні вказівки до опрацювання: Теоретична частина.

VІІІ. Контрольні питання для перевірки якості засвоєння знань:

1. Що означає поняття - інтерфейс?

2. Яким чином організовується магістральна структура зв'язків?

3. Якими способами може передаватися інформація у мікропроцесорних системах?

4. Що означає уніфікований інтерфейс мікропроцесорних систем?

ІХ. Підсумки опрацювання:

Підготував викладач: Бондаренко І.В.

Теоретична частина: Мікропроцесори

План:

1. Організація інтерфейсу мікропроцесорних систем

Література

1. Організація інтерфейсу мікропроцесорних систем

Всі пристрої мікропроцесора і ЕОМ сполучені в єдине ціле. Ці пристрої обмінюються інформацією, сигналами керування по шинах і лініях сигналів. Всі пристрої повинні бути між собою узгоджені (зв'язані) по своїх параметрах.

Сукупність шин і ліній сигналів (інформаційних, повідомлюючих і керуючих), що забезпечує з'єднання груп пристроїв МП і ЕОМ, називається інтерфейсом.

Розглянемо схему інтерфейсних зв'язків мікропроцесора з пристроями вводу-виводу (ПВВ) і оперативним запам'ятовуючим пристроєм (ОЗП) (мал. 8.26). Для зв'язку МП з ПВВ використовується п'ять груп шин. Код вибору (адреси) пристрою передається по шині (групі шин) 1, по шині 2 - сигнал керування зчитуванням - записом, по шині 3 - сигнал запиту на переривання, шини 4 і 5 використовуються для передачі даних від МП до ПВВ і назад.

Мал. 8.26

Для зв'язку МП з ОЗП використовується теж п'ять груп шин. По групі шин 6 передається адреса в ОЗП, шина 7 потрібна для керування зчитуванням-записом, по сигналах на шині 8 приймаються команди в процесор, а шини 9 і 10 забезпечують передачу даних з МП в ОЗП і назад. Всі зв'язки здійснюються через виводи корпусу МП.

Якщо до мікропроцесорної системи підключено декілька ПВВ, будь-яке з них в довільний момент часу може потребувати обслуговування. Запуск програми обслуговування ПВВ полягає в подачі і обробці запитів на переривання. Після появи запиту на переривання МП завершує виконання поточної команди, після чого проводиться запис в стек вмісту лічильника команд. У лічильник завантажується вміст двох певних областей пам'яті, потім вибирається команда з пам'яті, адреса якої визначається вмістом цих областей, виконується програма обробки переривання. Після виконання програми обробки переривання поступає команда повернення. При виконанні команди повернення із стека витягується старе значення лічильника команд і продовжується виконання перерваної команди, починаючи з команди, перед реалізацією якої відбулося переривання.

У МП набули широкого поширення магістральні структури зв'язків. До них підключені входи і виходи електронних вузлів. Електронні вузли володіють такими властивостями, що підключення їх до інформаційної магістралі не утворює короткозамкнутих зв'язків і низькоомних навантажень. Вхідні сигнали записів даних за наявності сигналу керування «дозвіл запису» передаються в регістр і викликають роботу тригерів тільки по передньому фронту сигналу синхронізації. Керування вихідними каскадами тригерів регістра здійснюється сигналом «Дозвіл завдання». Скидання тригерів регістра відбувається імППльсом синхронізації при подачі сигналу «Дозвіл установки нуля». Операція передачі «Регістр - регістр» йде після установки рівнів сигналів керування по імППльсу синхронізації.

Єдина інформативна магістраль МП системи зв'язує між собою два пристрої і функціонально складається з інформаційних магістралей, адрес, даних і сигналів керування.

Магістраль адрес. Вона однонаправлена, тільки мікропроцесор може виробити адресу, що передається в системі інформації, він генерує код адреси, в цей час решта пристроїв, підключених до магістралі адрес, виконує безперервно мікрооперацію визначення коду адреси. Кількість шин магістралі адрес співпадає з розрядністю передаваного коду адреси.

Магістраль даних. Вона двонаправлена, забезпечує всі можливості системи. МП, ОЗ, дисплеї можуть сприймати або передавати дані.

Магістраль керування. Деякі шини ПВВ і МП генерують сигнали керування призначені для синхронізації і визначення операцій пристроїв. Ці сигнали передаються однонаправленими шинами по магістралі керування. Всі сигнали керування узгоджені з сигналами синхронізації. Вони задають початок і послідовність спрацьовування пристроїв системи, блоків і вузлів усередині всіх кристалів ВІС. Для завдання синхронізуючих імпульсів застосовується кварцованний генератор. У мікропроцесорних системах інформація може передаватися трьома способами.

При першому способі (програмно-керована передачі за ініціативою процесора) передача йде по відповідній команді, записаній в програмі процесора, йде від пам'яті до процесора і назад (мал. 8.27).

Другий спосіб (програмно-керована передача по запиту переривання від периферійного пристрою ПП) показаний на мал. 8.28.

Мал. 8.27

Мал. 8.28

Мікропроцесор під час виконання програми по запиту переривання відсторонений від своєї основної програми. Для швидкого вводу, виводу даних і очищення мікропроцесора від керування цими операціями використовується третій спосіб (прямий доступ до пам'яті) (мал. 8.29).

Мал. 8.29

При прямому доступі до пам'яті здійснюється обмін даними між ОЗП і ПП. Прямий доступ до пам'яті (ПДП) підвищує швидкість вводу - виводу інформації і загальну продуктивність МП системи. На вимогу процесора або ПП контролер ПДП задає розмір передаваного блоку даних і область пам'яті, використовуваної при передачі, формує адреси осередків ОЗП, що беруть участь в передачі, підраховує число байт, передаваних через інтерфейс, і визначає момент завершення операції вводу - виводу.

У мікропроцесорних системах і МІКРОЕОМ, побудованих на однокристальних 8-, 16-розрядних мікропроцесорах К580 і К1810, використовується системний інтерфейс И-41, спрощена структурна схема якого приведена на мал. 8.30. Інтерфейс є уніфікованою шиною з функціонально об'єднаних ліній, по яких передаються необхідна інформація і сигнали керування для функціонування ЕОМ, і електроживлення.



Мал. 8.30

Інтерфейс містить всього 72 лінії. З них 20 ліній адреси, 16 - даних, 8 - запиту переривання, сигнали керування і ін. Ці лінії розділені на три шини: адреси з 16 лініями для пам'яті місткістю 64 кбайт і з 4 резервними для розширення місткості пам'яті; даних з 8 двонаправленими лініями і 8 резервними для роботи з 16-розрядними МП; керування з 36 лініями.

У будь-який момент при передачі інформації беруть участь два пристрої (одне з них передає, інше приймає). Передаючий основний пристрій - активний, задатчик. Приймальне додатковий пристрій - пасивний, виконавець. Задатчик, починаючи (ініціюючи) передачу, займає шини інтерфейсу, виставляє адресу виконавця на шину адреси, задає напрям передачі (вводу - виводу, читання - запис), видає інформацію виконавцеві або приймає її з нього.

Задатчиком можуть бути всі пристрої, окрім пам'яті, а виконавцем всі пристрої, підключені до інтерфейсу. Один і той же пристрій може бути і виконавцем, і задатчиком. При зверненні до пам'яті процесор - задатчик, а при обробці запиту переривання - виконавець.

У МП-системі може бути декілька джерел запиту переривання і тому між запитами повинні бути пріоритетні відносини. Блок пріоритетних переривань (БПП) виділяє із запитів, що поступили, найбільш важливий, і по його сигналу МП, що управляє, тимчасово припинить виконання поточної програми і передасть керування іншій програмі. Одночасно може виникати декілька запитів переривання і необхідно визначити найбільш пріоритетний. Це встановлює схема «Арбітр». Схема формування сигналів інтерфейсу (ФСІ) створює сигнали, підтверджуючі переривання, і сигнали для роботи адаптера.

Різноманітні периферійні пристрої сполучаються з МП-системою за допомогою невеликого числа уніфікованих інтерфейсних ВІС. Шляхом програмування виконуваних ними функцій досягається висока універсальність.

У простих випадках використовуються регістри вводу, що адресуються, - виводи (їх називають порти). Перепрограмування їх обмежено. При керуванні простим периферійним пристроєм, що виконує лише декілька операцій, найбільш ефективне застосування портів. Наприклад, управляти через порт периферійним пристроєм можна командами вводу- виводу.

При побудові мікропроцесорних систем використовується магістрально-модульна організація. Вона полягає в тому, що окремі мікропроцесорні засоби виконані у вигляді закінчених модулів ВІС, які об'єднані в систему за допомогою шин (магістралей), розділених пристроями (модулями) в часі при передачі інформації. У них використовуються уніфіковані, тобто не залежні від периферійних пристроїв, команди вводу - виводу даних. У спеціальних блоках керування (адаптерах і контролерах) уніфіковані дані і команди перетворяться в коди і сигнали для окремих ПП. Периферійні пристрої через них підключаються до загальних шин мікропроцесора.

Набір ліній і шин, схеми підключення, сигнали і алгоритми передачі інформації створюють уніфікований інтерфейс.

Різноманітні периферійні пристрої за допомогою невеликої кількості уніфікованих інтерфейсних ВІС сполучаються з мікропроцесорною системою.

Ці ВІС програмовані по виконуваних функціях. Вони універсальні. Функціональне призначення інтерфейсних ВІС встановлюється подачею на них сигналів керування приходять від датчиків (зовнішніх джерел), або від мікропроцесора, а також шляхом комутації їх входів керування. У простих випадках при керуванні простим ПП використовуються буферні регістри вводу, що адресуються, - виводу (порти). Якщо ж мікропроцесорна система містить складні периферійні пристрої, які виконують багато різноманітних операцій, необхідні периферійні програмовані пристрої (ППА). У їх склад входить регістр керування. Мікропроцесор через нього здійснює програмоване керування периферійними пристроями. ППА - універсальний засіб керування, яке може використовуватися майже для всіх існуючих периферійних пристроїв вводу - виводу.

Контрольні запитання:

1. Що означає поняття - інтерфейс?

2. Яким чином організовується магістральна структура зв'язків?

3. Якими способами може передаватися інформація у мікропроцесорних системах?

4. Що означає уніфікований інтерфейс мікропроцесорних систем?

Інструкційна картка №31 для самостійного опрацювання навчального матеріалу з дисципліни «Основи електроніки та мікропроцесорної техніки»

І. Тема: 5 Технічні засоби зв'язку в сільському господарстві

5.1 Диспетчерський зв'язок

Мета: Формування потреби безперервного, самостійного поповнення знань; розвиток творчих здібностей та активізації розумової діяльності.

ІІ. Студент повинен знати:

- Загальні відомості організації телефонного зв'язку;

- Принцип телефонного зв'язку по проводах;

- Будова і принцип дії мікрофону;

- Будова і принцип дії телефону.

ІІІ. Студент повинен уміти:

- Застосовувати телефонний зв'язок;

ІV. Дидактичні посібники: Методичні вказівки до опрацювання.

V. Література: [6, с. 232-235].

VІ. Запитання для самостійного опрацювання:

1. Загальні відомості. Основи телефонного зв'язку.

2. Принцип телефонного зв'язку по проводах

3. Будова і принцип дії мікрофону

4. Будова і принцип дії телефону

VІІ. Методичні вказівки до опрацювання: Теоретична частина.

VІІІ. Контрольні питання для перевірки якості засвоєння знань:

1. Що таке електричний зв'язок? На які види він поділяється?

2. Будова, принцип дії мікрофону?

3. Як здійснюється телефонний зв'язок по проводах?

4. Будова і принцип дії телефону.

ІХ. Підсумки опрацювання:

Теоретична частина: Диспетчерський зв'язок

План:

1. Загальні відомості. Основи телефонного зв'язку.

2. Принцип телефонного зв'язку по проводах

3. Будова і принцип дії мікрофону

4. Будова і принцип дії телефону

Література

1. Загальні відомості. Основи телефонного зв'язку

Вся історія людства і його діяльність пов'язані з обміном різної інформації. Чим вище розвиток продуктивних сил суспільства, матеріальні і культурні потреби народу, тим більше об'єм передаваної інформації, що переробляється, тим вище вимоги до швидкості і надійності передачі, до швидкості доставки інформації. Можна сказати, що кількість передаваної і оброблюваної інформації характеризує інтенсивність людської діяльності.

Найбільш природною формою передачі інформації між людьми служить мова. І якщо людина для прийому інформації використовує не тільки слух, але і зір, нюх і інші органи чуття, то для видачі інформації він перш за все використовує мову (як усну, так і письмову).

Потреба в швидкій передачі інформації на відстань виникла на перших ступенях розвитку людства, але корінний перелом в розвитку зв'язку наступив в XIX столітті, коли для передачі повідомлення стали застосовувати електричний струм. У першій половині минулого століття був створений електричний телеграф, в другій - телефон.

Електричним зв'язком називають такий вид зв'язку, при якому інформація передається на відстань за допомогою електричних сигналів. Електричний зв'язок ділиться на дротяний і радіозв'язок. У свою чергу, дротяний електричний зв'язок підрозділяється на телефонний, телеграфний, для передачі даних та інші, а радіозв'язок - на радіотелефонну, радіотелеграфну, телевізійну і ін. Фізичне середовище, що передає сигнали, є лінією зв'язку (для дротяного - це дріт або кабель, для радіозв'язку - так званий ефір).

2. Принцип телефонного зв'язку по проводах

Для передачі мови на великі відстані за допомогою електричного струму необхідно мати джерело електричного струму, передавач мови (мікрофон), приймач мови (телефон) і електричну лінію, що сполучає мікрофон і телефон. Спрощена схема телефонного зв'язку показана на мал. 1.

Мал. 1. Схема телефонної передачі

На пункті, що передає, знаходиться мікрофон ВМ і джерело електричного струму GВ, на приймальному пункті - телефон ВF. Мова людини є коливаннями повітряного середовища. Голосові зв'язки людини здатні створювати звукові коливання частотами від 80 до 12 000 Гц, а сприймаються на слух людиною звукові коливання в ширшому діапазоні частот: від 16 до 20 000 Гц. Створення мікрофону і телефону, що забезпечують неспотворене перетворення коливань в смузі частот від 80 до 12 000 Гц, є складним технічним завданням. Численні дослідження показали, що розбірливість мови залежить від частот, які знаходяться в діапазоні від 300 до 3 400 Гц. Відповідно до рекомендації Міжнародного консультативного комітету з телефонії і телеграфії для телефонного зв'язку прийнятий діапазон частот від 300 до 3 400 Гц. Звукові коливання впливають на мембрану мікрофону, який перетворить звукові коливання в коливання електричного струму. Коливання електричного струму, розповсюджуючись по лінії, досягають приймального пункту, де за допомогою телефону знов перетворяться в коливання повітряного середовища.

Звукові коливання характеризуються періодом, частотою і амплітудою. Частотою звукових коливань називається число повних коливань протягом 1 с. Час одного повного коливання називається періодом коливань. Період коливань Т і частота коливань f зв'язані між собою співвідношенням f= 1/T. Амплітуда звукових коливань - найбільше відхилення коливання від його початкового положення. Якість телефонної передачі залежить від електричних властивостей лінії. Потужність, що передається по лінії зв'язку, зменшується унаслідок впливу опору, індуктивності і ємності, якими володіє лінія зв'язку. Для визначення ступеня зменшення потужності використовують поняття загасання. У техніці зв'язку загасання, а також посилення оцінюють не в абсолютних величинах, а в логарифмічних - децибелах (дб). Щоб забезпечити хорошу якість телефонної розмови сумарне загасання між двома абонентами на частоті 800 Гц повинне бути не більше 29,5 дб.

3. Будова і принцип дії мікрофону

Мікрофон призначений для перетворення енергії коливань повітряного середовища в енергію електричних коливань. У сучасних телефонних апаратах використовують вугільні мікрофони конструкції капсуля (мал. 2). Мікрофон складається з латунного корпусу 1, де розміщено два електроди 4, 6, один з яких прикріплений до металевої мембрани 2, інший жорстко сполучений з корпусом і ізольований від корпусу ізоляційною втулкою 5. Між електродами знаходиться вугільний порошок 3. У замкнутому ланцюзі струм від позитивного полюса батареї GВ через первинну обмотку I трансформатора Тр протікає через мікрофон до негативного полюса батареї.