Проектирование измерителя временного интервала

Размещено на http://www.allbest.ru/

1

СумГУ

Курсовая работа

по теме: «Проектирование измерителя временного интервала»

Выполнил: Пашко А.Н

группа ЭС-52

Проверил: Протасова Т.А.

Содержание

Введение

1. Методы измерения временных интервалов

2. Разработка структурной и функциональной схем устройства

3. Разработка принципиальной схемы устройства

3.1 Выбор элементной базы

3.2 Проектирование схем выделения фронтов временного интервала

3.3 Проектирование генератора

3.4 Проектирование делителей частоты

3.5 Синтез вычитающего двоично-десятичного счётчика с порядком счёта 8421+6 на D-триггерах

3.6 Проектирование устройства отображения

3.6.1 Синтез преобразователя кода

3.6.2 Синтез параллельного регистра с однофазным приёмом данных

3.7 Проектирование параллельно-последовательного преобразователя

3.8 Проектирование устройства управления

3.8.1 Синтез счётчика с коэффициентом пересчёта 16

3.8.2 Разработка схемы сброса

3.8.3 Разработка линии задержки

Заключение

Список литературы

Введение

Цифровая схемотехника - отрасль науки, техники и производства, которая связана с разработкой, исследованием, проектированием и изготовлением электронных систем, где преобразование и обработка информации происходит по закону дискретной функции. Промышленное развитие цифровой схемотехники имеет два направления: энергетическое (силовое), связанное с преобразованием постоянного и переменного токов для нужд металлургии, электротяги, электроэнергетики, и информационное, к которому принадлежат аудио- и видеоаппаратура, средства телекоммуникации, измерения, контроля и регулирования технологических процессов производств научных исследований в технических и гуманитарных сферах.

Обмен информацией в электронных системах осуществляется с помощью сигналов. Носителями сигналов могут быть разные физические величины - токи, напряжения, магнитные состояния, световые волны. Выделяют аналоговые (непрерывные) и дискретные сигналы.

Дискретные сигналы проще сохранять и обрабатывать, они меньше подвержены искажениям. Такие искажения проще выявить и исправить. Поэтому дискретные сигналы чаще используют на практике, чем непрерывные. Существуют два типа дискретных сигналов. Первый получен за время дискретизации по уровням или за время непрерывных сигналов; второй - в виде набора кодовых комбинаций знаков, чисел или слов.

Преобразование непрерывного информационного множества аналоговых сигналов на дискретное множество называется дискретизацией. Вторая подача в виде кодовых комбинаций слов является более универсальной и распространенной. Ее используют для кодирования человеческой речи на бумаге, в математике, в цифровой электронике.

Вероятно, что в недалеком будущем цифровая электроника займет монопольное положение на рынке электронных систем и устройств. Сегодня цифровые персональные компьютеры и контроллеры практически вытеснили аналоговые электронные вычислительные машины. То же самое происходит и с аппаратурой радиосвязи, радиовещания и телевидения (телевизорами, радиоприемниками, видеомагнитофонами, звукозаписями, фотоаппаратурой).

Полностью вытеснить аналоговую технику цифровая в принципе не сможет, потому что физические процессы, от которых электронная система получает информацию, имеют аналоговую природу; в этом случае на входе и выходе нужны цифроаналоговые и аналого-цифровые устройства.

Цифровая схемотехника - отрасль науки, техники и производства, которая связана с разработкой, исследованием, проектированием и изготовлением электронных систем, где преобразования и обработка информации осуществляется по закону дискретной функции. Промышленное развитие цифровой схемотехники имеет два направления: энергетический (силовой), связанный с преобразованием постоянного и переменного токов для нужд металлургии, электротяги, электроэнергетики, и информационный, которому принадлежат аудио- и видеоаппаратура, средства телекоммуникации, измерения, контроля и регулирования технологических процессов производств научных исследований в технических и гуманитарных сферах.

Цифровое измерительное устройство - это средство измерений, в котором значение измеряемой физической величины автоматически представляется в виде числа, индуцируемого на цифровом отсчетном устройстве, или в виде совокупности дискретных сигналов - кода.

1. Методы измерения временных интервалов

Существуют следующие методы электронного измерения интервалов времени по способу отображения информации:

- осциллографические;

- цифровые.

К цифровым методам измерения интервалов времени относятся:

-метод последовательного счёта;

-метод задержанных совпадений;

-нониусный метод;

-методы с промежуточным преобразованием.

Рассмотрим особенности каждого из перечисленных методов измерения.

Сущность метода последовательного счёта заключается в представлении измеряемого интервала ф_изм в виде последовательности некоторого количества импульсов, следующих друг за другом с определённым интервалом времени ф_о. По количеству импульсов этой последовательности, называемой квантующей, судят о длительности интервала. Количество импульсов квантующей последовательности является цифровым кодом интервала времени ф_изм. На рисунке 1.1 приведена временная диаграмма при методе последовательного счёта.

Рисунок 1.1 - Временная диаграмма при методе последовательного счёта

а) импульсы квантующей последовательности;

б) импульсы определяющие начало и конец измеряемого интервала времени;

в) управляющий импульс;

г) импульсы на входе селектора

Устройство, реализующее этот метод, называют преобразователем последовательного счёта. Функциональная схема устройства приведена на рисунке 1.2. Алгоритм его работы следующий. На временной селектор поступают импульсы с генератора квантующей последовательности. Временной селектор управляется прямоугольным импульсом, длительность которого равна измеряемому интервалу ф_изм. Управляющий импульс формируется блоком формирования.

Рисунок 1.2 - Функциональная схема преобразователя последовательного счёта

При наличии управляющего импульса через селектор проходят импульсы квантующей последовательности, которые затем регистрируются счетчиком.

Недостатком метода является недостаточная во многих случаях точность. Для повышения точности необходимо уменьшать промежуток ф_о или каким-либо образом учитывать интервалы Дф₁ и Дф₂. Уменьшение промежутка ф_о требует повышения быстродействия пересчётных схем, что трудноосуществимо. Интервал Дф₁ можно свести к нулю, если выполнить синхронизацию импульсов квантующей последовательности стартовым импульсом. Для учёта интервала Дф₂ существуют различные методы.

Нониусный метод. Нониусный метод нашел широкое применение в технике измерения интервалов времени как в качестве средства уменьшения погрешности преобразователей последовательного счета, так и в качестве самостоятельного метода построения некоторых измерительных устройств.

На рисунке 1.3 приведена функциональная схема измерителя интервалов времени с нониусным методом уменьшения погрешности Дф₂ и с синхронизацией стартового импульса (Дф₁ =0).

Рисунок 1.3 - Функциональная схема измерителя временных интервалов по нониусному методу

Схема работает следующим образом. Импульсы с генератора квантующей последовательности поступают на входы схем совпадения и на вход делителя частоты. Делитель частоты формирует импульсы, синхронные с квантующей последовательностью и служащие для запуска исследуемых устройств. Одновременно импульсы делителя открывают схему совпадения, выходные импульсы которого регистрируются счетчиком грубого отсчета.

Генератор нониусных импульсов запускается стоповым импульсом. Генерируемые им импульсы с периодом

ф_и = (n-1)/n,

где n - целое число, поступают на другой вход схемы совпадений и одновременно регистрируются счетчиком точного отсчета.

Через некоторый промежуток времени, зависящий от длительности участка ф₀-Дф₂, произойдет совпадение импульсов квантующей и нониусной последовательностей. Импульс схемы совпадения блокирует генератор нониусных импульсов. Очевидно, что количество импульсов, зарегистрированных счетчиком, пропорционально длительности участка ф₀-Дф₂.

Измеренный интервал ф_изм можно выразить в виде

Ф_изм=(N-N_н) ф₀+ N_н Дф_н, (1.1)

где N - показания счетчика грубого отсчета;

N_н - показания счетчика точного отсчета;

Дф_н - шаг нониуса, равный ф₀ /n.

Таким образом, нониусный метод позволяет свести абсолютную погрешность измерений к величине ф₀ /n. При этом величина n может достигать достаточно больших значений (несколько десятков и даже сотен), что и обусловливает широкое распространение метода.

Использование нониусного метода при больших значениях n предъявляет к узлам схемы ряд требований, наиболее существенными из которых являются:

высокая стабильность частоты нониусной последовательности;

высокая стабильность параметров импульсов обеих последовательностей;

высокая разрешающая способность схем совпадений.

Существенным недостатком нониусного метода является неудобство отсчета результатов измерений по нескольким табло с последующими вычислениями.

К методам с промежуточным преобразованием относят метод преобразования время-амплитуда а также метод преобразования масштаба времени.

Метод преобразования время-амплитуда применяется для учёта участка Дф₂ в преобразователе последовательного счёта. На рисунке 1.4 приведена функциональная схема измерительного устройства.

Алгоритм работы устройства следующий. Импульсы квантующей последовательности с генератора поступают на первые входы схем совпадения 1 и 2, которые по вторым входам управляются триггером.

С приходом стартового импульса триггер опрокидывается, при этом открывается схема совпадения 2 и закрывается схема совпадения 1. Начинает работать схема грубого измерения времени, состоящая из схемы совпадения 2 и счетчика.

Рисунок 1.4 - Функциональная схема измерителя временного интервала по методу преобразования время-амплитуда

Стоповый импульс возвращает триггер в исходное положение, закрывается схема совпадения 2 и открывается схема совпадения 1. Стоповый импульс одновременно поступает на преобразователь время - амплитуда и запускает его. Первый импульс с выхода схемы совпадения 1 прекращает работу преобразователя. На выходе преобразователя при этом возникает импульс, амплитуда которого пропорциональна длительности интервала между двумя импульсами - стоповым и первым импульсом с выхода схемы совпадения 1, т. е. пропорционально участку Дф₂. В качестве преобразователя время - амплитуда наиболее часто используется генератор линейного пилообразного напряжения, управляемый двумя импульсами - запускающим и останавливающим.

Далее импульс с выхода преобразователя поступает на вход n-канального амплитудного анализатора. В простейшем случае амплитудный анализатор может быть выполнен в виде n параллельно соединенных интегральных дискриминаторов с равноотстоящими друг от друга порогами дискриминации. В зависимости от амплитуды импульса на выходе преобразователя на выходе анализатора получится сигнал того или иного вида (вид сигнала зависит от типа используемого анализатора), несущий информацию о длительности интервала Дф₂. Этот сигнал поступает на блок дешифрирования и индикации.

Метод преобразования масштаба времени состоит в том, что длительность измеряемого интервала ф_изм преобразуется в импульс длительностью kф_изм, которая измеряется с помощью преобразователя последовательного счета. Обычно преобразование масштаба времени осуществляется в два этапа. Первый из них заключается в преобразовании вида время-амплитуда, второй - в преобразовании вида амплитуда - время. На рисунке 1.5 приведена общая функциональная схема измерительного устройства. Стартовый и стоповый импульсы, интервал ф_изм между которыми требуется измерить, поступают на преобразователь масштаба времени. Импульс на выходе преобразователя, имеющий длительность kф_изм, управляет схемой совпадения, которая во время действия этого импульса пропускает квантующие импульсы с генератора на счетчик. Следовательно, генератор, схема совпадения и счетчик представляют собой преобразователь последовательного счета, с помощью которого осуществляется измерение интервала kф_изм.

Рисунок 1.5 - Функциональная схема измерителя временного интервала по методу преобразования масштаба времени

Для измеряемого интервала можно записать

ф_изм=Nф₀/k,

где N - количество импульсов, зарегистрированных счетчиком.

Таким образом, рассматриваемый метод позволяет измерить малые интервалы времени, не прибегая к быстродействующим пересчетным схемам.

Погрешность метода преобразования масштаба времени определяется в основном значением и постоянством коэффициента преобразования k.

2. Разработка структурной и функциональной схем устройства

интервал время измерительный детектор

В структурную схему проектируемого устройства входят следующие элементы:

- Формирователь импульсов (ФИ) - формирует управляющий сигнал, разрешающий начинать счет, при поступлении переднего фронта измеряемого импульса. Останавливает счет при поступлении заднего фронта измеряемого импульса.

- Тактовый генератор (ТГ) - формирует импульсы высокой частоты, необходимые для измерения временного интервала, а также импульсы, необходимые для обеспечения работы преобразователя кода, передающего информацию в канал связи.

- Схема подсчета тактовых импульсов (СПИ) - подсчитывает число импульсов, укладывающихся в измеряемом интервале времени.

- Блок управления (БУ) - необходим для согласования во времени функционирования всех узлов устройства.

- Блок отображения (БО) - необходим для отображения результата измерения.

- Преобразователь параллельного кода в последовательный (ППК) - осуществляет преобразование кода для его передачи в канал связи.

На рисунке 2.1 представлена структурная схема цифрового измерительного устройства, включающая описанные выше элементы.

Рисунок 2.1 - Структурная схема проектируемого устройства

Структурная схема устройства состоит из блока ФИ, который вырабатывает сигналы по приходу переднего фронта измеряемого импульса, и по поступлению заднего фронта. Сигнал, вырабатываемый при поступлении переднего фронта, разрешает прохождение тактовых импульсов от ТГ на СПИ, которая при поступлении тактовых импульсов от ТГ производит подсчёт. При поступлении заднего фронта, импульсы с ТГ перестают поступать на СПИ, и подсчёт останавливается. Двоичная комбинация на выходе СПИ, по разрешающему сигналу БУ поступает на входы БО и ППК. Далее результат измерения отображается в БО, а в схеме ППК двоичная комбинация преобразовывается из параллельного кода в последовательный, для дальнейшего прохождения в канал связи.

Построим функциональную схему измерительного устройства.

- Формирователь импульсов - формируют сигналы, определяющие начало и конец измеряемого временного интервала. Включает в себя детекторы переднего (формирует сигнал определяющий начало импульса) и заднего (сигнал конца импульса) фронта.

- С детекторов фронтов импульсы попадают на триггер с помощью которого происходит выделение требуемого временного интервала.

- Конъюнктор позволяет разрешить или запретить прохождение тактовых импульсов, вырабатываемых генератором.

- Счетчик, необходимый для подсчета импульсов. Для сокращения количества элементов при построении измерителя временных интервалов в качестве счетчика для подсчета тактовых сигналов будем использовать двоично-десятичный счетчик, работающий в соответствии с кодом обмена с устройством обработки.

Такой счетчик будет содержать последовательно включенных одноразрядных двоично-десятичных счетчиков. Количество двоичных разрядов счетчика определим по формуле:

. (2.1)

- Регистр хранения - запоминает информацию, поступающую со счетчика импульсов, а также позволяет избежать мерцания во время отображения результата подсчета на индикаторе. Это происходит благодаря тому, что считывание информации из регистра осуществляется только лишь по окончании счета счетчиком.

- Преобразователь кода, преобразующий информацию, поступающую с регистра хранения, в формат, удобный для работы десятичного индикатора. По условию со счетчика поступает код типа 8421+6.

- Цифровой десятичный индикатор. Определим разрядность индикаторного устройства по формуле:

, (2.2)

где D_max - максимальное значение измеряемой величины, ДD - точность измерения.

(2.3)

- Генератор - генерирует прямоугольные импульсы заданной частоты, необходимые для подсчета импульсов и передачи данных. В работе используются генератор частоты и два делителя частоты на 3 и на 50, на выходах которых тактовые частоты соответственно равны Гц и Гц.

- Преобразователь параллельного кода в последовательный. Для реализации преобразователя кода в работе используется регистр с параллельным вводом и последовательным выводом информации.

Разрядность регистра с параллельным вводом и последовательным выводом информации определим исходя из того, что для отображения каждого десятичного разряда требуется 4 бита:

. (2.4)

- Схема управления, обеспечивает согласование во времени работы всех блоков устройства. Управляет передачей информации с регистра хранения на индикатор и в канал связи.

На рисунке 2.3 представлена функциональная схема проектируемого устройства подсчёта импульсов, которая работает по следующему принципу: в начальный момент времени сигнал подается на вход ДПФ, который вырабатывает импульс, поступающий на вход S триггера Т, устанавливая его выход Q в единичное состояние, таким образом обеспечивая непрерывную подачу сигнала на логический элемент И, на второй вход которого подается сигнал от делителя частоты f/3. Когда на выходе Q триггера Т сигнал высокого уровня - тактовые импульсы от генератора поступают на счётчик. Если на вход приходит задний фронт импульса - ДЗФ вырабатывает сигнал, который поступает на вход R триггера Т, и сбрасывает его, при этом на выходе Q устанавливается низкий уровень сигнала, а на входе элемента И появиться логический «0», что не пропускает прохождение импульсов от генератора - счётчик остановит счёт.

По приходу импульса о заднем фронте сигнала, включается схема БУ, которая вырабатывает сигнал о разрешение записи в регистр хранения и регистр сдвига для выдачи данных из них на индикаторы и в канал связи, соответственно. После чего БУ переводит элементы устройства в исходное состояние (т.е. сбрасывает) для продолжения измерения длительности других импульсов.

На рисунке 2.2 приведена блок-схема алгоритма функционирования устройства.

Рисунок 2.2 - Блок-схема алгоритма работы устройства

Устройство измерения временных интервалов функционирует по следующему алгоритму.

Когда на вход устройства поступает передний фронт сигнала, то включается генератор, который через делитель f/3 вырабатывает импульсы частотой f₁=10000Гц, и подает тактовый сигнал включения счётчика, который подсчитывает количество импульсов до прихода заднего фронта сигнала. Если происходит переполнение счётчика, то включается ещё один счётчик, а предыдущий выдает результат подсчёта, который записывается в регистр хранения, для отображения на индикаторе, и в параллельно-последовательный регистр для передачи далее в канал связи. Если же происходит переполнение на первом счётчике, то включается второй счётчик, если происходит переполнение и на нём, то включается третий счётчик, если же и на третьем счётчике происходит переполнение, то загорается индикатор, сообщающий об ошибке. Когда на вход перестаёт поступать сигнал, тактовые импульсы с генератора не подаются на счётчик и схему управления - счётчик сохраняет своё значение до прихода следующего сигнала.

Рисунок 2.3 - Функциональная схема устройства

3. Разработка принципиальной схемы устройства

3.1 Выбор элементной базы

Для построения устройства измерения временного интервала необходимо выбрать серию микросхем, на которых будут реализованы все блоки устройства.

Выбор следует проводить среди основных типов логик: ТТЛ, ЭСЛ, МОП. По помехоустойчивости наибольше подходят микросхемы ТТЛ серии. Микросхемы ЭСЛ имеют недостаточную помехоустойчивость, а МОП микросхемы имеют избыточную помехоустойчивость и их применение оправдано в устройствах, блоки которых подвергаются значительным воздействиям помех. Измеритель временных интервалов не является таким устройством. Кроме того проектируемое устройство предназначено для измерения продолжительности положительных импульсов, а микросхемы ЭСЛ - микросхемы отрицательной логики, и для их применения нужно использовать преобразователь уровней, что несколько усложняет конструкцию устройства.

В результате сравнения основных серий микросхем ТТЛ логики была выбрана серия КР1533, имеющая следующие основные параметры, приведённые в таблице 3.1.

Таблица 3.1 - Основные параметры микросхем серии КР1533

Параметр	Значение
, мА	-0,2
, мА	0,02
, В	0,4
, В	2,5
Краз	20
, нс	4
Рпот, мВт	1
Uпом, В	0,8
f, МГц	100

Из таблицы 3.1 можно заключить, что микросхемы серии КР1533 имеют достаточное для проектируемого устройства быстродействие, помехоустойчивость, коэффициент разветвления и достаточно низкую потребляемую мощность. Кроме того функциональный состав микросхем данной серии является достаточно широким, что также немаловажно при практическом применении.

Применение микросхем других ТТЛ серий совместно с выбранной серией микросхем также возможно без применения преобразователей уровня сигналов.

3.2 Проектирование схем выделения фронтов временного интервала

Для управления моментами начала и окончания счёта импульсов от тактового генератора нужно устройство, которое бы формировало соответственно импульсы начала и окончания счёта. При измерении временных интервалов импульсов такими устройствами являются детекторы фронтов. В соответствии с заданием на курсовую работу необходимо спроектировать устройство для измерения продолжительности импульсов. С учётом этого, для формирования импульса начала счёта необходимо применить детектор переднего фронта, а для формирования импульса окончания счёта - детектор заднего фронта.

Существует достаточно много схем детекторов переднего и заднего фронта. Все они имеют свои достоинства и недостатки. В данном устройстве целесообразно применить схему детектора на логических элементах. Данная схема является наиболее простой из-за отсутствия элементов обвязки микросхем. Типовая схема детектора переднего фронта показана на рисунке 3.1

Рисунок 3.1 - Детектор переднего фронта

Принцип работы схемы поясняет временная диаграмма рисунок 3.2.

Рисунок 3.2 - Временная диаграмма детектора переднего фронта

Как видно из временной диаграммы, импульс на выходе схемы появляется в момент появления переднего фронта входного импульса и длится некоторое время. Длительность выходного импульса определяется временем задержки логических элементов входящих в состав детектора. Длительность выходного импульса должна быть достаточной для чёткого срабатывания триггера, управляющего началом и окончанием счёта импульсов генератора. Для уверенного срабатывания триггера нужно чтобы выполнялось условие 3.1.

. (3.1)

В качестве RS-триггера применим микросхему КР1533ТР2, время срабатывания которой не превышает 26 нс [1]. Длительность выходного импульса детектора переднего фронта составит:

, (3.2)

где n - количество логических элементов, входящих в состав детектора;

t_здр - время задержки переключения логического элемента.

Минимальная требуемая длительность импульса для данного триггера равна:

. (3.3)

Для построения детектора переднего фронта применим микросхему КР1533ЛА3, содержащую 4 логических элемента 2-И-НЕ со средним временем задержки 8 нс [1]. В данном случае длительность импульса равна:

. (3.4)

Для увеличения длительности выходного импульса детектора переднего фронта до необходимой величины необходимо применить четыре последовательно включённых инвертора выполненных на микросхеме КР1533ЛА3. Схема детектора переднего фронта примет в этом случае вид, показанный на рисунке 3.3.

Рисунок 3.3 - Схема детектора переднего фронта

Типовая схема детектора заднего фронта имеет вид, показанный на рисунке 3.4.

Рисунок 3.4 - Детектор заднего фронта

Временная диаграмма, поясняющая принцип работы детектора заднего фронта представлена на рисунке 3.5.

Рисунок 3.5 - временная диаграмма детектора заднего фронта

Для построения детектора заднего фронта применим микросхему КР1533ЛЕ1, содержащую 4 логических элемента 2-ИЛИ-НЕ со средним временем задержки 11 нс [1]. В этом случае длительность импульса равна:

. (3.5)

Полученная длительность выходного импульса меньше минимально необходимой (3.3). Для получения длительности выходного импульса не меньше минимальной необходимо в схему детектора заднего фронта включить 4 логических элемента микросхемы КР1533ЛЕ1. Схема детектора заднего фронта в этом случае будет иметь вид, показанный на рисунке 3.6, а длительность выходного импульса будет равна:

. (3.6)

Рисунок 3.6 - Схема детектора заднего фронта

3.3 Проектирование генератора

Для синхронизации работы схемы устройства, получения импульсов для измерения временного интервала, импульсов задающих скорость передачи данных в канал связи необходимо иметь генератор, который бы мог генерировать тактовые импульсы с заданной частотой следования и длительностью импульса. Причём длительность импульсов генератора должна быть достаточной для срабатывания всех устройств, работающих от него.

Частоту генератора выбирают из условия:

. (3.7)

где НОК - наименьшее общее кратное.

Согласно заданию на курсовую работу точность измерения ДD равна 0,1 мс, а скорость передачи данных в канал связи V_пер равна 600 бит/с. В соответствии с этим частота генератора тактовых импульсов равна:

. (3.8)

Для обеспечения заданной точности измерения и скорости передачи требуются разные таковые частоты. Применение двух тактовых генераторов может решить эту проблему, однако оба генератора должны работать синхронно, с чем возникают сложности. Поэтому на практике применяют один генератор и делители частоты для получения необходимых тактовых частот. В разрабатываемом устройстве применяется две тактовые частоты, поэтому используются два делителя частоты с разными коэффициентами деления. Коэффициенты деления можно рассчитать по следующим формулам:

. (3.9)

Коэффициенты деления делителей частоты, рассчитанные по формулам 3.9 равны:

; (3.10)

. (3.11)

Исходя из того что частота генератора равна 30 кГц период генерации равен:

. (3.12)

При скважности импульсов равной 2 длительность импульса должна быть равна длительности паузы:

. (3.13)

Схема генератора тактовых импульсов подана на рисунке 3.7.

Рисунок 3.7 - Схема генератора тактовых импульсов

Буферные каскады в генераторе улучшают форму выходного напряжения и уменьшают влияние нагрузки на частоту генерации.

Формулы для расчёта длительности импульса и паузы имеют следующий вид:

(3.14)

Для получения заданной частоты сопротивление резистора и ёмкость конденсатора должны соответственно равняться:

 (3.15)

3.4 Проектирование делителей частоты

Необходимость в делителях частоты была обоснована в предыдущем разделе. Делители частоты целесообразно строить на последовательном счётчике на D-триггерах с заданным коэффициентом пересчёта по методу дешифрации состояний.

Для построения счётчика с заданным коэффициентом пересчёта строится обычный счётчик на D-триггерах, а затем вводятся связи, запрещающие лишние состояния. Следует отметить, что можно запретить как первые, так и последние лишние состояния.

Для построения счётчика с n устойчивыми состояниями необходимо D-триггеров. Для построения счётчика с коэффициентом пересчёта 3 нужно триггера. Выбираем микросхему КР1533ТМ2, содержащую 2 D-триггера со входами установки. Запрещённые состояния будут находиться сзади начиная с 3. Схема делителя частоты показана на рисунке 3.8, временная диаграмма поясняющая принцип его работы - на рисунке 3.9.

Рисунок 3.8 - Схема делителя частоты на 3



Рисунок 3.9 - Временная диаграмма делителя частоты на 3

Для построения делителя частоты на 50 нужно D-триггеров. Выберем 3 микросхемы КР1533ТМ2, содержащие по 2 D-триггера с установочными входами. Запрещённые состояния счётчика будут следовать сзади начиная с 50. Двоичный код числа 50 - 110010. Схема делителя частоты на 50 приведена на рисунке 3.10.

Рисунок 3.10 - Схема делителя частоты на 50

3.5 Синтез вычитающего двоично-десятичного счётчика с порядком счёта 8421+6 на D-триггерах

Согласно заданию на курсовую работу двоично-десятичный счётчик должен быть синтезирован на D-триггерах, причём он должен иметь заданный в соответствии с вариантом порядок счёта. В задании указан порядок счёта 8421+6, в соответствии с данным порядком счёта двоичный код десятичных цифр приведён в таблице 3.2.

Таблица 3.2 - Двоично-десятичный код

Десятичная цифра	Двоично-десятичный код
0	0110
1	0111
2	1000
3	1001
4	1010
5	1011
6	1100
7	1101
8	1110
9	1111

Для синтеза вычитающего счётчика необходимо сначала привести таблицу функционирования D-триггера (таблица 3.3).

Таблица 3.3 - Таблица функционирования синхронного D-триггера

Qt	C	D	Qt+1
0	0	0	0
0		1	0
1		0	1
1		1	1
0	1	0	0
0		1	1
1		0	0
1		1	1

Из таблицы 3.3 видно, что состояние входа D триггера переписывается на его выход Q только при наличии высокого уровня на входе С. Учитывая таблицу функционирования D-триггера можно составить таблицу функционирования вычитающего счётчика (таблица 3.4).

Таблица 3.4 - Таблица функционирования вычитающего счётчика

№	Q1	Q2	Q3	Q4	Q1	Q2	Q3	Q4	Z	D1	D2	D3	D4
0	0	0	0	0	*	*	*	*	0	*	*	*	*
1	0	0	0	1	*	*	*	*	0	*	*	*	*
2	0	0	1	0	*	*	*	*	0	*	*	*	*
3	0	0	1	1	*	*	*	*	0	*	*	*	*
4	0	1	0	0	*	*	*	*	0	*	*	*	*
5	0	1	0	1	*	*	*	*	0	*	*	*	*
6	0	1	1	0	1	1	1	1	0	1	1	1	1
7	0	1	1	1	0	1	1	0	1	0	1	1	0
8	1	0	0	0	0	1	1	1	0	0	1	1	1
9	1	0	0	1	1	0	0	0	0	1	0	0	0
10	1	0	1	0	1	0	0	1	0	1	0	0	1
11	1	0	1	1	1	0	1	0	0	1	0	1	0
12	1	1	0	0	1	0	1	1	0	1	0	1	1
13	1	1	0	1	1	1	0	0	0	1	1	0	0
14	1	1	1	0	1	1	0	1	0	1	1	0	1
15	1	1	1	1	1	1	1	0	0	1	1	1	0

Следующим шагом при синтезе вычитающего счётчика является минимизация полученных функций D₁, D₂, D₃ и D₄. Минимизацию этих функций удобно проводить с помощью карт Карно. Для построения схемы в базисе Шеффера необходимо произвести минимизацию функций по единицам. Процесс минимизации показан в таблицах 3.5 - 3.8.

Таблица 3.5 - Минимизация функции D₁ с помощью карты Карно

Таблица 3.6 - Минимизация функции D₂ с помощью карты Карно

Таблица 3.7 - Минимизация функции D₃ с помощью карты Карно

Результат минимизации функций D₁, D₂, D₃, D₄ необходимо преобразовать для построения схемы в базисе Шеффера. Результаты минимизации и преобразования функций поданы в формулах 3.16 - 3.19, а функция заема Z - 3.20.

; (3.16)

; (3.17)

; (3.18)

; (3.19)

. (3.20)

Для построения схемы понадобятся 4 D-триггера, элементы 2-И-НЕ и 3-И-НЕ. Применим микросхемы КР1533ТМ2, КР1533ЛА3 и КР1533ЛА4. Схема синтезированного двоично-десятичного счётчика с порядком счёта 8421+6 подана на рисунке 3.11. Временная диаграмма, поясняющая принцип его работы подана на рисунке 3.12.

Таблица 3.8 - Минимизация функции D₄ с помощью карты Карно

Рисунок 3.11 - Схема двоично-десятичного счётчика



Рисунок 3.12 - Временная диаграмма двоично-десятичного счётчика

3.6 Проектирование устройства отображения

В состав устройства отображения входят преобразователь кода, регистр и индикаторы. Для согласования регистра с индикатором нужно применить элементы с повышенной нагрузочной способностью. В качестве таких элементов удобно использовать микросхему КР1533ЛН8, которая содержит 6 логических элементов НЕ с повышенной нагрузочной способностью. Максимальный ток для таких элементов составляет 24 мА. В качестве индикатора применим индикатор АЛС324Б красного цвета свечения. Его основные параметры приведены в таблице 3.9.

Таблица 3.9 - Параметры индикатора АЛС324Б

Параметр	Значение
Сила света, мкд (при токе, мА)	0,15(20)
Прямое напряжение, В	2,5
Прямой ток через сегмент, мА	25
Максимум спектрального распределения излучения, мкм	0,66
Высота знака	7,5
Число разрядов	1
Общий электрод	анод

Для ограничения максимального тока через индикатор необходимо применить ограничительные резисторы. Рассчитать сопротивление ограничительных резисторов можно по формуле 3.21.

, (3.21)

где U_и.п. - напряжение источника питания микросхемы;

U_пр - прямое падение напряжения на сегменте индикатора;

U⁰ - напряжение логического нуля микросхемы;

I_пр - прямой ток через сегмент индикатора.

Выбрав прямой ток через индикатор равным 20 мА, и приняв напряжение логического нуля равным 0,5 В получим:

. (3.22)

3.6.1 Синтез преобразователя кода

Согласно заданию на курсовую работу результат измерения должен быть визуализирован с помощью семисегментных индикаторов. Преобразователь кода предназначен для управления семисегментным индикатором посредством преобразования двоично-десятичного кода в код, позволяющий правильно отображать результат измерения с помощью семисегментного индикатора.

Существует несколько способов построения преобразователя кода. В последующих подразделах будут рассмотрены некоторые из них.

Синтез преобразователя кода на основе Булевых уравнений

Данный способ синтеза преобразователя кода основан на том, что каждой из разрешенных кодовых комбинаций ставится в соответствие семиразрядная кодовая комбинация, с помощью которой на индикатор выводится соответствующая десятичная цифра. Далее производится минимизация не полностью определённых функций a - g с помощью карт Карно по единицам и нулям, а затем строятся схемы преобразователя кода в базисе Шеффера и Пирса соответственно.

В таблице 3.10 подана таблица функционирования преобразователя кода.

Таблица 3.10 - Таблица функционирования преобразователя кода

№	х1	х2	х3	х4	Десятичная цифра	a	b	c	d	e	f	g
0	0	0	0	0	*	*	*	*	*	*	*	*
1	0	0	0	1	*	*	*	*	*	*	*	*
2	0	0	1	0	*	*	*	*	*	*	*	*
3	0	0	1	1	*	*	*	*	*	*	*	*
4	0	1	0	0	*	*	*	*	*	*	*	*
5	0	1	0	1	*	*	*	*	*	*	*	*
6	0	1	1	0	0	1	1	1	1	1	1	0
7	0	1	1	1	9	1	1	1	1	0	1	1
8	1	0	0	0	8	1	1	1	1	1	1	1
9	1	0	0	1	7	1	1	1	0	0	0	0
10	1	0	1	0	6	1	0	1	1	1	1	1
11	1	0	1	1	5	1	0	1	1	0	1	1
12	1	1	0	0	4	0	1	1	0	0	1	1
13	1	1	0	1	3	1	1	1	1	0	0	1
14	1	1	1	0	2	1	1	0	1	1	0	1
15	1	1	1	1	1	0	1	1	0	0	0	0

Проведение минимизации функций a - g при помощи карт Карно подано в таблицах 3.11 - 3.17, а результаты проведения минимизации - в формулах 3.23 - 3.36.

Таблица 3.11 - Минимизация функции a с помощью карты Карно

; (3.23)

. (3.24)

Таблица 3.12 - Минимизация функции b с помощью карты Карно

; (3.25)

. (3.26)

Таблица 3.13 - Минимизация функции с помощью карты Карно

; (3.27)

. (3.28)

Таблица 3.14 - Минимизация функции d с помощью карты Карно

; (3.29)

. (3.30)

Таблица 3.15 - Минимизация функции е с помощью карты Карно

; (3.31)

. (3.32)

Таблица 3.16 - Минимизация функции f с помощью карты Карно

; (3.33)

. (3.34)

Таблица 3.17 - Минимизация функции g с помощью карты Карно

; (3.35)

. (3.36)

Схема преобразователя кода в базисе Шеффера приведена на рисунке 3.13. При построении схемы применены микросхемы КР1533ЛА1, КР1533ЛА2, КР1533ЛА3, КР1533ЛА4.

Схема преобразователя кода в базисе Пирса приведена на рисунке 3.14. При построении схемы применены микросхемы КР1533ЛЕ1, КР1533ЛЕ4, КР531ЛЕ7.



Рисунок 3.13 - Схема преобразователя кода в базисе Шеффера

Рисунок 3.14 - Схема преобразователя кода в базисе Шеффера

Синтез преобразователя кода на основе системы дешифратор-шифратор

Синтез преобразователя кода данным методом заключается в применении полного дешифратора и шифратора. Количество выходов полного дешифратора в данном случае равно 2⁴=16, а количество входов шифратора - 2⁷=128. Задача заключается в определении входа шифратора, с которым нужно соединить соответствующий выход дешифратора для получения на его выходе нужной комбинации. Расчёт номера входа шифратора ведётся с учётом весов разрядов требуемого семиразрядного кода. На практике такой метод применять нецелесообразно из-за больших аппаратурных затрат. В таблице 3.18 приведены номера входов шифратора соответствующие номерам выходов дешифратора. Схема разработанного устройства подана на рисунке 3.15.

Таблица 3.18 - Таблица функционирования преобразователя кода

№	х1	х2	х3	х4	Десятичная цифра	a	b	c	d	e	f	g	Вход шифратора
0	0	0	0	0	*	*	*	*	*	*	*	*	*
1	0	0	0	1	*	*	*	*	*	*	*	*	*
2	0	0	1	0	*	*	*	*	*	*	*	*	*
3	0	0	1	1	*	*	*	*	*	*	*	*	*
4	0	1	0	0	*	*	*	*	*	*	*	*	*
5	0	1	0	1	*	*	*	*	*	*	*	*	*
6	0	1	1	0	0	1	1	1	1	1	1	0	126
7	0	1	1	1	9	1	1	1	1	0		1	123
8	1	0	0	0	8	1	1	1	1	1	1	1	127
9	1	0	0	1	7	1	1	1	0	0	0	0	112
10	1	0	1	0	6	1	0	1	1	1	1	1	95
11	1	0	1	1	5	1	0	1	1	0	1	1	91
12	1	1	0	0	4	0	1	1	0	0	1	1	51
13	1	1	0	1	3	1	1	1	1	0	0	1	121
14	1	1	1	0	2	1	1	0	1	1	0	1	109
15	1	1	1	1	1	0	1	1	0	0	0	0	48



Рисунок 3.15 - Схема преобразователя кода на основе системы дешифратор-шифратор

Синтез преобразователя кода на основе программируемой логической матрицы

Программируемая логическая матрица имеет п входов, k элементов И, выходы которых образуют k вертикальных шин, m элементов ИЛИ, выходы которых подключены к сумматорам по модулю 2 выполняющим роль управляемых инверторов. Выходы этих m инверторов являются выходами самой ПЛМ. Каждый элемент И имеет 2п входов, которыми он связан со всеми шинами входных сигналов и их инверсий. В линии связи включены специальные перемычки. Эти перемычки выполняются из определенного материала (например, нихром, кристаллический кремний) или в виде специальных р-n переходов так, чтобы их можно было выборочно разрушать («выжигать»), оставляя лишь те связи, которые нужны потребителю ПЛМ. В ряде типов ПЛМ выжигать перемычки может сам потребитель, подавая на соответствующие выводы корпуса импульсы тока или напряжения определенной амплитуды и длительности.

Элементы ИЛИ в ПЛМ, так же как и элементы И, имеют на входах выжигаемые перемычки, с помощью которых они подключены ко всем вертикальным шинам. После выжигания на программаторе ненужных перемычек у элементов ИЛИ также остаются лишь те связи с вертикалями, которые необходимы потребителю. Техническая реализация элементов ИЛИ такова, что после выжигания перемычек на «ни к чему не подключенных» входах ИЛИ обеспечиваются уровни логического нуля.

Аналогичным образом программируют отсутствие или выполнение инвертирования выходов ИЛИ, соответственно пережигая или оставляя перемычки на верхних входах элементов М2.

Методы технологического исполнения элементов И, ИЛИ, М2 и разрушаемых перемычек могут быть различными. С точки зрения логического проектирования существенно лишь то, что схемотехник, использующий ПЛМ, может по своему усмотрению:

- подать на любой элемент И любую комбинацию входов ПЛМ или их инверсий;

- подключить к любому элементу ИЛИ любую комбинацию вертикальных шин (выходов И);

- проинвертировать выходы любых ИЛИ.

Такие возможности позволяют очень просто реализовывать на ПЛМ преобразователи кодов или, что то же самое, системы логических функций.

Построим преобразователь кода на основе ПЛМ (рисунок 3.16).

Рисунок 3.16 - Схема преобразователя кода на ПЛМ

3.6.2 Синтез параллельного регистра с однофазным приёмом данных

Для того чтобы информация выводимая на индикаторы могла отображаться сколь угодно долго, а также для исключения отображения процесса подсчёта импульсов счётчиком (мерцаний) необходимо применение устройства которое позволило бы хранить полученную от двоично-десятичного счётчика информацию. Таким устройством является параллельный регистр. Число его разрядов определяется количеством разрядов информации выдаваемой счётчиком, а количество требуемых регистров - количеством требуемых элементов отображения.

Запись в регистр должна производиться после окончания подсчёта импульсов двоично-десятичным счётчиком. Перед записью регистр должен быть установлен в начальное значение (обнулен).

Для построения регистра удобно использовать D-триггеры. Для этого подходит микросхема КР1533ТМ2. схема синтезированного регистра приведена на рисунке 3.17.

Рисунок 3.17 - Схема параллельного регистра

3.7 Проектирование параллельно-последовательного преобразователя

Данный узел разрабатываемого устройства используется для передачи данных в канал связи. Запись в регистр производится параллельно, а выдача данных - последовательно. Для исключения записи в регистр раньше окончания подсчёта импульсов применяется схема запрещающая запись до появления импульса на выходе детектора заднего фронта.

Регистр целесообразно строить на основе D-триггеров. Их количество определяется количеством информации, которую необходимо передать в канал связи. В разрабатываемом устройстве в канал связи необходимо передать 16 бит информации (по 4 бита от каждого из 4 счётчиков). Из этого следует, что количество необходимых триггеров равно 16. Схема разработанного регистра приведена на рисунке 3.18.

Принцип работы устройства следующий. Перед началом записи все триггера обнуляются. При поступлении разрешающего импульса происходит установка триггеров в состояние, соответствующее передаваемому биту информации. Далее происходит сдвиг информации в канал связи, а по завершения передачи данных все триггеры регистра устанавливаются в нулевое состояние.

Рисунок 3.18 - Схема сдвигового регистра

3.8 Проектирование устройства управления

Блок управления предназначен для согласования во времени функционирования узлов цифрового устройства. Основными задачами блока управления являются:

- управление записью информации в регистры хранения и регистры сдвига и выдачей данных из них на индикаторы и в канал связи;

- управление передачей данных в канал связи;

- перевод устройства в исходное состояние для возможного продолжения измерения;

- выдача сигнала ошибки при превышении длительности измеряемого импульса над диапазоном измерений.

Для решения этих задач воспользуемся:

- последовательным суммирующим счетчиком с коэффициентом пересчета 16 (16 соответствует количеству передаваемой в канал связи информации).

- в качестве электронного ключа, обеспечивающего сброс счётчиков и индикацию сигнала об ошибке при возникновении ошибки, используем D-триггер и элементы ИЛИ.

- используем линию задержки для согласования переключения логических элементов во времени;

- устройством сброса, для установки счётчиков и триггеров в исходное состояние.

3.8.1 Синтез счётчика с коэффициентом пересчёта 16

Совместно со сдвиговым регистром в устройстве передачи данных необходимо использовать счётчик. С его помощью определяется момент, когда все данные будут переданы в канал связи. Это нужно для того чтобы установить все триггеры регистра в нуль и исключить передачу неверных данных в канал связи. Целесообразно строить счётчик на D-триггерах. Для получения коэффициента пересчёта 16 нужно применить 4 триггера. Применим микросхемы КР1533ТМ2. Схема синтезированного суммирующего счётчика подана на рисунке 3.19, а временная диаграмма - на рисунке 3.20.

Рисунок 3.19 - Схема суммирующего счётчика с коэффициентом пересчёта 16

Рисунок 3.20 - Временная диаграмма счётчика с коэффициентом пересчёта 16

3.8.2 Разработка схемы сброса

Схема сброса предназначена для установки в исходное состояние всех триггеров, входящих в состав разрабатываемого устройства, при включении питания, а также после завершения процесса измерения и отсылки данных в канал связи. Для построения схемы сброса удобно применять перезапускаемый одновибратор. Он генерирует единичный импульс заданной длительности при поступлении на его входы определённых сигналов. Применим в качестве одновибратора микросхему КР1533АГ3. Одновибратор на этой микросхеме имеет три входа: два стартовых ST1, ST2 и вход обнуления R. Запуск одновибратора возможен несколькими способами. Для данного случая наиболее подходящим будет запуск по положительному фронту на входе ST2 при низком уровне на ST1 и высоком уровне на входе R. Схема устройства сброса приведена на рисунке 3.21 временная диаграмма поясняющая работу - на рисунке 3.22.

Длительность генерируемого импульса должна быть достаточной для надёжного сброса всех регистров. Выберем длительность равной 10 мкс. Длительность генерируемого одновибратором импульса определяется по формуле 3.37

. (3.37)

Выберем ёмкость конденсатора равной 1000 пФ. Тогда сопротивление резистора при длительности импульса 10 мкс составит 22000 Ом.

Рисунок 3.21 - Схема сброса



Рисунок 3.22 - Временная диаграмма схемы сброса

3.8.3 Разработка линии задержки

Линия задержки предназначена для задержки во времени сигналов записи в регистры хранения и в сдвиговый регистр. Сигналом записи является импульс детектора заднего фронта. Задержку необходимо произвести на время

. (3.38)

Линию задержки будем строить на микросхеме КР1533ЛА3 (элементах И-НЕ). При постройке линии задержки необходимо также учесть что детектор заднего фронта формирует импульс низкого уровня, а импульс, разрешающий запись в регистры должен иметь высокий уровень. Время задержки одного элемента составляет 10 нс, а время срабатывания триггера - 22 нс. Для задержки импульса записи в регистры хранения используем 5 элементов. Время задержки при этом составит:

. (3.39)

Для задержки сигнала записи в сдвиговый регистр относительно сигнала записи в регистры хранения применим 6 элементов. Время задержки при этом составит:

. (3.40)

Схема блока управления подана на рисунке 3.23. Временная диаграмма измерителя временного интервала - на рисунке 3.24.

Рисунок 3.23 - Схема блока управления

Рисунок 3.24 - Временная диаграмма измерителя временного интервала

Заключение

В ходе выполнения курсовой работы была разработана принципиальная схема устройства измерения длительности импульсов, обеспечивающее измерение временных интервалов длительностью не более 1000 мс с точностью 0,1 мс, и скоростью передачи данных 600.

Для обеспечения таких параметров были спроектированы основные функциональные узлы:

- формирователь импульсов;

- тактовый генератор;

- схема подсчёта импульсов;

- блок управления;

- блок отображения;

- преобразователь параллельного кода в последовательный.

Список литературы

1. Аванесян Г.Р., Левшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ. - М.: Машиностроение, 1993. - 256 с.

2. Кузнецов В.А. Измерения в электронике: Справочник - М.: Энергоатомиздат, 1987. - 512 с.

3. Мальцева Л.А. Основы цифровой техники - М.: Радио и связь, 1987. - 128 с.

4. Методические указания к курсовой работе по дисциплине «Цифровая схемотехника» на тему «Проектирование цифрового устройства».

5. Мирский Г.Я. Электронные измерения - М.: Радио и связь, 1986. - 440 с.

6. Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования - М.: Мир, 2001. - 379 с.

7. Орнадский П.П. Автоматические измерения и приборы. - К.; Техника, 1990. - 448 с.

8. Потёмкин И.С. Функциональные узлы цифровой автоматики. - М.: Энергоатомиздат, 1988. - 320 с.

9. Угрюмов Е.П. Цифровая схемотехника - СПб: БХВ-Петербург, 2004. - 528 с.

10. Шило В.Л. Популярные цифровые микросхемы: Справочник - М.: Металлургия, 1988. - 352 с.

11. Якубовский С.В., Ниссельсон Л.И., Кулешова В.И. Цифровые и аналоговые интегральные микросхемы: Справочник - М.: Радио и связь, 1990. - 496 с.

12. Пухальский Г.И., Новосельцева Г.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник.- М.: Радио и связь, 1990.- 304 с.

Размещено на Allbest.ru