Разработка структуры процессора

Выполнение операции умножения над числами с фиксированной точкой со сдвигом суммы частичных произведений вправо. Разработка структуры центрального процессора при выполнении двухадресной команды со следующими способами адресации: прямая и регистровая.

Рубрика Программирование, компьютеры и кибернетика
Вид курсовая работа
Язык русский
Дата добавления 25.03.2012
Размер файла 459,5 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Задание

процессор умножение двухадресный адресация

Разработать структуру ЦП при выполнении двухадресной команды со следующими способами адресации:

первый операнд - прямая адресация;

второй операнд - регистровая адресация.

Принять следующие указания:

1) УУ микропрограммное горизонтальное;

2) Безусловные связи между УУ и операционной частью;

3) АЛУ работает в прямом коде и выполняет операцию умножения над числами с фиксированной точкой со сдвигом суммы частичных произведений вправо.

1. Пояснительная записка

Центральный процессор (ЦП) - это устройство, предназначенное для непосредственной обработки данных и работающее под управлением программ.

Основные узлы центрального процессора.

Арифметико-логическое устройство (АЛУ). Предназначено для выполнения арифметических и логических операций над данными.

В АЛУ выполняются операции с фиксированной точкой; с плавающей точкой; операции двоично - десятичной арифметики, логические операции, обработка алфавитно-цифровой информации.

Устройство управления (УУ) - предназначено для выработки управляющих сигналов, под воздействие которых выполняются машинные команды.

Основные этапы выполнения машинной команды.

1 этап: выбор машинной команды из памяти

2 этап: дешифрация кода операции

3 этап: формирование исполнительного адреса и выбор операндов

4 этап: непосредственное выполнение операции в АЛУ

5 этап: запись результата

3) Регистры общего назначения (РОНы).

РОНы-это программно-адресуемые регистры, предназначенные для хранения операндов, результатов, а также для хранения индекса, базы, используемые при вычислении адреса.

4) Управляющие регистры

Счётчик команд (СчК) - хранит адрес следующей выполняемой команды.

Регистр команд (РК) - хранит текущую выполняемую команду.

5) Вспомогательные блоки - к ним относится блок прерывания; блок связи центрального процессора (ЦП) и оперативной памяти (ОП), блок контроля и диагностики и т.д.

Машинная команда - это двоичный код, который включает в себя операционную часть и адресную часть.

В адресной части содержится информация об адресах операндов и результатов.

Различают следующие команды:

4-х адресная,

3-х адресная,

2-х адресная,

одноадресная

и безадресная команды.

Поле А3 - отсутствует. Результат записывается на место 1-го или 2-го операнда.

При этом операнд затирается и если его необходимо использовать в дальнейшем, он предварительно должен быть сохранён.

2. Используемые виды адресации

1) Прямая адресация

3. Структура прямой адресации

В адресном поле команды Ai задаётся исполнительный адрес операнда.

2) Регистровая адресация

В адресном поле команды указывается номер РОНа, в котором хранится операнд.

4. Выполнение операции «Умножение»

Знак произведения формируется в результате анализа знаков сомножителей. Если сомножители имеют одинаковые знаки, то произведение получается положительным, если знаки различны - произведение будет отрицательным. После определения знака результата знаковые разряды сомножителей обнуляются и умножение производится над положительными числами.

При выполнении операции умножения используется не модифицированный сдвиг, т.е. при сдвиге промежуточного произведения старший разряд заполняется нулем.

Анализ множителя начинается с младшего разряда, т.е. на каждом шаге анализируется нулевой разряд регистра R2 и после анализа содержимое этого регистра сдвигается вправо на один разряд. Если нулевой разряд регистра R2 равен 1, то к сумме частичных произведений прибавляется множимое, а если в нулевом разряде множителя стоит 0, то к сумме частичных произведений прибавляется 0.

5. Способ реализации устройства управления (УУ)

Центральный процессор включает в себя две основные части: операционную и управляющую (или устройство управления).

Операционная часть состоит из регистров, счетчиков, сумматоров, дешифраторов и т.п., предназначена для хранения и преобразования двоичных слов и выполняет микропрограмму, состоящую из микрокоманд (МК).

Микрокоманда может состоять из одной или нескольких микроопераций.

Микрооперация - это элементарная функциональная операция, выполняемая под воздействием одного управляющего сигнала в течение одного такта. Если в течение одного такта выполняется несколько микроопераций под воздействием различных управляющих сигналов, то они объединяются в одну микрокоманду.

Устройство управления (УУ) служит для выработки последовательности управляющих сигналов, под воздействием которых выполняются микрооперации.

Микропрограммная реализация устройства управления.

Схема Уилкса.

Введем обозначения:

РАМК - регистр адреса микрокоманд.

РМК - регистр микрокоманд.

Микропрограмма, состоящая из микрокоманд, записывается в память микрокоманд. Каждая микрокоманда состоит из двух частей: управляющей части, где кодируются управляющие сигналы Vi и адресной части. В адресной части микрокоманды кодируется адрес ячейки памяти, где хранится следующая выполняемая микрокоманда. В начальный момент времени на РАМК подается адрес ячейки памяти, где хранится первая микрокоманда. По этому адресу из памяти микрокоманда считывается и подается на регистр микрокоманд.

Из управляющей части микрокоманды управляющие сигналы подаются на вентили в операционную часть ЦП, а из адресной части на регистр адреса микрокоманд в следующем такте заводится адрес следующей выполняемой микрокоманды.

При проектировании «Блока устройства управления» использовался горизонтальный способ:

Достоинствами горизонтального микропрограммирования являются возможность одновременного выполнения нескольких микроопераций и простота формирования функциональных импульсов, так как последние могут возбуждаться непосредственно от сигналов, получаемых из регистра хранения микрокоманды без каких либо промежуточных схем дешифрации. Однако, оно имеет и существенный недостаток, заключающийся в том, что требуется большая длина микрокоманды, поскольку число функциональных импульсов в современном процессоре может достигать нескольких сотен. Соответственно, для хранения микрокоманд требуются запоминающие устройства большой емкости.

Каждому микроприказу взаимно-однозначно соответствует номер управляющего вентиля. Поэтому устройство управления, выдавая управляющие единичные сигналы на определенные управляющие вентили, в требуемое время обеспечивает выполнение операционным устройством требуемого действия.

В блок УУ входят следующие компоненты:

1. Регистр микрокоманд (РМК);

2. Регистр адреса микрокоманд (РАМК);

3. Дешифратор (ДШ);

4. Микропрограммная память (МПП), состоящая из двух матриц: управляющей матрицы, обеспечивающей формирование требуемых микрокоманд, и матрицы, определяющей номер очередной микрокоманды.

Микропрограмма:

(В соответствии варианту на выполнение курсового проекта)

Без совмещения:

(V1) RAP:=SK;

(V2) RCH:=ЧТ(RAP);

(V3) RK:=RCH;

(V4) SK:=SK+n;

(V5) RAP:=RK(A1);

(V2) RCH:=ЧТ(RAP);

(V6) R1:=RCH;

(V7) CPC:=RK(A1);

(V8) RARP:=RK(A2);

(V9) RCHR:=ЧТ(RARP);

(V10) R2:=RCHR;

(V11) TZ:=R1 [n-1] XORR2 [n-1];

(V12) R1 [n-1]:=0;

(V13) R2 [n-1]:=0;

(V14) SCH:=n;

(V15) RB:=0;

(V16) BEGIN: IfR2 [0]=0

THEN(V17) RA:=0;

ELSE(V18) RA:=R1;

(V19) RC:=П(1) (RA+RB);

(V20) R3:=П(1) R2;

(V20) R3 [n-1]:=SM[0];

(V21) RB:=RC;

(V22) R2:=R3;

(V23) SCH:=SCH-1;

(V24) IF SCH<>0

THEN GOTO BEGIN;

(V25) RCH:=RC;

(V26) CPC:=CPC+n;

(V27) ЗАП(RAP):=RCH;

(V28) RCH:=R2;

(V29) RAP:=CPC;

(V27) ЗАП(RAP):=RCH.

После совмещения:

(V1) RAP:=SK;

(V2) RCH:=ЧТ(RAP);

(V3) RK:=RCH; (V4) SK:=SK+n;

(V5) RAP:=RK(A1); (V8) RARP:=RK(A2);

(V2) RCH:=ЧТ(RAP); (V9) RCHR:=ЧТ(RARP);

(V6) R1:=RCH; (V10) R2:=RCHR;

(V7) CPC:=RK(A1);

(V11) TZ:=R1 [n-1] XORR2 [n-1];

(V12) R1 [n-1]:=0; (V13) R2 [n-1]:=0;

(V14) SCH:=n; (V15) RB:=0;

(V21) RB:=RC;

(V16) BEGIN: IfR2 [0]=0

THEN(V17) RA:=0;

ELSE(V18) RA:=R1;

(V19) RC:=П(1) (RA+RB);

(V20) R3:=П(1) R2;

(V20) R3 [n-1]:=SM[0];

(V22) R2:=R3; (V23) SCH:=SCH-1;

(V24) IF SCH<>0

THEN GOTO BEGIN;

(V25) RCH:=RC; (V26) CPC:=CPC+n;

(V27) ЗАП(RAP):=RCH;

(V28) RCH:=R2;

(V29) RAP:=CPC;

(V27) ЗАП(RAP):=RCH;

6. Структурная схема микропрограммы

Заключение

В процессе выполнения задания на курсовое проектирование была разработана структура ЦП, включающая в себя ОП (оперативную память), РОНы (регистры общего назначения), РК (регистр команд),

СК (счетчик команд), СЦ (счетчик циклов), СЗ (счетчик записи результата), схему проверки для условного перехода и проверки счетчика циклов, АЛУ (арифметико-логическое устройство), БУУ (блок устройства управления).

АЛУ, в данной работе, выполняет операцию умножения над целыми числами с фиксированной точкой.

БУУ разработан в соответствии со «Схемой Уилкса» и использованием горизонтального способа микропрограммирования.

Разработанная структура ЦП изображена на листе миллиметровой бумаги формата А3. Изображенная структура наглядным образом отображает взаимодействие всех составляющих в процессе выполнения операции умножения.

Данный чертеж является приложением к пояснительной записке, отображающим конечный результат выполненного согласно варианту задания.

Размещено на Allbest.ru


Подобные документы

  • Операции, осуществляемые при реализации алгоритмов цифровой обработки сигналов. Применение процессора ADSP-2106x для операций с фиксированной и плавающей точкой. Исключения при выполнении операций с плавающей точкой, режимы и границы округления.

    реферат [35,2 K], добавлен 13.11.2009

  • Разработка программы эмулятора, которая должна имитировать рабочий цикл процессора для каждой команды. Анализ структуры микропроцессора. Моделирующие переменные. Мнемоника команд моделируемого процессора. Разработка структуры программы: классов, методов.

    курсовая работа [156,8 K], добавлен 07.11.2012

  • Управление взаимодействием всех устройств ЭВМ. История создания и развития производства процессора. Структура центрального процессора. Регистры общего назначения. Обозначения популярных моделей процессоров Intel и AMD. Команды центрального процессора.

    реферат [111,2 K], добавлен 25.02.2015

  • Разработка устройства, реализующего набор команд из числа операций с плавающей точкой семейства процессора i486. Структура сопроцессора FPU. Принцип выполнения операций, разработка блок-схемы, построение структурной схемы основных блоков процессора.

    курсовая работа [734,9 K], добавлен 27.10.2010

  • Базовая структура процессора. Хранение признаков перехода и состояний. Применение буферного регистра. Алгоритм выполнения команды условного перехода. Увеличение быстродействия процессора. Выполнение микроопераций и вычисление логических условий.

    курсовая работа [777,7 K], добавлен 31.01.2016

  • История развития центрального процессора. Основные проблемы создания многоядерных процессоров. Проектирование микропроцессорной системы на базе процессора Intel 8080. Разработка принципиальной схемы и блок-схемы алгоритма работы микропроцессорной системы.

    курсовая работа [467,6 K], добавлен 11.05.2014

  • Описание архитектуры внешних выводов кристалла процессора. Рассмотрение форматов данных для целых чисел со знаком и без знака. Выбор модели памяти и структуры регистровой памяти. Использование кэш прямого отображения. Арифметические и логические команды.

    курсовая работа [890,5 K], добавлен 05.06.2015

  • Разработка модели процессора, выполняющего набор машинных команд. Структурная схема процессора (операционного и управляющего автоматов), анализ принципа работы. Содержательный алгоритм микропрограммы, синтез управляющего автомата на основе жесткой логики.

    курсовая работа [871,9 K], добавлен 16.09.2010

  • Принцип работы процессора (одномагистральная структура). Временные диаграммы, описывающие выполнение микроопераций для каждой команды. Структурная схема управляющего автомата на основе памяти с одним полем адреса. Описание процессора на языке Active VHDL.

    курсовая работа [621,0 K], добавлен 24.09.2010

  • Обобщенная структура центрального процессора. Основные характеристики и классификация устройств управления. Структура арифметико-логического устройства для сложения, вычитания и умножения чисел с фиксированной запятой. Параллельные вычислительные системы.

    шпаргалка [688,3 K], добавлен 24.06.2009

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.