Размещено на http://www.allbest.ru/

Содержание

• Введение
• 1. Теоретическая часть
• 1.1 Анализ существующих структур шифраторов Общие сведения
• 1.2 Применение шифраторов
• 1.3 Анализ технического задания на курсовой проект
• 1.4 Разработка функциональной схемы
• 1.5 Выбор системы элементов
• 1.6 Описание принципиальной электрической схемы
• 1.7 Характеристики ИМС
• 1.8 Описание работы базового логического элемента ИС 155
• 1.9 Временные диаграммы работы
• 2. Практическая часть
• 2.1 Расчетная часть
• 2.2 Технология изготовления печатной платы
• 2.3 Технология изготовления печатной платы
• 2.4 Особенности монтажа на односторонних печатных платах
• 2.5 Конструкция узла
• 2.6 Размещение элементов на плате
• Заключение
• Список использованных источников
• Приложение А (обязательное)


Введение

• шифратор печатный плата логический
• Шифратор -- это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду. Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.
• Условия эксплуатации:
• Разрабатываемый шифратор на 10 входов должен эксплуатироваться при температуре окружающей среды 180С.
• Общие и частные технические требования:
• Тактовая частота fтакт. (не менее) 1 МГц Потребляемая мощность Рпотр.(не более) 1 Вт Число входов n=10
• Число выходов m=4


1. Теоретическая часть

1.1 Анализ существующих структур шифраторов Общие сведения

Шифраторы (также, как и элементы И, ИЛИ, НЕ, И?НЕ, ИЛИ?НЕ) являются комбинационными элементами: потенциалы на их выходах зависят от сиюминутного состояния входов, с их изменением меняется и ситуация на выходах; такие элементы не сохраняют предыдущее состояние после смены потенциалов на входах, т.е. не обладают памятью. Шифраторы выпускаются приоритетными и не приоритетными. У приоритетного шифратора входы имеют разный приоритет. Возбужденный вход с большим приоритетом подавляет действие прежде возбужденного и устанавливает на выходах код, соответствующий своему значению.

Шифратор решает задачу, обратную дешифратору: в частности, на его выходах устанавливается двоичный код, соответствующий десятичному номеру возбужденного информационного входа.

При построении шифратора для получения на выходе натурального двоичного кода учитывают, что единицу в младшем разряде такого кода имеют нечетные десятичные цифры 1, 3, 5, 7,..., т. е. на выходе младшего разряда должна быть «1», если она есть на входе № 1 или на входе № 3 и т. д. Поэтому входы под указанными номерами через элемент ИЛИ соединяются с выходом младшего разряда. Единицу во втором разряде двоичного кода имеют десятичные цифры 2, 3, 6, 7,..., входы с этими номерами через элемент ИЛИ должны подключаться к выходу шифратора, на котором устанавливается второй разряд кода.

Аналогично, входы 4, 5, 6, 7,... через элемент ИЛИ должны быть соединены с выходом, на котором устанавливается третий разряд, так как их коды имеют в этом разряде единицу, и т. д.

Схема шифратора, построенная в соответствии с изложенным принципом, приведена на рис. 1. а), а условное изображение - на рис. 1

б), где E - вход разрешения работы, а Е0 - выход, логический 0 на котором свидетельствует о том, что ни один информационный вход не возбужден. Для расширения разрядности (каскадирования) шифраторов вход E последующего шифратора соединяют с выходом E0 предыдущего. Если информационные входы предыдущего шифратора не возбуждены (E0=0), то последующий шифратор получает разрешение работать.

Рисунок 1.1 Схема шифратора

1.2 Применение шифраторов

Шифратор может быть организован не только для представления (кодирования) десятичного числа двоичным кодом, но и для выдачи определенного кода (его значение заранее выбирается), например, при нажатии клавиши с соответствующим символом. При появлении этого кода система оповещается о том, что нажата определенная клавиша клавиатуры.

Шифраторы применяются в устройствах, преобразующих один вид кода в другой. При этом вначале дешифрируется комбинация исходного кода, в результате чего на соответствующем выходе дешифратора появляется логическая «1». Это отображение входного кода, значение которого определено номером возбужденного выхода дешифратора, подается на шифратор, организованный с таким расчетом, чтобы каждый входной код вызывал появление заданного выходного кода.



1.3 Анализ технического задания на курсовой проект

Разрабатываемый шифратор должен соответствовать следующим параметрам: Тактовая частота fтакт. (не менее) 1 МГц

Потребляемая мощность Рпотр. (не более) 1 Вт Температура окружающей среды 180C Разрядность входа 10

Выводы: С точки зрения заданного быстродействия допустимо использование элементов ТТЛ или элементов ТТЛШ.

С точки зрения заданной потребляемой мощности предпочтительнее использование элементов ТТЛ.

1.4 Разработка функциональной схемы

Шифратор преобразует унитарный код в двоичный или двоично?десятичный. Унитарный код двоичного n?разрядного числа представляется 2n разрядами, только один из которых равен 1.

Шифратор имеет десять входов 0 ? 9. Число 9 в двоичном коде представляется четырьмя разрядами: 1001, т.е. шифратор должен иметь четыре выхода.

В соответствии с этим составляем таблицу:

Таблица 1.1

Разработанная фунгиональная схема

Входы	Выходы
X	Y3	Y2	Y1	Y0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

Из таблицы следует, что на выходе Y0 единица должна появиться при единице на любом нечетном входе Х1, Х3, Х5, Х7, Х9, т.е. получаем логическую функцию шифратора в виде СДНФ путем записи "по единицам":

Y0=X1+X3+X5+X7+X9

Аналогично: Y1=X2+X3+X6+X7; Y2=X4+X5+X6+X7; Y3=X8+X9.

Cледовательно, для реализации шифратора понадобится четыре элемента ИЛИ: пятивходовый, два четырехвходовых и двухвходовый.

Функциональная схема шифратора, преобразующего десятичные цифры в 4? разрядное двоичное число, приведена на рисунке 1.1..а), а его условное обозначение - на рисунке 1.1.б).

Рисунок 1.2 Функциональная схема шифратора

Таких микросхем нет, поэтому преобразуем СДНФ по формулам Де Моргана:

Y0=X1+X3+X5+X7+X9= X1+X3+X5+X7+X9= (X1+X3)•X5•X7•X9 Y1=X2+X3+X6+X7= X2+X3+X6+X7= X2•X3•X6•X7; Y2=X4+X5+X6+X7=

X4+X5+X6+X7= X4•X5•X6•X7;Y3=X8+X9= X8+X9= X8•X9.

1.5 Выбор системы элементов

Таблица 1.2

Характеристики ТТЛШ, КМОП и ЭСЛ

Параметры	Uпит.	PПОТР. [Л/Э]	U0	U1	Tз.ср. [Л/Э]
ТТЛШ	+5 В	19 mВт	0,4 В	2,5 В	>3 нс
КМОП	+3…+15 В	0,4 mkВт	0,01…0,05 В*	4,99…9,99 В*	>50 нс
ЭСЛ	?5,2 В	30 mВт	?0,9 В	?1,8 В	<2 нс

Для микросхем 561 серии.

Выводы:

Элементы КМОП не отвечают заданному быстродействию.

Элементы ЭСЛ имеют малую помехоустойчивость, к тому же все логические уровни имеют место в отрицательной области потенциалов.

Такие логические уровни непосредственно не совместимы со схемами

КМОП и ТТЛ (ТТЛШ), что считается большим недостатком.

Элементы ТТЛ и ТТЛШ соответствуют заданному быстродействию.

1.6 Описание принципиальной электрической схемы

Разрабатываемый двоичный шифратор 10>4 состоит из двух ИМС К155ЛА6, одной ИМС К155ЛН2, одной ИМС К155ЛЕ1 и четырех керамических конденсаторов емкостью 0,1 мкФ, необходимость использования которых обусловлена следующими соображениями:

Значение порога у элементов ТТЛ близко к уровню земли, вследствие чего все это логическое семейство в известной степени подвержено влиянию помех. Так как эти логические семейства являются быстродействующими, они воспринимают короткие всплески по шине земли. Такие всплески часто возникают при быстрой смене состояний на выходах, что еще более осложняет проблему.

Биполярные ТТЛ элементы предъявляют высокие требования к источнику питания: +5В±5% при относительно высокой мощности рассеяния. Наличие токовых всплесков в шинах питания, которые вырабатываются схемами с активной нагрузкой, как правило, требует шунтирования источника питания, в идеальном случае один конденсатор емкостью 0,1 мкФ на каждый корпус ИМС.

Рисунок 1.3 Применение конденсаторов к ИМС

1.7 Характеристики ИМС



К155ЛЕ1

1,4,10,13 ? выходы;

2,3,5,8,9,11,12 ? входы;

7 ? общий;

14 ? напряжение питания;



Таблица 1.3

Описание работы базового элемента ТТЛШ серии 155

1	Номинальное напряжение питания	5 В 5 %
2 3 4 5 6	Выходное напряжение низкого уровня	не более 0,4 В
	Выходное напряжение высокого уровня	не менее 2,4 В
	Входной ток низкого уровня	не более ?1,6 мА
	Входной ток высокого уровня	не более 0,04 мА
	Входной пробивной ток	не более 1 мА
7	Ток потребления при низком уровне выходного напряжения	не более 27 мА
8	Потребляемая статическая мощность на один логический элемент при низком уровне выходного напряжения	не более 36 мВт
9 10	Время задержки 1?0	не более 15 нс
	Время задержки 0?1	не более 22 нс

Электрическая принципиальная схема базового ЛЭ ИС 155 приведена на чертеже ХХХХ.758710.002.XXЭ3 (см. графическую часть курсового проекта).

В качестве базового ЛЭ ИС 155 использован ЛЭ типа И?НЕ. Схема ЛЭ содержит три основных каскада. Входной каскад выполнен на многоэмиттерном транзисторе VT1, фазоразделительный ? на транзисторе VT2 и VT3 и резисторах R2, R3, R4, выходной каскад ? на транзисторе VT4.

При одновременной подаче на все входы многоэмиттерного транзистора напряжения высокого уровня ток резистора R1 потечет через база ? коллекторный переход транзистора VT1 в базу транзистора VT2. Транзисторы VT2 и VT4 открыты, и на выходе схемы устанавливается низкий уровень напряжения.

Если хотя бы на один из входов схемы подан низкий уровень напряжения, то транзисторы VT2, VT4 закрыты и на выходе схемы устанавливается напряжение высокого уровня.



1.8 Описание работы базового логического элемента ИС 155

Включение в базу выходного транзистора VT4 корректирующей цепочки (VT3 R3 R4) позволяет повысить помехозащищенность микросхемы в выключенном состоянии в результате улучшения передаточной характеристики.

Базовый ЛЭ ИС 155 при потребляемой мощности 10 мВт имеет типовое время задержки 10 нс, что позволяет использовать частоту работы триггеров серии до 35 МГц.

1.9 Временные диаграммы работы

При появлении сигнала логической единицы на одном из десяти входов на четырех выходах шифратора будет присутствовать соответствующее двоичное число.

Вход Х0 не используется.

На выходах шифратора отрабатываются не сами Yi, т.е. активным уровнем выхода будет высокий.



Рисунок 1.4 Значение на выходах шифратора



2. Практическая часть

2.1 Расчетная часть

Быстродействие проектируемого двоичного шифратора 10>4 рассчитывается с учетом времени задержки на двух микросхемах, соединенных последовательно и имеющих наибольшее время задержки (К155ЛА6 и К155ЛН2):

tзад. ср.= (t10+ t01):2+(t10+ t01):2=(15+22):2+(24+32):2=46,5 нс,

тогда:быстродействие=1/ tзад. ср.=1/46,2нс=21505376 Гц

Так как расчетное быстродействие превышает заданное, то разработанная схема соответствует заданному условию.

Потребляемая мощность проектируемого двоичного шифратора 10>4 рассчитывается как суммарная для всех ИМС, используемых в схеме, т. е. для четырех микросхем:

Pпотр.= ?Pпотр.ИМС1?4= 0,449 Вт

Так как расчетная потребляемая мощность не превышает заданную, то разработанная схема соответствует данному условию.

Помехоустойчивость цифровых микросхем определяют по следующей методике. Измерив значения выходных напряжений

U1вых.мин., U0вых.макс. и пороговых напряжений U1пор., U0пор., вычисляют статическую помехоустойчивость по высокому уровню с помощью формулы:

U1пом. = | U1вых.мин.?U1пор.|

статическую помехоустойчивость по низкому уровню по формуле:



U0пом. = | U0пор.?U0вых.макс.|

и выбирают меньшее из двух полученных значений.

Помехоустойчивость проектируемого двоичного шифратора 10>4 определяем по справочнику для микросхем серии К155:

Uпом.=0,4 В

Нагрузочную способность проектируемого двоичного шифратора

10>4 определяем по справочнику для микросхем серии К155:

Краз.=10.

Расчет рабочего значения плотности тока в проводниках на печатной плате.

Основные требования к электрическим параметрам печатныхплат сформулированы в ГОСТ 23751 -- 86 и отраслевых стандартах.

Для 3 класса плотности имеем:

Шаг координатной сетки 1,27мм Ширина проводника t=0,254мм

Расстояние между проводниками s=0,254мм Ширина пояска печатной площадки b=0,1мм

Толщина фольги печатной платы hф=90 мкм (с лужением)

Тогда: i=Iраб./ hф•t

За Iраб. примем значение тока в цепи питания микросхем, тогда:

i=0,088/90•10?3•0,254=3,85 А/мм2

Для открытых печатных проводников, (т.е. не для многослойных печатных плат) предельное допустимое значение 15…30 А/мм2.

Так как расчетная плотность тока не превышает предельное допустимое значение, то разработанная печатная плата соответствует данному условию.

Расчет надежности.

Для расчета надежности для всех элементов схемы из справочника выписываются значения интенсивности отказов при работе в нормальных условиях.

Таблица 2.1

Расчет надежности

Наименование элементов	Интенсивность отказов	Количество элементов	Интенсивность отказов общая
ИМС	0,1•10?6 час?1	4	0,4•10?6 час?1
конденсаторы	0,002•10?6 час?1	4	0,08•10?6 час?1
разъем	0,025•10?6 час?1	16	0,4•10?6 час?1
пайки	0,0004•10?6 час?1	60	0,024•10?6 час?1
Печатная плата	0,6•10?6 час?1	1	0,6•10?6 час?1

Суммарная интенсивность отказов(?л)=0,1504?10?5 час?1

Надежность определим по формуле:

Р(t)=e?(?л)?t

Для 100 часов работы:

Р(100)=0,9998496

Для 1000 часов работы:

Р(1000)= 0,998497

Для 10000 часов работы:

Р(10000)=0,985073

2.2 Технология изготовления печатной платы

Печатная плата - монтажная плата для размещения пассивных и активных ЭРЭ.

Изготавливаются печатные платы на основе диэлектрика или металла, на который наносится диэлектрический слой. Рисунок содержит токоведущие дорожки, контактные площадки, пробельные места, соединительные отверстия, монтажные отверстия.

В современных печатных платах в рисунок могут входить пассивные элементы (R,C, L).

По конструктивным признакам печатные платы можно разделить на: 1.Однослойные, которые бывают:

а) односторонними; б) двухсторонними. 2.Многослойные.

В настоящее время при изготовлении печатных плат достигнуты следующие параметры:

1.Габаритные размеры (максимальные):

* 240 X 360 мм;

* 400 X 600 мм.

Шаг координатной сетки:

* 2,5 мм;

* 1,25 мм;

* 0,5 мм;

* 0,25 мм.

Минимальная ширина печатного проводника:

* 0,1 мм;

* 0,075 мм;

* 0,05 мм;

Минимальное расстояние между печатными проводниками:

* 0,1 мм;

* 0,075 мм;

* 0,05 мм.

Минимальный диаметр соединительного отверстия:

* 0,1 мм.

Для многослойных печатных плат количество слоев, которое можно получить:

16?24 (старая технология);

6?12; 10?20 (новая технология);

до 50 слоев (японская технология).

Наибольшее распространение получили однослойные печатные платы.

2.3 Технология изготовления печатной платы

Применяются следующие материалы (для односторонних печатных плат):

Гетинакс ГФ?1?35?2,0;

Стеклотекстолит фольгированный СФ?1Н?50Г?1,2.

Производятся следующие технологические операции:

Проектирование заготовки печатной платы: к основному размеру прибавляется 10 мм для технологического поля, которое необходимо для:

а) базовых отверстий (для однозначной ориентации при прохождении технологического процесса);

б) технологических отверстий (для контроля прохождения технологического процесса);

в) крепления пробных проводников.

После изготовления технологическое поле удаляется.

Получение заготовки из фольгированного материала - применяются роликовые или дисковые ножницы, фрезерование.

Сверление всех отверстий на станке с ЧПУ.

Производится подготовка поверхностей: снимается оксидная пленка с фольги с помощью погружения заготовки в 5% раствор соляной кислоты на 5 мин., поверхность обезжиривается.

Получение изображения печатных проводников:

а) фотоспособом - заготовка покрывается специальным материалом - фоторезистом, реагирующим на свет и, в зависимости от конкретной схемы изготовления фоторезист будет защищать нужные места (пробельные или печатные проводники).

б) трафаретным способом - защита с помощью трафарета и краски.

Удаление фольги: применяются травители - хлористое железо Fe2Cl3, персульфат аммония.

Для печатных плат, имеющих разъемы необходимо получение износостойкого слоя в месте контакта:

а) печатная плата облуживается;

б) в местах контакта снимается ПОС химическим методом, после этого гальванически наращивается никель или кобальт (подслой), а затем электрохимически наслаивается палладий или золото.

Производится частичная герметизация изделия: печатную плату опускают в лакофлюс.

Удаляется технологическое поле.

Контроль производится на всех этапах

2.4 Особенности монтажа на односторонних печатных платах

Одним из основных условий, обеспечивающих надежную работу РЭА, сконструированной с широким применением интегральных микросхем, является соблюдение правил по их установке, пайке и монтажу. Основными элементами конструкции узлов и блоков РЭА, позволяющими наиболее полно реализовать преимущества МС, являются печатные платы. При установке МС на печатные платы необходимо соблюдать следующие требования и условия:

1) установка и крепление микросхем на печатных платах должны обеспечивать их нормальную работу в условиях эксплуатации аппаратуры;

2) должны строго выдерживаться указанные в технической документации расстояния от корпусов МС до мест изгибов и мест пайки их выводов;

3) шаг установки МС на печатные платы должен быть кратен 2,5; 1,25 или 0,5 мм (в зависимости от типа корпуса и конструкции узла, блока);

4) должно соблюдаться линейно?многорядное (или шахматное) расположение МС, обеспечивающее наибольшую плотность их компоновки и возможность механизированной сборки узлов;

5) микросхемы с расстоянием между выводами, кратном 2,5 мм, должны располагаться на печатной плате таким образом, чтобы их выводы совпадали с узлами координатной сетки;

6) если расстояние между выводами МС не кратно 2,5 мм, они должны располагаться так, чтобы один или несколько выводов микросхемы совпадали с узлами координатной сетки;

7) установка и крепление микросхем должны обеспечивать доступ к любой из них и возможность их замены;

8) для правильной ориентации МС на печатной плате должны быть предусмотрены «ключи», определяющие положение первого вывода каждой микросхемы;

9) расположение и крепление МС должны обеспечивать возможность групповой пайки с последующей влагозащитой;

10) в случае необходимости плата с установленными МС должна быть защищена от воздействия климатических факторов.

Кроме того, при расположении МС на печатных платах при конструировании следует руководствоваться следующими положениями:

1) микросхемы должны быть удалены от элементов, которые при работе выделяют большое количество тепла, на расстояния, исключающие перегрев микросхем;

2) микросхемы недопустимо располагать в магнитных полях постоянных магнитов, трансформаторов и дросселей;

3) необходимо обеспечивать конвекцию воздуха у радиаторов элементов и элементов, выделяющих большое количество тепла.

Необходимо принимать меры, исключающие воздействие на МС статического электричества.



2.5 Конструкция узла

Проектируемый двоичный шифратор 10>4 состоит из двух ИМС К155ЛА6, одной ИМС К155ЛН2, одной ИМС К155ЛЕ1 и четырех керамических конденсаторов типа КМ емкостью 0,1 мкФ.

Элементы установлены на односторонней печатной плате, изготовленной по субтрактивной технологии.

Печатная плата соответствует 3 классу плотности согласно ГОСТ 2.414?78 и имеет следующие параметры:

Материал текстолит фольгированный СФ?1Н?50Г?1,2. Шаг координатной сетки 1,25 мм

Ширина проводника t=0,25мм

Ширина пояска печатной площадки b=0,1мм

Толщина фольги печатной платы hф=50 мкм (без лужения) Толщина фольги печатной платы hф'=90 мкм (с лужением)

2.6 Размещение элементов на плате

Размещение элементов проектируемого двоичного шифратора 10>4 производится согласно сборочному чертежу ХХХХ.758710.006.XXСБ.

Конденсаторы, установленные на печатной плате должны иметь выводы минимальной длинны.

Установка и крепление микросхем на печатной плате должны обеспечивать их нормальную работу в условиях эксплуатации аппаратуры.



Заключение

В результате выполненной работы был разработан двоично-восьмеричного шифратор Сумматор полностью отвечает требованиям, заданным в техническом задании. В работе были использованы элементы ТТЛ логики маломощных серий. Разработаны средства встроенного контроля работы сумматора методом контроля по модулю два. Обеспечено преобразование результата суммирования в код Грея и формирование управляющих сигналов семисегментных индикаторов для отображения суммы в десятичном представлении.



Список использованных источников

1. Потемкин И.С. Функциональные узлы цифровой автоматики. М.: Энергоатомиздат, 2013. 320 с.

2. Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ?Петербург, 2015. 528 с.

3. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ. М.: Высшая школа, 2014. 318 с.

4. Шило В.Л. Популярные цифровые микросхемы. М.: Радио и связь, 2017. 352 с.

5. Тарабрин Б.В. Интегральные микросхемы. М.: Энергоатомиздат, 2013. 528 с.

6. Хоровиц П., Хилл У. Искусство схемотехники. Часть 2. М.: Мир, 2013. 371 с.

7. Мальцев П.П., Долидзе Н.С. и др. Цифровые интегральные микросхемы: Справочник. М.: Радио и связь, 2014. 240 с.

8. Тарабрин Б.В., Якубовский С.В., Барканов Н.А. и др. Справочник по интегральным микросхемам. М.: Энергия, 2016. 816 с.

9. Аванесян Г.Р., Левшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник. М.: Машиностроение, 2017. 256 с.: ил.

10. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. М.: Радио и связь, 2015. 304 с.: ил.



Приложение А (обязательное)

Размещено на Allbest.ru