Генератор тактовых импульсов выполнен на микросхеме 8284. Генератор имеет в своем составе кварцевый резонатор для обеспечения повышенной стабильности частоты генерируемого сигнала, кнопку сброса обеспечивающую выдачу генератором на вход процессора сигнала RESET, RC цепь исключающую эффект “дребезга” контактов при нажатии кнопки сброса. Генератор имеет пять входов и три выхода. Ко входам X1 и X2 подключается кварцевый резонатор, вход F/C служит для выбора внутреннего или внешнего задающего генератора, при подаче на него логического “0” генерация тактовых импульсов производится внутренним генератором, при подаче “1” - внешним задающим генератором, вход CSN позволяет обеспечить синхронизацию тактовых сигналов путем сброса делителей частоты при работе от внешнего задающего генератора. Входы F/C и CSN в данной схеме заземлены. Ко входу RES подключается кнопка сброса. На выходе CLK подключенному ко входу CLK процессора, формируется тактовый сигнал генерируемый генератором. Выход RES служит для выдачи сигнала сброса, и подключен ко входу RESET процессора. Выход RDY генератора подключен ко входу RDY процессора, и выдает сигнал готовности генератора.

В качестве центрального процессора используется микросхема микропроцессора I-8088. Эта микросхема имеет шестнадцать адресных выходов A0-A15 и совмещённых с младшими разрядами адреса шину данных D0-D7, которые соответственно обеспечивают выдачу адреса на шину адреса, и выдачу (прием) данных на (с) шину данных. Эти выходы подключены к двум микросхемам 8282 и к одной микросхеме 8286 таким образом, что младшие восемь разрядов подключены к одной микросхеме 8282 и одной 8286, старшие к оставшейся микросхеме 8282. Сигнал STB формируемый микропроцессором является стробирующим сигналом для буферных регистров RG. Выход DT /R формирует сигнал направления передачи данных для шинного формирователя выполненного на микросхеме 8286. Сигнал DEN определяет тип информации передаваемой в текущий момент на шину AD0-A15 (адрес/данные), и является сигналом выбора микросхемы для шинного формирователя. Сигнал IO/M служит для указания типа устройства (память или устройства В/В) при адресации. Сигналы RD, WR являются стробирующими сигналами чтения и записи соответственно. Вход процессора MN/MX служит для выбора типа конфигурации системы (максимальная/минимальная). Для выбора минимальной конфигурации этот вход подключен к логической “1”.

Буферные регистры выполнены на восьми разрядных микросхемах 8282. Входы данных этих микросхем подключены к выходам AD0-A15 микропроцессора, выходы подключены к шине адреса. На вход стробирования STB поступает сигнал сторбирования адреса STB с процессора, ко входу выбора микросхемы OE подведен логический “0”.

Шинный формирователь выполнен на восьми разрядной микросхеме 8286. Входы данных этой микросхемы подключены к входам/выходам AD0-AD7 микропроцессора, выходы подключены к шине данных. На вход направления передачи данных поступает сигнал DT/R с процессора, ко входу выбора микросхемы OE подведен сигнал DEN формируемый процессором.

На рис. 2а показан фрагмент принципиальной схемы подключения микропроцессора I-8086 к системной шине.

микропроцессор сигнал конфигурация

Рис. 2а Подключение микропроцессора к системной шине

В соответствии с заданием выбрано ПЗУ с ёмкостью 2Кх8 и ОЗУ с ёмкостью 4Кх8. Подключение ОЗУ и ПЗУ к системной шине приведено на рис. 1б.

В качестве ПЗУ использована микросхема К568РЕ1, которая содержит 8 разрядов данных и 11 адресных входов, позволяющих обращаться к 2 Кбайт памяти.

Располагаем в 64К байтовом адресном пространстве память ПЗУ в диапазоне адресов от 0000h до 07FFh (2К байт). Для обращения к данному адресному пространству и формированию сигнала «CS» для ПЗУ используем дешифратор адреса ПЗУ, состоящий из логических элементов DD1.1, DD2.1, DD3.1 и DD4.1.

В качестве ОЗУ использованы 2 микросхемы К537РУ10 емкостью 2Кх8 каждая, в результате чего получаем суммарную ёмкость ОЗУ 4к. Входные сигналы управления определяют работу микросхемы в режиме записи и считывания. При установленном адресе и сигналах «CS»= «WE»=0, «OE»=1 производится запись в ОЗУ установленного на шине данных записываемого байта данных. При установленном адресе и сигналах «CS»= «OE»=0, «WE»=1 производится чтение из памяти выбранного байта на шину данных.

Располагаем в 64К байтовом адресном пространстве память ОЗУ в диапазоне адресов от 1000h до 1FFFh (4K байт). Для обращения к данному адресному пространству и формированию управляющих сигналов для ОЗУ используем дешифратор адреса ОЗУ, состоящий из логических элементов DD1.2, DD2.2, DD3.2, DD2.3, DD5.1, DD5.2. Микросхема ОЗУ HS7 выбирается при A11=0 (т.к. имеет диапазон адресов 1000h-17FFh), а микросхема ОЗУ HS8 выбирается при A11=1 (т.к. имеет диапазон адресов 1800h-1FFFh).

Рис. 2б Подключение ПЗУ и ОЗУ к системной шине

Проведём подключение микросхемы программируемого контроллера I 8279, предназначенного для обслуживания клавиатуры и алфавитно цифрового дисплея.

Микросхема состоит из двух функционально-автономных частей:

- клавиатурной, обеспечивающей ввод информации в БИС через линии возврата с клавиатуры RET7-RET0,

- дисплейной части, обеспечивающей вывод информации по двум 4-х разрядным каналам DSPA3-DSPA0 и DSPB3-DSPB0 в виде двоичного кода на 8- и 16-разрядные цифровые и алфавитно-цифровые дисплеи. Кроме того, микросхема обеспечивает формирование сигналов сканирования S3-S0 клавиатуры и дисплея, а также сигнала для межразрядного гашения «BD» информации на дисплее.

Подключим микросхему 8279 следующим образом:

- будем использовать режим дешифрированного сканирования, при котором c выходов сканирования S3-S0 непосредственно выдаются сигналы сканирования клавиатуры и дисплея;

- используем для обмена программный опрос (а не аппаратную систему прерываний);

- используем линейный выбор устройства ввода-вывода, при котором на вход «CS» заводим инверсный разряд адресной шины А7.

Подключаем микросхему к системной шине (см. рис. 2в):

- к выводам D7-D0 подключаем системную шину данных;

- входы сброса, синхронизации и выбора кристалла микросхемы подключаем к соответствующим сигналам управляющей шины «RESET», «CLK», «А7»;

- на вход «INS/D» заводим разряд адресной шины A0;

- на вход «RD», «WR» микросхемы подаём сигналы с выходов дешифратора, построенного DD2.4, DD2.5, DD4.2, DD4.3, на входы которого поступают сигналы с системной шины «IO/M», «RD», «WR».

Подключаем клавиатуру и дисплей к микросхеме 8279:

- в качестве дисплея используем 4 7-сегментных индикатора с общим анодом;

- выводы 8279 DSPA3-DSPA0 и DSPB3-DSPB0 через усилитель, построенный на транзисторах, подсоединяем непосредственно к выводам «А», «Б», «С», «D», «E», «F», «G», «H» индикаторов;

- выходы S0-S3 через формирователи, построенные на транзисторах, подсоединяем к общим анодам 7-сегментных индикаторов;

- в качестве клавиатуры используем матрицу ключей 4х4, столбцы которой подключаются к выводам S0-S3, а замыкаемые через ключи столбцы к строкам линии возврата RET3-RET0.

Рис. 2в Подключение 8279 к системной шине, дисплею и клавиатуре

Проведём подключение микросхемы программируемого параллельного интерфейса I-8255, предназначенного для организации ввода-вывода параллельной информации различного формата и позволяющего реализовывать большинство известных протокола обмена. Со стороны системной шины микросхема содержит двунаправленный 8-разрядный канал данных, сигналы чтения «RD» и записи «WR», определяющих вид операции, сигнал выбора кристалла «CS» и входы А0 и А1 для адресации внутренних регистров микросхемы и вход сброса «RESET». Со стороны подключения внешних устройств микросхема содержит 3 двунаправленных канала А, В и С для обмена данными. Сигналы управления со стороны системной шины определяют вид операции, выполняемой микросхемой 8255 в соответствии с таблицей.

Подключение микросхемы 8255 к системной шине (см. рис. 2г):

- линии D0-D7 подключаются к шине данных;

- сигналы «WR» и «RD» подключаются через дешифратор DD2.5, DD4.2, DD4.3, позволяющий получить сигналы чтения и записи для внешнего устройства;

- вход «CS» к инверсному сигналу шины адреса А6;

- входы А1 и А0 к одноимённым входам адресной шины;

- 8-разрядные порты ввода-вывода выводим на разъёмы Х1, Х2 и Х3.

Рис. 2г Подключение 8255 к системной шине

4. Программирование I-8279