Разработка генератора последовательности двоичных слов

Размещено на http://www.allbest.ru/

Министерство образования и науки Российской Федерации

Пензенская государственная технологическая академия

Кафедра вычислительных машин и систем

РАЗРАБОТКА ГЕНЕРАТОРА ПОСЛЕДОВАТЕЛЬНОСТИ ДВОИЧНЫХ СЛОВ

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовому проекту по дисциплине «Схемотехника ЭВМ»

Пенза 2011

Оглавление

Задание

Список сокращений

Введение

1. Анализ задания и обоснование выбора структуры устройства

2. Синтез функциональных блоков

2.1 Постановка задачи синтеза

2.2 Разработка функциональной схемы генератора слов

2.3 Синтез блока детектирования слов

2.4 Обоснование выбора схем блока вычитания и преобразователя кодов

2.5 Полная функциональная схема устройства

3. Разработка электрической принципиальной схемы

3.1 Выбор элементной базы

3.2 Обоснование выбора и расчет схемы тактового генератора

3.3 Описание принципиальной схемы

3.4 Расчет конденсаторов развязки в цепи питания

3.5 Расчет длительности переходных процессов

3.6 Расчет потребляемой мощности

3.7 Оценка показателей надежности

4. Экспериментальное исследование генератора слов

Библиографический список

Приложения

Задание на курсовое проектирование

Тема проекта: Разработка генератора последовательности двоичных слов

Требования по назначению:

Последовательность генерируемых слов (десятичные эквиваленты)

0	8	23	14	18	10	20	12	21	9

Тактовая частота 1300 кГц

В случае сбоя - появления на выходе незапланированного слова работу генератора приостановить, вычесть обнаруженное сбойное число из числа, выработанного в предшествующем такте, и вывести разность по отдельному выходу в прямом двоичном коде без учета знака

Через 7 тактов после обнаружения сбоя возобновить работу устройства с исходного слова «0», если разность по п.3 окажется больше числа 1.

Напряжение питания (5±0,25) В

Рабочий диапазон температуры окружающей среды - от 10оС до 60оС

Список сокращений

ГС	Генератор слов
БД	Блок детектирования
БВ	Блок вычитания
ПК	Преобразователь кода
ТГ	Тактовый генератор
СТ	Счетчик импульсов
РГ	Регистр
ПЛМ	Программируемая логическая матрица
ДНФ	Дизъюнктивная нормальная форма
СДНФ	Совершенная дизъюнктивная нормальная форма
МДНФ	Минимальная дизъюнктивная нормальная форма

Введение

Развитие вычислительной техники базируется на совершенствовании программных средств и разработке новых схемно-технологических принципов построения элементной базы цифровых микроэлектронных систем. Курсовой проект по схемотехнике ЭВМ выполняется с целью закрепления навыков практического проектирования устройств ЭВМ с использованием интегральных микросхем средней степени интеграции.

В соответствии с техническим заданием разработке подлежит генератор последовательности двоичных слов, вырабатывающий десять пятиразрядных двоичных чисел в заданной последовательности. Предусмотрены также средства контроля правильности генерируемых слов, обработки чисел в случае возникновения сбоя, и автоматического приведения устройства в рабочее состояние после сбоя. Подобное устройство может оказаться полезным в качестве источника тестовых сигналов в процессе проверки цифровых систем.

В пояснительной записке рассматриваются этапы разработки устройства от выбора его структуры до создания принципиальной схемы. Приведены также некоторые расчеты, обосновывающие выбор элементов. Работоспособность устройства подтверждена путем эксперимента с использованием компьютерного моделирования в среде Electronics Workbench.

1. Анализ задания и обоснование выбора структуры устройства

В соответствии с заданием разработке подлежит синхронный автомат, работающий по тактам. Поэтому устройство должно содержать тактовый генератор (ТГ) и функциональное ядро в виде генератора слов (ГС). Дополнительные пункты задания предусматривают выполнение некоторых процедур в случае обнаружения на выходе незапланированного слова. Следовательно, структура устройства должна включать специальный блок детектирования (БД) незапланированных слов.

Поскольку после обнаружения сбоя необходимо, остановив генератор, вычесть текущее сбойное число из последнего «правильного» числа, которое было выработано в предшествующем такте, то оправдано введение в структуру запоминающего узла в виде параллельного регистра (РГ) и блока вычитания (БВ). Так как БВ будет выполнять вычитание как сложение чисел в дополнительном коде, то на его выходе установим преобразователь кода (ПК), в задачу которого входит преобразование образованной БВ разности ? в прямой код положительного числа.

Включение в структуру компаратора (К) и счетчика тактов (СТ) диктуется п.4 задания, который требует сравнить разность ? с числом n0, и в случае, когда выполняется условие , через n1 (= 7) тактов возобновить генерирование слов, начиная с исходного слова 0, для чего достаточно обнулить ГС, что достаточно для приведения устройства в целом в «правильное» состояние.

С учетом сказанного структурная схема устройства приобретет вид, показанный на рис.1.1. ТГ снабжает тактовыми импульсами ГС, который вырабатывает на своих 5 выходах заданную последовательность двоичных слов. В случае, если БД обнаруживает сбойную комбинацию, он вырабатывает сигнал, останавливающий работу ГС и запускающий процедуру обработки сбойной комбинации. Если выполняются поставленные в задании условия, то через n1 тактов работа ГС возобновляется с исходного нулевого состояния.

Размещено на http://www.allbest.ru/

2. Синтез функциональных блоков

2.1 Постановка задачи синтеза

На данном этапе определим функциональный состав основных блоков структурной схемы (рис.1.1) на логическом уровне без учета конкретной элементной базы. Некоторые блоки устройства относятся к стандартным цифровым узлам и не требуют детальной проработки. К ним относятся регистр, счетчик импульсов, компаратор, а также блок вычитания с преобразователем кодов, которые строятся на основе сумматоров по схемам, известным из учебников [1].

Анализируя структурную схему, приходим к выводу, что логическому синтезу подлежат блоки ГС и БД. Что касается остальных блоков, то достаточно обосновать выбор их состава с учетом требований задания.

2.2 Разработка функциональной схемы генератора слов

Как и любой цифровой автомат с памятью ГС может быть построен разными способами, в любом случае он должен содержать элементы памяти и комбинационную схему, образующую функции возбуждения элементов памяти. Среди традиционных подходов к проектированию такого автомата можно выделить следующие методы:

канонический метод формального синтеза на основе синхронных триггеров;

на основе параллельного регистра состояний, снабженного входной логикой. Данный вариант по существу весьма близок к первому методу;

на основе счетчика импульсов с комбинационной схемой, преобразующей десять состояний счетчика в заданные двоичные слова;

Таким образом, задачей синтеза ГС является определение оптимальной логической структуры комбинационной схема, входящей в его состав.

Рассмотрим вариант реализации устройства на отдельных триггерах. Прежде всего, отметим, что триггеров должно быть пять в соответствии с разрядностью генерируемых слов. Стандартными синхронными триггерами являются триггеры типов D, T и JK.

Размещено на http://www.allbest.ru/

Поскольку роль Т-триггера выполняет обычно либо D- либо JK-триггер, то остановимся лишь на вариантах с использованием таких триггерах. Благодаря функциональной универсальности JK-триггеров, схема на их основе обычно получается более простой. Вариант на основе D-триггеров интересен, прежде всего, потому, что набор D-триггеров по существу представляет собой параллельный регистр.

Общая структура ГС на основе JK-триггеров, представленная на рис.2.1, содержит множество триггеров с обратными связями через комбинационную схему, образующую функции возбуждения триггеров Ji, Ki, необходимые для осуществления заданного перехода триггера в следующем такте работы. С использованием таблицы переходов JK-триггера (табл.2.1) составим таблицу состояний устройства (табл.2.2).

Исходя из таблицы истинности, с целью записи функций возбуждения в виде логических выражений в форме МДНФ составим карты Карно (рис.2.2). Объединение клеток в картах дают следующие выражения функций:

Полученные выражения дают основания для построения схемы, показанной на рис.2.3.



Рассмотрим далее вариант реализации устройства на триггерах D-типа. Очевидно, что, как и в предыдущем случае, для построения схемы требуется пять триггеров. Таблица истинности (табл.2.3) заполнена с использованием таблицы переходов D-триггера (табл.2.4). Дополнив табл.2.3 столбцами для Di, перенесем их содержимое в карты Карно (рис.2.4), и после объединения соответствующих клеток в картах, запишем логические выражения:

Qn	Qn+1	D
0	0	0
0	1	1
1	0	0
1	1	1

Размещено на http://www.allbest.ru/

Рисунок 2.4 - Карты Карно варианта схемы на D-триггерах



Размещено на http://www.allbest.ru/

Другим возможным вариантом исполнения генератора слов является схема на основе счетчика импульсов, модуль которого равен количеству заданных кодовых комбинаций, с выходным комбинационным преобразователем, формирующим заданное слово по текущему состоянию счетчика импульсов (рис.2.6). Указанный комбинационный преобразователь кода можно построить разными способами. Рассмотрим некоторые варианты реализации функциональной схемы устройства по данному методу. Рассмотрим прежде вариант, когда преобразователь кодов, выполняемый на логических вентилях, преобразует десять состояний счетчика X4X3X2X1 в заданные состояния выходов Q4Q3Q2Q1Q0. Логика функционирования преобразователя соответствует таблице истинности (табл.2.5). Для получения минимизированных логических выражений перенесем содержимое табл.2.5 в карты Карно (рис.2.7), составленные отдельно для каждого выхода преобразователя.

Рисунок 2.7 - Карты Карно варианта схемы на основе счетчика импульсов

Объединение смежных клеток в картах Карно дает следующие выражения:

Соответствующая полученным выражениям функциональная схема генератора слов представлена на рис.2.8.

Разнообразные варианты схемы ГС, различающиеся исполнением комбинационной схемы преобразователя кода, можно построить на дешифраторе, множестве мультиплексоров, ПЗУ или ПЛМ. Для реализации преобразователя на основе дешифратора необходимо либо привести полученные выше выражения к форме СДНФ, по сути, усложнив их путем умножения каждой импликанты на члены вида , где - недостающий в импликанте аргумент. Однако проще выполнить запись в СДНФ непосредственно по таблице истинности (табл.2.5):

Каждой конъюнкции в приведенных выражениях соответствует возбуждение одного из выходов дешифратора, а именно выхода с порядковым номером, определяемым адресом Х4Х3Х2Х1, в котором единице соответствует прямое значение аргумента, а нулю - его инверсия. Схема генератора кодов в данном варианте приобретает вид, представленный на рис.2.9.

Еще один вариант реализации преобразователя по той же структурной схеме рис.2.3 возможен при использовании мультиплексоров для образования каждой функции Q4...Q0. В такой схеме (рис.2.10), счетчик задает адрес всех мультиплексоров, а необходимое значение функции на данном наборе Х4...Х1 задается подключением соответствующего информационного входа мультиплексора либо к шине логического «0», либо к шине логической «1».

Размещено на http://www.allbest.ru/

Значительную экономию аппаратных затрат может обеспечить применение в качестве комбинационного блока ГС программируемых логических интегральных схем (ПЛИС), в частности программируемых логических матриц (ПЛМ) и постоянных запоминающих устройств (ПЗУ) [2]. Приведем варианты подобного исполнения устройства. Схема устройства в этом случае выглядит так, как это показано на рис.2.11. ПЗУ представляет собой сочетание входного дешифратора и коммутируемой матрицы элементов ИЛИ, поэтому функциональная схема ГС оказывается сходной со схемой, показанной на рис.2.9. ПЛМ по существу представляет собой то же ПЗУ, однако, будучи ориентированной исключительно на воспроизведение логических функций, обладает в отличие от ПЗУ большей функциональной гибкостью и меньшей избыточностью, поскольку не содержит полного дешифратора и допускает предварительную минимизацию воспроизводимых функций. Очевидно, что вариант с применением ПЛМ по сравнению с другими вариантами требует минимальных аппаратных затрат, поэтому остановимся на нем подробнее.



Для прошивки ПЛМ воспользуемся ранее полученными выражениями для функций Q4...Q0 до их приведения к базису И-НЕ, а именно

Всего в этих выражениях имеются 10 разных конъюнкций, следовательно, для их реализации достаточно ПЛМ с 4 входами, 10 термами и 5 выходами. Условная схема программирования ПЛМ для схемы рис.2.11 представлена на рис.2.12.



Возможные варианты исполнения генератора слов не исчерпываются рассмотренными выше схемами. В ряде случаев выгодным может оказаться вариант на основе сдвигающего регистра с комбинационным блоком в цепи обратной связи. Однако в подобном варианте имеется ограничение на последовательность генерируемых слов, а именно: каждый следующий код должен образовываться путем сдвига предшествующего кода с записью в освобождающийся разряд нужного значения бита. В нашем случае такой вариант оказывается неосуществимым.

Еще один распространенный вариант предполагает применение параллельного регистра и комбинационного блока в его обратной связи для формирования следующего состояния регистра. Данный вариант ничем не отличается от варианта на основе D-триггеров (см. рис.2.5), где совокупность всех триггеров заменяется одним регистром. Комбинационная схема и здесь может выполняться самыми разнообразными способами.

2.3 Синтез блока детектирования слов

В задачу БД входит обнаружение факта появления на выходе ГС незапланированной комбинации, что может произойти в результате сбоя. Остановимся сразу же на варианте с применением ПЛМ, поскольку именно такой вариант уже обоснован при синтезе ГС. БД является комбинационным блоком, аргументами которого служат выходы ГС, пусть на выходе БД сигнал о сбое формируется с логическим уровнем «0». Так как таблица истинности для функции 5 аргументов громоздка, сразу же представим функцию БД «ER» в графическом виде на карте Карно (рис.2.13). Объединение «единиц» в карте дает следующее выражение функции БД в форме МДНФ:

Полученную функцию можно воспроизвести на той же ПЛМ, что уже использована при синтезе ГС, что потребует дополнительно 5 входов, 6 термов и 1 выход. Схема программирования фрагмента ПЛМ под БД приведена на рис.2.14.

2.4 Обоснование выбора схем блока вычитания и преобразователя кодов

Поскольку к схемам БВ и ПК не предъявляется особых требований в части быстродействия, то их можно построить по известным схемам на основе многоразрядного параллельного сумматора [1]. Вычитание производится как сложение с отрицательным числом в дополнительном коде. Так как дополнительный код отрицательного числа образуется путем его поразрядной инверсии с последующим добавлением единицы, то схема БВ (рис.2.15) включает блок инверторов разрядов вычитаемого, добавление единицы выполняется по входу переноса сумматора. В схеме использован 6-разрядный сумматор, чтобы учитывать знаки слагаемых (0 - положительное число, 1 - отрицательное число). Это позволяет получить правильный знак результата вычитания на старшем 6-ом выходе сумматора.

Поскольку операции преобразования прямого кода числа в дополнительный код и обратного преобразования дополнительного кода числа в прямой код идентичны, то схема ПК производит по существу сложение разности ? с нулем, учитывая знак разности. С этой целью ПК снабжен блоком управляемых инверторов, которыми служат вентили ИСКЛЮЧАЮЩЕЕ ИЛИ.



2.5 Полная функциональная схема устройства

Полная электрическая функциональная схема генератора последовательности двоичных слов приведена в приложении 1.

Схема включает тактовый генератор D1, который снабжает тактовыми импульсами счетчики импульсов D2, D5 и регистр D6. Счетчик импульсов D2 с модулем счета, равным 10, совместно с ПЛМ D4 образует генератор слов (ГС), которые выводятся из устройства на выходы Q. В той же ПЛМ реализован и блок детектирования сбойных комбинаций (БД), выход которого присоединен к входу запрета счета V счетчика D2. Регистр D6 служит для хранения слова, которое было выработано в предшествующем такте и которое используется для операций, предусмотренных заданием в случае возникновения на выходе Q незапланированного слова. Сумматор D8, вход переноса С которого присоединен к шине логической «1», а вход одного из слагаемых В подключен к выходу Q, выполняет вычитание текущего числа Qn из числа Qn-1, сохраненного регистром. Полученная разность преобразуется из дополнительного кода в прямой код без учета ее знака сумматором D10, снабженным блоком управляемого инвертирования в виде пяти вентилей ИСКЛЮЧАЮЩЕЕ ИЛИ D9, и далее выводится на выход ?.

Компаратор D3 осуществляет сравнение разности ? с числом n0 и в случае выполнения условия разрешает работу счетчика тактов, который через n0 тактов вырабатывает импульс переноса С. Сигнал переноса, поступая на вход сброса R счетчика D2, обнуляет его, что приводит к возвращению устройства в целом в исходное состояние. Таким образом, генератор слов возвращается в рабочее состояние с выходным словом .

3. Разработка электрической принципиальной схемы

3.1 Выбор элементной базы

С учетом заданного питающего напряжения 5В следует ориентироваться на системы интегральных элементов ТТЛ, ТТЛШ, КМОП. Решающую роль при выборе системы элементов играет ее быстродействие. Так при тактовой частоте выше 1 МГц в схемах на элементах КМОП существует опасность логических состязаний, способных нарушить работу устройства. Кроме того, время переходного процесса, сопровождающего выработку блокирующего сигнала в БД, может оказаться больше тактового периода, что может привести к неопределенному выходному состоянию.

Поскольку элементы микромощной серии элементов ТТЛШ, обладая таким же быстродействием, как и элементы стандартной серии ТТЛ, характеризуются намного меньшим энергопотреблением (2 мВт на вентиль против 10 у ТТЛ), то выберем для проектирования устройства серию ТТЛШ типа К555. генератор схема конденсатор код

3.2 Обоснование выбора и расчет схемы тактового генератора

Существует огромное многообразие схемных решений автогенераторов, различающихся рабочими диапазонами генерируемых частот, стабильностью колебаний и используемыми компонентами. Так ввиду заданного допустимого отклонения тактовой частоты ±20% кварцевая стабилизация частоты не оправдана. Описанный в [3] интегральный генератор типа К531ГГ1 рассчитан на генерирование частот в десятки МГц и, кроме того, содержит в корпусе второй генератор. Поэтому остановимся на простой и надежной схеме генератора на основе триггера Шмитта типа К555ТЛ2 (рис.3.1), частота импульсов в котором определяется выражением ]

, (3.1)

где - выходное напряжение высокого уровня, - выходное напряжение низкого уровня, - соответственно нижний и верхний пороги переключения, - времена задержки распространения, R и C - сопротивление времязадающего резистора и емкость времязадающего конденсатора.

Следуя рекомендациям [3] выберем сопротивление R из условия

Пусть сопротивление Тогда из (3.1) найдем емкость С:

Выбираем ближайший номинал емкости по ряду Е12: С = 820 пФ.

3.3 Описание принципиальной схемы

Электрическая принципиальная схема устройства и перечень входящих в нее элементов приведены в приложениях соответственно 2 и 3.

Схема соответствует структуре, обоснованной в разделе 1, и включает:

тактовый генератор (ТГ) на основе триггера Шмитта D1.1, охваченного обратной связью через времязадающую цепь R1, C2;

генератор слов (ГС), выполненный на счетчике импульсов D4 c модулем счета, равным 10 и ПЛМ D5, фрагмент которой, связанный с выходами счетчика, запрограммирован по схеме рис.2.12;

параллельный регистр (РГ) D7 для запоминания слова, выработанного устройством в предшествующем такте;

блок вычитания (БВ), построенный по схеме рис.2.14 на двух сумматорах D9, D10 и инверторах, каковыми служат инвертирующие триггеры Шмитта, оставшиеся незадействованными в микросхеме D1;

преобразователь кода (ПК), полностью соответствующий функциональной схеме рис.2.14, выполненный на паре сумматоров D12, D13 с блоком управляемых инверторов в виде пяти вентилей D11, D8.2;

компаратор D2, D4, предназначенный для сравнения разности ?, полученной на выходе ПК, с числом ;

счетчик тактов D6, который в случае срабатывания компаратора, отсчитывает тактов, после чего формирует импульс переноса, который, будучи инвертированным вентилем D8.1, сбрасывает счетчик D3. Сброс счетчика приводит к возвращению устройства в целом в рабочее состояние с разрешенным словом «00000» на выходе.

Схема работает в следующем порядке.

ТГ непрерывно генерирует импульсы, поступающие на тактовый вход счетчика D3. Счетчик последовательно принимает состояния от 0000 до 1001, которые, задавая адрес ПЛМ D5, преобразуются ПЛМ в десять заданных выходных состояний ГС.

В случае возникновения на выходе Q незапланированной комбинации в результате сбоя устройство переходит в аварийный режим работы, который инициируется сигналом, появляющимся на выходе БД - выводе 10 микросхемы ПЛМ D5. Этот сигнал блокирует работу счетчика импульсов D3, а также запрещает дальнейшую запись информации в регистр D7.

Блок вычитания (D9, D10, D1.2 … D1.6) выдает в дополнительном коде разность ?, которая далее преобразуется ПК (D11 … D13) в прямой код положительного числа и выводится на выход ? устройства. Компаратор сравнивает ? с числом и в случае, если , разрешает работу счетчика тактов D6, в который в исходном состоянии было загружено число 7. Через тактов, когда содержимое счетчика, работающего в режиме вычитания, обнулится, на его выходе переноса появляется импульс, который, будучи инвертированным вентилем D8.1, обнуляет счетчик импульсов D3. После этого немедленно восстанавливается рабочий режим устройства, начинающего вновь генерировать заданную последовательность слов, начиная с исходного слова 00000.

3.4 Расчет конденсаторов развязки в цепи питания

Конденсаторы развязки устанавливают для уменьшения импульсных помех в цепях питания. Это позволяет уменьшить эквивалентные паразитные индуктивности шин питания (5V) и земли (0V) путем создания индивидуального источника энергии для обеспечения тока потребления в момент переключения микросхем. Емкость конденсатора индивидуальной развязки, устраняющего помехи из-за «быстрых» бросков тока в цепи питания каждой микросхемы, выбирают из условия [3]

,

где: - максимальное значение переменной составляющей тока потребления;

- длительность импульса тока;

- допустимое значение импульсной помехи.

В качестве берут 1/3 от значения тока короткого замыкания по выходу микросхемы, который для микросхем серии К555 можно найти как

,

где: Е = 5 В - напряжение питания;

- напряжение коллектор-эмиттер выходного насыщенного транзистора в микросхеме;

- сопротивление токоограничительного резистора в микросхеме.

Тогда из приведенного выше выражения следует:

.

Конденсаторы индивидуальной развязки выбираем керамического типа К10-17, а их номинал 0,01 мкФ. Емкость конденсатора групповой развязки, служащего для исключения «медленных» колебаний питающего напряжения, выбирается из условия [3]

,

где Lш и Rш - соответственно индуктивность и сопротивление шины питания. Так как конструкция устройства в рамках курсового проекта не разрабатывается, то указанные параметры не могут быть определены точно. По этой причине емкость Cр можно выбираем 10 мкФ, как это обычно и принимается в практических устройствах на двухслойных печатных платах.

3.5 Расчет длительности переходных процессов

Поскольку последовательность генерируемых сигналов инвариантна во времени, то расчет времени переходного процесса от момента поступления тактового импульса до выработки нового выходного слова лишен смысла. Однако, в схеме можно выделить критическую цепь, каковой является цепь обратной связи при выработке блокирующего сигнала блоком детектирования сбойной комбинации.

Действительно, блокирующий сигнал должен появиться раньше поступления очередного тактового импульса, в противном случае устройство может оказаться в неопределенном состоянии. Цепь обратной связи включает (см. приложение 2) счетчик импульсов D2, а также дважды ПЛМ - первый раз при формировании сбойной комбинации, и второй раз в процессе формирования сигнала в БД.

Таким образом, длительность переходного процесса составляет

.

Поскольку период тактовых импульсов равен

,

то есть ,то в устройстве обеспечивается устойчивая работа.

3.6 Расчет потребляемой мощности

Мощность, потребляемая устройством от источника питания, складывается из мощностей, рассеиваемых всеми элементами схемы - микросхемами, из которых она состоит:

.

Результаты расчета сведены в табл.3.1. Значение тока потребления для каждой микросхемы указано среднее для двух противоположных состояний выхода.

Размещено на http://www.allbest.ru/

Таким образом, общая мощность потребления устройства равна 2,3 Вт.

3.7 Оценка показателей надежности

С точки зрения теории надежности все элементы схемы соединены последовательно, и выход из строя единственного из них приводит к отказу устройства в целом. Основой для расчета показателей надежности служат справочные данные по интенсивности отказов каждого входящего в устройство элемента, сведенные в табл.3.2. Там же представлены результаты расчета суммарной интенсивности отказов, которая оказалась равной

.

Размещено на http://www.allbest.ru/

Найдем значения основных показателей надежности устройства:

вероятность безотказной работы в течение времени равна

;

вероятность отказа в течение времени

;

наработка на отказ или среднее время безотказной работы - средняя продолжительность работы устройства между двумя отказами

;

коэффициент готовности КГ - вероятность того, что устройство окажется работоспособным в произвольно выбранный момент времени

,

где ТР - продолжительность ремонта (восстановления) устройства, которое для проектируемого простого устройства принято равным 1 ч.

4. Экспериментальное исследование генератора слов

Эксперимент проводился для подтверждения работоспособности устройства, уточнения его технических характеристик и оценки степени соответствия заданию. Эксперимент по данному проекту выполнен методом компьютерного моделирования с помощью моделирующей программы Electronics Workbench.

Проверке подвергалось функциональное ядро устройства - генератор слов. Поскольку программа Electronics Workbench не располагает моделью ПЛМ, то модель ПЛМ была создана в виде подсхемы PLA (рис.4.1). Результаты проверки (рис. 4.2), представленные в виде временных диаграмм сигналов, показывают, что ГС генерирует заданную последовательность двоичных слов.

Рисунок 4.1 - Моделирование ГС

Рисунок 4.2 -Результаты моделирования

Библиографический список

1. Чулков В.А. Схемотехника ЭВМ. Учебник в 6 ч. - Ч.3. Комбинационные узлы. - Пенза, Изд-во Пенз. гос. технол. академии, 2009. - 54 с.

2. Угрюмов Е.П. Цифровая схемотехника. Учебное пособие. - СПб, БХВ-СПб, 2004, - 820 с.

3. Чулков В.А. Схемотехника ЭВМ. Методические указания по выполнению курсового проекта. - Пенза: Изд-во Пенз. гос. технол. академии, 2010. - 68 с.

Размещено на Allbest.ru