Устройство контроля комбинационных схем

Размещено на http://www.allbest.ru

ВВЕДЕНИЕ

В 21 век приоритетное направление научно-технического прогресса можно раскрыть в таком аспекте как бурное развитие электронно-вычислительной техники и, непосредственно, применение и внедрение их средств, методов в отраслях промышленности, образования, научных исследованиях, и остальных сферах деятельности и жизни человека. Для реализации этого необходимы высококвалифицированные кадры, которые и впоследствии будут являться двигателем этого прогресса, опираясь на ранее полученные навыки. Следовательно, требуется подготовить специалистов по ЭВМ, а значит и по программному обеспечению, по автоматизированным системам обработки данных и управления, а также по системам и сетям. Подготовка таких специалистов даёт возможность достижения более высокой производительности, функциональной гибкости, надежности, приспособленности вычислительных машин и систем к эксплуатации, и к их дальнейшему техническому обслуживанию.

За последние две или три декады лет человек сделал большой шаг в сфере электронно-вычислительной техники. Широко распространёнными и широко применяемыми стали не только вычислительные машины общего назначения, но и микропроцессорная техника, в частности персональные компьютеры.

Как правило, ЭВМ построены по модульному принципу, а между модулями устанавливаются разъемы (шины), с помощью которых осуществляется обмен информацией. Чтобы предотвратить какие-либо изменения информации или избежать её потери, существуют как аппаратные, так и программные средства диагностики и контроля. Автоматическая система контроля и диагностики даёт возможность уменьшить информационные и временные потери в ЭВМ, связанные с неисправностью и поиском места этой неисправности.

Данный проект преследует цель разработки такого устройства, которое способно осуществлять контроль комбинационных схем.



1. СТРУКТУРНОЕ ПРОЕКТИРОВАНИЕ

1.1Анализ исходных данных

Зачастую возникновение ошибки в вычислительном процессе происходит в результате потерь от сбоев и отказов, следовательно, необходимо предотвратить распространение этой ошибки в вычислительном процессе. Если не предпринять соответствующие меры, то процедуры проверки правильности работы программы, определение и устранения искажений в программе, данных и промежуточных результатах будут затратными по времени и ресурсам.

Вероятность обнаружения ошибки возрастает ближе к моменту ее возникновения в выполняемых машиной преобразованиях информации. Именно система автоматического контроля правильности работы преследует цель незамедлительной остановки выполнения процесса при появлении ошибки в работе ЭВМ, что значительно упрощает эксплуатационный процесс и повышает уровень достоверности.

Наличие системы автоматического восстановления вычислительного процесса (далее САВВП) позволяет снизить время восстановления информации. Эта система позволяет идентифицировать характер ошибки:

отказ (САВВП инициирует работу системы автоматического диагностирования ЭВМ);

сбой (САВВП автоматически восстанавливает достоверность информации и выполнения программы).

Как правило, рациональным способом обнаружения ошибок является использование быстродействующих аппаратных средства контроля, выполняющих функцию непрерывного процесса обнаружения ошибок. Так как аппаратные средства обеспечивают полную совместимость во времени по выполнению основных и контрольных операций, то данный способ не вызывает заметного снижения быстродействия и производительности машины.

Так как корректировать ошибки, восстанавливать вычислительный процесс и диагностировать неисправностей при надежности ЭВМ возникает достаточно редко, то разумно использовать микропрограммные или программные средства. Но существует необходимость использовать определенные аппаратные средства, дабы не разрабатывать сложные программные алгоритмы.

В настоящее время существует большое количество схем устройств контроля. На рисунке 1.1 а) проиллюстрирована схема устройства контроля последовательного типа, где тестовые последовательности хранит генератор тестов, а ответные реакции исправного тестового блока хранит анализатор. На рисунке 1.1 б) показана схема устройства контроля последовательного типа с эталонным блоком; здесь тестовые последовательности хранится генератором тестов, а ответные реакции анализатор получает от исправного эталонного блока. На рисунке 1.1 в) представлена схема устройства контроля последовательного УТК с прямой связью генератора и анализатора

Рисунок 1.1 - Схемы устройства контроля:

а) последовательный УТК;

б) схема последовательного УТК с эталонным блоком;

в) последовательный УТК с прямой связью генератора и анализатора

Данный курсовой проект реализован согласно схеме, представленной на рисунке 1.1 б). По условию задания, устройство должно иметь такие функции как:

генерация тестового набора и выдача его на объект контроля и эталонный объект;

сравнение ответных реакций контролируемого и эталонного блоков;

контроль и индикация хода процесса контроля и результатов контроля;

контроль истинности тестового набора;

а также соответствовать следующим требованиям:

устройство должно иметь отдельные цепи установки в исходное состояние и запуска;

процесс тестирования должен проходить в автоматическом режиме;

работа устройства должна синхронизироваться от тактового генератора;

на время подключения контролируемого блока к устройству (и отключения) выходные цепи устройства должны отключаться от источников сигналов;

устройство должно проектироваться по модульному принципу с установкой соединительных разъемов между модулями;

разрядность объекта контроля: Nвх = 11, Nвых=4;

элементная база - КМДП;

количество единиц в выходных разрядах - N1=19, N2=7, N3=18, N4=12, N5=0, N6=0, N7=0 , N8=0, N9=0.

1.2 Разработка структурной схемы устройства

При разработке устройства контроля комбинационных схем можно выделить следующие структурные блоки:

Блок управления - блок, главным назначением которого является управление устройством, и который выполняет следующие функции:

очистка результатов предыдущего тестирования и запуск генератора.

подключение и отключение тестируемых объектов: перевод выходных цепей устройства в третье состояние.

Тактовый генератор. Его назначение - синхронизация работы блоков разрабатываемого устройства, и синхронизация устройства с контролируемыми объектами (объектом контроля и эталонным объектом). Включение тактового генератора осуществляться по сигналу с блока управления, остановка по сигналу из генератора тестовых наборов по завершению теста.

Тестовый генератор - собой счетчик, котрый служит для формирования адреса следующего тестового слова. По каждому сигналу синхроимпульса от генератора тактовых импульсов на входе контролируемых объектов будет новое тестовое слово.

Схема сравнения (анализатор). Сравнивает выходные реакции объекта контроля и эталонного объекта. При обнаружении несовпадения формирует сигнал управления индикацией.

Схема контроля. По завершению всего тестового набора сравнивает количество выходных единиц эталонного объекта с номинальным количеством, хранимым в ПЗУ. При обнаружении несовпадения формирует сигнал управления индикацией.

Блок индикации - сигнализирует о возникновении ошибочной ситуации.

Исходя из описания и назначения основных блоков разрабатываемого устройства, приведем следующую структурную схему (рисунок 1.2):

Рисунок 1.2 - Структурная схема устройства



2. ФУНКЦИОНАЛЬНОЕ ПРОЕКТИРОВАНИЕ

Блок управления. Блок формирует три управляющих сигнала: «старт», «сброс», «смена». Сигналы «смена» и «сброс» - сигналы одного уровня, следовательно, можно их логически объединить. Так как имеет место явление «дребезг контактов», а сигналы «старт», «сброс», «смена» влияют на работу всей схемы, значит необходимо исключить возможность проявления этого явления. Использование асинхронного RS-триггера в качестве блока управления есть лучшее решение.

Рисунок 2.1 - Блок управления

Тактовый генератор. Тактовый генератор синхронизирует работу устройств: генератора тестов, блока контроля тестового набора. Синхроимпульсы подаются на генератор тестов и блок контроля.

Рисунок 2.2 - Тактовый генератор

Тестовый генератор. Генератор формирует набор тестовых комбинаций, который подается на тестируемые устройства. В качестве генератора используется счетчик. Число входов тестируемых устройства равно 11, набор теста в словах - полный. Чтобы остановить генератор тактовых импульсов после завершения теста, 11 выходов счетчика подключены к входам конъюнктора, выход которого подключен к входу «SB1» блока управления. Для возможности перевода выходов в третье состояние выводы счетчика будут связываться с тестируемым устройством не напрямую, а через шинный формирователь.

Рисунок 2.3 -Тестовый генератор

Схема сравнения. Схема контролирует тестируемый объект. В случае возникновения хотя бы одного несовпадения на выходах тестируемого объекта и объекта контроля возникает неисправность. Несовпадение будет обнаруживаться сумматором по модулю два. При нахождении ошибки будет устанавливаться триггер, выход которого соединен с индикацией. Ошибка определяется поразрядно.

Рисунок 2.4 - Схема сравнения

Схема контроля. Схема проверяет исправность эталонного объекта. В процессе тестирования считается число выходных единиц на каждом из выходов эталонного объекта. Далее на логическом элементе «или» складываются результаты подсчета после перебора всех тестовых комбинаций с их ожидаемыми значениями. В случае возникновении единицы переноса (в результате переполнения) используется триггер. Ошибка определяется для каждого разряда в отдельности.

Рисунок 2.5 - Схема контроля

Блок индикации. Представляет собой набор светодиодов. Управление светодиодами осуществляется сигналами со схемы контроля и схемы сравнения. При неисправности работы на светодиод со схемы контроля тестовых наборов или со схемы сравнения результатов посылается информация об ошибке.

Рисунок 2.6 - Блок индикации



3. РАЗРАБОТКА ЭЛЕКТРИЧЕСКОЙ ПРИНЦИПИАЛЬНОЙ СХЕМЫ

Исходя из условия постановки задачи и пользуясь разработанной функциональной схемой, выбираю конкретные логические элементы и микросхемы. Логика КМДП (КМОП). Произведу необходимый электрический расчет цепей обвязки. Подберу необходимые светодиоды с учетом их характеристик. Начерчу электрическую принципиальную схему устройства.

Блок управления. Переключатели SB1, SB2 формируют логические уровни, которые являются сигналами команд управления. В качестве кнопочных переключателей буду использовать П3П1Т-3.

Микросхема К561ТР2 содержит четыре RS-триггера , имеющих только по одному прямому выходу Q, которые можно отключать от выходных выводов микросхемы при помощи внутреннего ключевого устройства. При подаче единицы на вывод 5 эти ключи замыкаются и уровни с выходов триггеров поступают на выходные выводы микросхемы, а если на вывод 5 подать ноль, то ключи разомкнутся и выходы триггеров отключатся от выходных выводов микросхемы. Входной ток низкого (высокого) уровня ? 0,2 мкА.

Рисунок 3.1 - Микросхема К561ТР2



Приведу общую принципиальную схему управления.

Рисунок 3.2 - Блок управления

Рассчитаю токоограничивающие резисторы R1, R2 по формуле:

; ;

Рассчитаем мощность резисторов:

Из справочника выбираю резистор, с соответствующими параметрами -КИМ-0,125Вт-7,5МОм 5%.

Генератор тактовых импульсов.

Для реализации данного блока можно использовать следующие микросхемы

К561ЛА7 - четыре логических элемента «2И-НЕ».

Рисунок 3.3 - Микросхема К561ЛА7

Микросхема 74LX1GU04 - логический элемент «НЕ».

Рисунок 3.5 - Микросхема 74LX1GU04

Микросхема SN74LVC1G132 - логический элемент «2И-НЕ».

Рисунок 3.6 - Микросхема SN74LVC1G132



Схема тактового генератора представлена на рисунке 3.7.

Рисунок 3.7 -Тактовый генератор

Рассчитаем максимальную рабочую частоту генератора.

- суммарная частота задержки частота задержки.

.

Пусть рабочая частота равна 95кГц.

Выберем резисторы и конденсатор для генератора.

;

;

Пусть конденсатор С2 будет К10-17-6.3В-5.1пФ 5%, тогда:

.

Выбираю резистор КИМ-0,125Вт-360кОм 5%.

Генератор тестовых наборов. Для генератора тестовых наборов необходим 11-разрядный счетчик, но так как такая микросхема не существует, то выбираю 12-разрядный счетчик (микросхема К1561ИЕ20). Также в качестве логических элементов «или» используются микросхемы IN74HC11 и SN74LVC1G11.

Микросхема SN74LVC1G11 - логический элемент «3И».

Рисунок 3.8 - Микросхема SN74LVC1G11

Микросхема IN74HC11AN - три логических элемента «3И».

Рисунок 3.9 - Микросхема IN74HC11AN

Микросхема К1561ИЕ20 - двоичный счетчик с последовательным переносом. Сброс осуществляется подачей логической единицы на вывод 11, запись производится по заднему фронту синхроимпульсов, поступающих на вывод 10.

Рисунок 3.10 - Микросхема К1561ИЕ20

Так как система должна переходить в состояние высокого импеданса, то выбираю два буферных элемента с третьим состоянием (микросхема IW4503B). Микросхема имеет два вывода 1 (OE1) и 15 (OE2) для установки третьего состояния на выводах 3, 5, 7, 9 и 11, 13 соответственно.

Рисунок 3.11 - Микросхема IW4503B

Согласно функциональному проектированию применимо к тестовому генератору, на рисунке 3.12 представлена его реализация на конкретных микросхемах.

Рисунок 3.12 - Генератор тестовых наборов

Схема сравнения.

Логические элементы «или», которые реализованы в микросхеме К1564ЛЛ1 в корпусе 401.14-5.

Рисунок 3.13 - Микросхема К1564ЛЛ1 в корпусе 5119.16-А

Микросхема К561ЛП2 - набор из четырех 2-входовых двоичных сумматоров по модулю два.

Рисунок 3.14 - Микросхема К561ЛП2

Микросхема К561ТВ1 - двухступенчатый JK-триггер с входами предварительной установки S и R. Входы установки S и сброса R не зависят от импульсов синхронизации т.е. являются асинхронными. Они имеют активный высокий уровень (лог."1"). Поступление высокого уровня на один из входов R или S устанавливает обе ступени JK-триггера соответственно в "0" или "1" независимо от состояния других входов.

Таблица 3.1 - Таблица состояний микросхемы К561ТВ1

Предыдущее состояние	Clock	Следующее состояние
Входов	Выхода
J	K	S	R	Q	C	Q
1	0	0	0	0		1	0
1	0	0	0	1		1	0
0	1	0	0	0		0	1
0	1	0	0	1		0	1
1	1	0	0	х		Счет
х	х	1	0	х	х	1	0
х	х	0	1	х	х	0	1
х	х	1	1	х	х	1	1

Рисунок 3.15 - Микросхема К561ТВ1

Микросхема SN74LVC2G04 - два логических элемента «НЕ».

Рисунок 3.16 - Микросхема SN74LVC2G04

Каждая пару сигналов (выход ОК и выход ОЭ) из одноименных выводов тестируется согласно схеме, указанной на рисунке 3.11.

Рисунок 3.17 -Схема сравнения одноименных сигналов с выходов устройства контроля и эталонного объекта

Схема контроля.

Для реализации микросхемы ниже представлен необходимый комплект микросхем.

Микросхема К1564ЛИ1 - четыре логических элемента «2И».

Микросхема TC74AC00P - четыре элемента «2И-НЕ»

Рисунок 3.18 - Микросхемы К1564ЛИ1 и TC74AC00P

схема контроль генератор эталонный

Микросхемы К561ТР2, SN74LVC1G11, IN74HC11AN (описание микросхем предложено выше).

Микросхема К176ИЕ1 - простейший шестиразряд-ный асинхронный двоичный счетчик импульсов. Имеет счетный вход С (1), установочный вход асинхронного сброса R (13) и шесть выходов, на которых содержимое счетчика выдается двоичным числом.

Рисунок 3.19 - Микросхема К176ИЕ1

Микросхема К561ЛН2 - шесть логических элементов «НЕ».

Рисунок 3.20 - Микросхема Л561ЛН2

Каждая пару сигналов (выход ОК и выход ОЭ) из одноименных выводов тестируется согласно схеме, указанной на рисунке 3.21.

Рисунок 3.10 - Схема счета сигналов с объекта контроля и ее соединения с общей шиной

Блок индикации. Блок состоит из светодиодов HL1-HL8 (ARL-5923UBC-1,2cd (Uпр=2,9В, Iпр=20мА)) и резисторов R5-R12.

Расчет сопротивлений:

Мощность резисторов:

Выбираю резистор КИМ-0,125Вт-100Ом 5%.

Чтобы снизить высокочастотные пульсации между Uп и землей в модуле А1 подключаем конденсатор С1 (К52-1 - 6.3В - 10мкФ ±10%).

Чтобы снизить высокочастотные пульсации между Uп и землей в модулях А1, А2, А3 конденсаторы С3..С32 (К10-17-6.3В-100пФ5%) расположены вблизи микросхем1.

Устройство реализовано по модульному принципу (модули А1, А2, А3). В модуле А1 расположены 3 разъема:

XS1 служит для подключения Uп и общего провода;

XS3 - для подключения входов объекта контроля ;

XS4 - для подключения входов эталонного объекта;

В модуле А2 расположены 4 разъемы XP1, XP2, XS2:

XP1 - для подключения выходов объекта контроля;

XP2 - для подключения выходов эталонного объекта; а также передачи сигналов: сброс/стоп, Uп, синхроимпульсов, а также шины земли;

XS5 - для передачи сигналов в модуль А3: выходов ОК и ОЭ, сигнала сброса/замены, тактовых импульсов, Uп, а также шины земли.

В модуле А3 расположен 1 разъем XS6 :

XP3 - для подключения выходов ОК и ОЭ, сигнала сброса/замены, тактовых импульсов, Uп, а также шины земли.

В качестве разъемов используются следующие:

XS1 - PWL-2;

XS2, XS3 XS4 используются разъёмы DB - 15F;

XP1, XP2 - DB-9M;

XP3 - DB - 15М;

В таблице 3.2 приведены основные параметры используемых микросхем:

Таблица 3.2 - Основные параметры микросхем

Микросхема	Номер цепи Uп	Номер цепи земли	Uвых0, В	Uвых1, В	Iвых0, мА	Iвых1, мА	t1-0, нс	t0-1, нс
К1564ЛИ1	14	7	0,9	3,15	4	4	500	500
К176ИЕ1			0,3	8,2	-	-	100	100
К561ТР2	16	8	2,9	7,2	0,25	0,2	360	360
SN74LVC1G132	5	3	0,55	3,8	32	-32	5	5
74LX1GU04							4	4
К561ЛА7	14	7	0,95	3,6	0,25	0,25	160	160
К561ЛН2			2,9	7,2	8,0	1,25	90	50
IN74HC11AN			-0,5	7,5	25	-25	500	500
SN74LVC1G11	5	2	0,55	3,8	32	-32	5	5
КР1561ИЕ20	16	8	1,0	9,0	1,1	-0,4	2500	2500
IW4503BD			0,5	4,6	5,5	-4,8	180	180
К561ЛП2	14	7	2,9	7,2	8,0	1,25	90	50
1564ЛЛ1					-	-	30	30
К561ТВ1	16	8	2,9	7,2	0,24	0,2	770	770
SN74LVC2G04	5	2	0,55	3,8	32	-32	4	4
TC74AC00P	14	7	0,36	3,8	24	-24	8	8



ЗАКЛЮЧЕНИЕ

В результате выполнения курсового проектирования разработано устройство контроля комбинационных схем, удовлетворяющее всем требованиям, указанным в условии задания.

Разработаны структурная, функциональная и принципиальная схемы устройства. Устройство выполнено по модульному принципу: разбито на три основных модуля. Первый модуль включает в себя модуль управления, генератор тактовых импульсов и генератор тестов. Второй модуль состоит из модуля анализатора и индикации. Третий состоит из модуля контроля истинности эталонного объекта и индикации ошибок.



СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

Богданович М.И., Грель И.Н., Прохоренко В.А., Шалимо В.В. Цифровые интегральные микросхемы. Справочник - Минск: «Беларусь», 1991.

Горячева Г.А., Добромыслов Е.Р. Конденсаторы (справочник) - М.: Радио и связь, 1984.

Лебедев О.Н. Применение микросхем памяти в электронных устройствах. Справочное пособие - М.: Радио и связь, 1994.

Пухальский Г.И., Новосельцева Г.Я. Цифровые устройства. Учебное пособие для втузов - СПб.: Политехника, 1996.

Размещено на Allbest.ru