Счетчик циклического процесса

Размещено на http://www.allbest.ru/

Введение

Научно-технический прогресс, определяющий мощный подъем общественного производства, в значительной степени обусловлен широким внедрением достижений электроники во все отрасли народного хозяйства. Прогресс в области вычислительной техники и радиоэлектроники связан с достижениями микроэлектроники в создании интегральных схем малой, средней, большой и сверхбольшой степени интеграции. Появление микропроцессорных БИС позволило из-за их дешевизны, малых габаритов, массы, мощности потребления и свойства программируемости функций решить проблему разработки малого числа БИС для большого числа применений, внедрить вычислительную технику в те области, в которых ранее она не использовалась.

Необходимость повышения технического уровня вычислительной техники, приборов и средств автоматизации, связи, робототехники на основе новейших достижений микроэлектроники отмечается правительством многих стран.

Промышленностью освоены и выпускаются много типов микропроцессоров, благодаря которым обеспечены исключительные преимущества цифровым методам обработки информации. Однако существуют аналоговые сигналы, которые надо принимать, обрабатывать, хранить и отдавать пользователю. Важное значение принимает проблема связи аналоговых объектов с цифровыми управляющими машинами, в частности вопросы преобразований, нормализации сигналов, методы и средства передачи аналоговых сигналов по линии связи при наличии помех и т.д. Применение микропроцессоров и микроЭВМ для сбора данных и управления производственными процессами вызывает ряд проблем аналогово-цифрового преобразования сигналов, которые должен решать пользователь.

Для обработки аналоговых и цифровых сигналов разработана большая номенклатура микросхем, среди которых можно отметить генераторы, усилители, аналого-цифровые и цифроаналоговые преобразователи, модуляторы, компараторы, переключатели тока и напряжения. Элементы выборки и хранения, фильтры. Вторичные источники питания. Центральные процессорные элементы. Устройства управления вводом-выводом, программируемые параллельные и последовательные интерфейсы, контроллеры прямого доступа к памяти, магистральные приемопередатчики, блоки микропрограммного управлении, приоритетного прерывания, запоминающие устройства и т.д. Большинство перечисленных схем и устройств являются функциональными составными частями микропроцессорных комплектов, в значительной степени определяя архитектуру ЭВМ.

1. Описательный раздел

1.1 Постановка задач

Разработать принципиальную электрическую схему цифрового умножителя положительных чисел в соответствии с заданной структурной схемой (лист 1). Предусмотреть ввод трехразрядного множимого (А) и двухразрядного множителя (В). Формирование левого сдвига при получении частичных произведений следует обеспечить с помощью регистра. Сложение частичных произведений выполнит сумматор.

Обеспечить последовательный ввод информации в линию связи, предварительно осуществив преобразование параллельной формы представления информации с выхода сумматора в последовательную для выхода линию. Для такого преобразования использовать регистр ППД.

электрический умножитель преобразование счетчик

2. Расчётный раздел

2.1 Умножитель чисел А и В

Разберём процесс умножения двоичных чисел на примере умножения чисел А=6 и В=3, заданных в десятичной системе.

Представим числа 6 и 3 в двоичной системе счисления и обозначим их разряды соответственно А4, А3, А2, А1 и В4, В3, В2, В1:

6₍₁₀₎ = 0 1 1 0₍₂₎ четыре разряда или 1 1 0 три разряда

А4 А3 А2 А1 А3 А2 А1

3₍₁₀₎ = 0 0 1 1₍₂₎ четыре разряда или 1 1 два разряда

В4 В3 В2 В1 В2 В1

Выполним умножение:

1 1 0

1 1

1 1 0 1 1 0

1 0 0 1 0

Запишем в принятых обозначениях:

А3 А2 А1

1 1 0 А

1 1 В

В2 В1

А3В1 А2В1 А1В1

1 1 0 первое частичное произведение

1 1 0 второе частичное произведение

А3В2 А2В2 А1В2

1 0 0 1 0 произведение

S4 S3 S2 S1 S0

Произведение образуется, как сумма первого и второго частичных произведений, здесь разряды обозначены соответственно как разряды суммы S4, S3, S2, S1, S0.

2.2 Синтез шифратора

Шифратор (называемый также кодером) - устройство, осуществляющее преобразование десятичных чисел в двоичную систему счисления. Пусть в шифраторе имеется m входов, последовательно пронумерованных десятичными числами (0,1,2,3,…, m-1) и n выходов.

Подача сигнала на один из входов приводит к появлению на выходах n-разрядного двоичного числа, соответствующего номеру возбуждённого входа.

Условно - графическое изображение шифратора приведено на рисунке 1.

Слева показаны 10 входов, обозначенных десятичными цифрами 0, 1… 9.

Справа показаны выходы шифратора; цифрами 1, 2, 4, 8 обозначены весовые коэффициенты двоичных разрядов, соответствующих отдельным выходам.

Размещено на http://www.allbest.ru/

Рисунок 1 - УГО шифратора

Таблица 1 - Таблица истинности

Десятичное число	Двоичный код 8 4 2 1
	Х8	Х4	Х2	Х1
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

Шина, на которой действует активный логический сигнал изображена на схеме другим цветом. Для элемента «И-НЕ» активным является сигнал логического нуля.

Выберем для схемы шифратора следующие микросхемы серии К155:

DD1 K155ЛА3

DD2 K155ЛА3

DD3 1/2 K155ЛА3

DD4 K1 55ЛА2

DD5 К155ЛА1

2.3 Выбор счётчика

Счетчик в схеме умножителя используется с целью представления числа В=3 в двоичном коде.

Числа в счетчике представляются определенными комбинациями состояний триггеров. При поступлении на вход очередного уровня логической единицы в счетчике устанавливается новая комбинация состояний триггеров, на единицу большая предыдущего числа.

Рисунок 2 - УГО счетчика

Приведем назначение выводов счетчика:

1,14 - входы счётные;

2,3 - входы установки 0;

12,9,8,11 - выходы;

5 - Un;

10 - общий;

4,6,7,13 - не задействованы.

Так как промышленностью выпускаются счетчики с минимальным коэффициентом пересчета, равным 16, то выбираем простейшую микросхему К155ИЕ5.



Рисунок 3. Схема подключения счетчика

Так как ёмкость выбранного счётчика равна 16 и превышает значение В=3, то необходимо сделать так чтобы счётчик сбрасывался в 0 после каждого третьего импульса. Для этого необходимо входы установки «нуля» подключить к выходам с весовым коэффициентом 1,2.

2.4 Синтез КЛС

При выполнении умножения чисел А и В образуется два частичных произведений:

- первое частичное произведение, представленное разрядами А3В1, А2В1, А1В1. При умножении числа А на первый разряд В1 сомножителя В.

- второе частичное произведение, представленное разрядами А3В2, А2В2, А1В2. При умножении числа А на второй разряд В2 сомножителя В.

Следует реализовать технические разряды перечисленных первого и второго частичных произведений с помощью коньюкторов (логических элементов «И»).

Y3

B1=1 B2=1

Рисунок 4. Схема КЛС

2.5 Выбор регистра

При умножении числа А на число В видно что второе частичное произведение сдвинуто по отношению к первому на один разряд. Для выполнения функции сдвига в схеме следует выбрать регистр из предложенного набора ИМС типа К155ИР13.

К155ИР13

Рисунок 5. УГО регистра

Приведём назначение выводов ИМС:

1,2,3 - входы выбора режима (последовательный, параллельный вход);

2 - вход информации при сдвиге вправо;

22 - вход информации при сдвиге влево;

3,5,9,17,19,21 - входы информационные;

4,6,8,10,14,16,18,20 - выходы;

11-вход синхронный;

12 - общий;

13 - вход сброса;

24 - U_n;

DD9

Рисунок 6. Схема подключения регистра сдвига

Сдвигающий регистр работает в трёх режимах: «Запись», «Хранение», «Сдвиг». В схеме цифрового умножителя используется два режима «Запись» и «Сдвиг».

Для осуществления режима «Записи» необходимо на входы выбора режима подать логического «0»: S0=0, S1=0.

На информационные входы D0…D2 необходимо подать частичное произведение подлежащее сдвигу, неиспользуемые информационные входы следует закоротить и подключить на корпус.

Для осуществления режима «Сдвига» необходимо на входы выбора режима подать следующие логические сигналы: S0=0, S1=1.

Так как сдвиг частичного произведения осуществляется влево, то на вход DL необходимо подать сигнал логической 1, а на вход DR подать сигнал логического 0.

На вход установки нуля необходимо подать пассивный сигнал R=0.

2.6 Выбор сумматора

Для получения результата умножения чисел А и В необходимо сложить два частичные произведения. Количество частичных произведений зависит от разрядности числа В.

Так как любое цифровое устройство выполняет действия над двумя операндами для сложения двух частичных произведений, требуется один сумматор.

Выберем из предложенного набора ИМС, выберем сумматор типа К155ИМ3.

К155ИМ3

Рисунок 7. УГО сумматора

Приведем назначение выводов микросхемы:

13 - вход переноса;

10, 11, 8, 7, 3, 4, 1, 16 - входы слагаемых;

12 - общий;

9, 6, 2, 15 - выходы суммы;

5 - Un;

14 - выход переноса.

3. Краткое техническое описание

Все цифровые устройства выполняют действия над величинами представленными в двоичной системе счисления, поэтому А и В должны быть преобразованы из десятичной системы счисления в двоичную.

Преобразование числа А выполняет шифратор У1, выполненный на микросхемах DD1 типа К155ЛА3, DD2 типа К155ЛА3, DD3 типа К155ЛА3, DD4 типа К155ЛА3, DD5 типа К155ЛА2, DD6 типа К155ЛА1.

Для преобразования числа В используется счётчик У2, выполненный на микросхеме DD7 типа К155ИЕ5.

Так как В имеет два двоичных разряда, то необходимо сформировать два частичных произведения. С этой целью используются схемы КЛС У3, выполненные на микросхемах DD8 типа К155ЛИ1, DD9 типа К155ЛИ1.

Произведение представляет собой сумму двух частичных произведений. При этом второе частичное произведение сдвинуто влево относительно первого на один разряд, этот сдвиг осуществляется регистром У4, выполненного на микросхеме DD10 типа К155ИР13.

Для получения произведения необходимо сложить два частичных произведения. С этой целью используется один сумматор У5, выполненный на микросхеме DD11 типа К155ИМ3.

Результат умножения двух чисел формируется в параллельном коде, а по условию требуется выдать его в линию в последовательном коде. Для этого применяется регистр параллельно-последовательного действия У6, выполненный на микросхеме DD12 типа К155ИР13.

Заключение

В результате выполнения проекта разработана принципиальная электрическая схема цифрового умножителя положительных чисел. В соответствии с заданной структурной схемой «Лист1»

Ввод четырех разрядного множимого А обеспечивается с помощью шифратора, ввод двух разрядного множителя В обеспечивается с помощью счетчика. Формирование левого сдвига для двоичного частичного произведения осуществляется с помощью регистра, сложение частичных произведений выполняет сумматор.

В линию связи информация поступает последовательно. Преобразования параллельной формы представления информации с выхода сумматора в последовательную для выхода в линию осуществляется с помощью регистра ППД.

Данное устройство удовлетворяет требованием задания при построении устройства цифрового умножителя положительных чисел используются микросхемы логики ТТЛ. Из предложенных микросхем выбраны ИМС серии К155.

Микросхемы логики ТТЛ характеризуются сравнительно высокой помехоустойчивостью, что делает устройство построенное на их основе более устойчивыми к сбоям и помехам. Напряжение питания таких микросхем составляет пять вольт.

Литература

1. Калабеков Б.А., Мамзелев И.А. Цифровые устройства и микропроцессорные системы. - М.: Радио и связь, 1987.

2. Ерёмина О.М. Основы дискретной автоматики. - М.: Радио и связь, 1981.

3. Коган И.А., Гитлиц Э.В., Ерёмина О.М. Микропроцессорные устройства. Сборник методических указаний. - М.: ВЗТС, 1988.

4. Мальцева Л.А. и др. Основы цифровой техники. - М.: Радио и связь, 1986 (Массовая радиобиблиотека).

5. Партинсон А.С., Борисов В.Г. Введение в цифровую технику. - М.: Радио и связь, 1987 (Массовая радиобиблиотека).

6. Интегральные микросхемы: Справочник/ Б.В. Тарабрин и др; Под ред. Б.В. Тарабрина. - М.: Радио и связь, 1983.

7. Применение интегральных микросхем в электронной вычислительной технике: Справочник / Р.В. Данилов и др; Под ред. Б.Н. Файзулаева, Б.В. Тарабрина. - М.: Радио и связь, 1986.