Разработка схемы устройства, выполняющего функцию восьмиразрядного синхронного реверсивного сдвигающего регистра

Основные сведения о регистрах. Проектирование восьмиразрядного синхронного реверсивного сдвигающего регистра. Постановка задачи и выбор методики расчета. Разработка и расчет схемы логического устройства. Выбор используемых элементов и типа триггеров.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид курсовая работа
Язык русский
Дата добавления 14.09.2016
Размер файла 810,8 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

СОДЕРЖАНИЕ

  • ВВЕДЕНИЕ
  • 1. Основные сведения о регистрах
  • 2. Разработка устройства
    • 2.1 Разработка логического устройства
    • 2.2 Постановка задачи и выбор методики расчета
    • 2.3 Разработка и расчет схемы логического устройства
    • 2.4 Синтез устройства выбранного типа
  • ЗАКЛЮЧЕНИЕ
  • СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ
  • ПРИЛОЖЕНИЕ А. Схема восьмиразрядного регистра сдвига
  • ПРИЛОЖЕНИЕ Б. Временные диаграммы
  • ПРИЛОЖЕНИЕ В. Временные диаграммы
  • ВВЕДЕНИЕ

Целью данного курсового проекта является разработка схемы устройства, выполняющего функцию восьмиразрядного синхронного реверсивного сдвигающего регистра. При разработке должны быть учтены такие вопросы, как: выполняемые операции сдвига регистра, выбор типа используемых триггеров, базис элементов, используемых при разработке схемы, синтез выбранного триггерного устройства.

В теории, регистры являются своеобразными ячейками памяти, которые используются для хранения информации разной разрядности. Регистры сдвига также используются для преобразования информации.

Регистры являются актуальными на данный момент времени устройствами. Например, они являются элементной основой Регистра процессора. Регистр процессора - блок ячеек памяти, образующий сверхбыструю оперативную память(СОЗУ) внутри процессора.

Курсовой проект включает в себя базовые теоретические о регистрах, разработку устройства управления, которая включает в себя выбор используемых элементов, осуществление выбора операции сдвига, реализацию регистра сдвига, синтез выбранного триггерного устройства.

1. Основные сведения о регистрах

Наиболее распространенным узлом цифровой техники и устройств автоматики являются регистры. Регистры строятся на базе синхронных одно- и двухступенчатых RS и D-триггеров. Регистры могут быть реализованы также на базе JK -триггеров. По способу приема и выдачи информации регистры делятся на следующие группы: с параллельным приемом и выдачей, с последовательным приемом и выдачей, с последовательным приемом и параллельной выдачей, с параллельным приемом и последовательной выдачей, комбинированные, с различными способами приема и выдачи, и реверсивные.

Регистры с параллельным приемом и выдачей информации служат для хранения информации и называются регистрами памяти или хранения. Изменение хранящейся информации в регистре памяти (запись новой информации) осуществляется после установки на входах D0...Dm новой цифровой комбинации(информации) при поступлении определенного уровня или фронта синхросигнала (синхроимпульса) C на вход “С” регистра. Количество разрядов записываемой цифровой информации определяется разрядностью регистра, а разрядность регистра, в свою очередь, определяется количеством триггеров, образующих этот регистр. В качестве разрядных триггеров регистра памяти используются синхронизируемые уровнем или фронтом триггеры. Регистры памяти могут быть реализованы на D-триггерах, если информация поступает на входы регистра в виде однофазных сигналов и на RS-триггерах, если информация поступает в виде двухфазных сигналов. В некоторых случаях регистры могут иметь вход для установки выходов в состояние “0”. Этот асинхронный вход называют входом R “сброса” триггеров регистра. На рисунке 1 приведены схема четырехразрядного регистра памяти на D-триггерах, синхронизируемых уровнем и фронтом синхроимпульсов (обычно четыре триггера объединены в одном корпусе ИМС).

Рисунок 1 -- Схема четырехразрядного регистра памяти на D-триггерах

Регистры с последовательным приемом или выдачей информации называются сдвиговыми регистрами или регистрами сдвига. Регистры сдвига могут выполнять функции хранения и преобразования информации. Они могут быть использованы для построения умножителей и делителей чисел двоичной системы счисления, т.к. сдвиг двоичного числа влево на один разряд соответствует умножению его на два, а сдвиг вправо - делению на два. Регистры сдвига широко используются для выполнения различных временных преобразований цифровой информации: последовательное накопление последовательной цифровой информации с последующей одновременной выдачей (преобразование последовательной цифровой информации в параллельный код) или одновременный прием (параллельный прием) информации с последующей последовательной выдачей (преобразование параллельного кода в последовательный).

Регистры сдвига могут служить также в качестве элементов задержки сигнала, представленного в цифровой форме. Действительно, регистры с последовательным приемом (вводом) и выводом осуществляют задержку передачи информации на i+1 тактов (i+1 - число разрядов регистра) машинного времени. Регистры сдвига обычно реализуются на D-триггерах (рисунок 2,а) или на RS-триггерах (рисунок 2,б), где для ввода информации в первый разряд включается инвертор (первый разряд представляет собой D-триггер). Следует отметить, что все регистры сдвига строятся на базе двухступенчатых триггеров или синхронизируемых фронтом синхроимпульса. Разрядность регистров сдвига, как и у регистров хранения, определяется количеством триггеров, входящих в их состав. На рисунке 2 приведены схемы четырехразрядных регистров сдвига, реализованных на D- и RS-триггерах, а временные диаграммы, поясняющие работу регистра сдвига, приведены на рисунке 3.

Вывод параллельной информации из регистра сдвига осуществляется при подключении всех триггеров регистра к отдельным выводам. Как было сказано выше, регистры сдвига синхронизируются фронтом тактирующих импульсов, т.е. запись новой информации в триггеры регистра происходит в течение очень короткого времени - за время длительности фронта синхроимпульса, вернее в момент поступления соответствующего фронта синхроимпульса. Обычно, это “время” значительно меньше времени распространения сигнала, т.е. времени переключения триггера регистра в новое состояние. Работу регистра сдвига рассмотрим на примере схемы, приведенной на рисунке 2,a.

Можно предположить, что в начале все триггеры регистра находятся в состоянии логического нуля, т.е. Q0 = 0, Q1 = 0, Q2 = 0, Q3 = 0. Если на входе D-триггера Т1 имеет место логический 0, то поступление синхроимпульсов на входы “С” триггеров не меняет их состояния.

Как следует из рисунка 2, синхроимпульсы поступают на соответствующие входы всех триггеров регистра одновременно и записывают в них то, что имеет место на их информационных входах. На информационных входах триггеров Т2, Т3, Т4 - уровни логического “0”, т.к. информационные входы последующих триггеров соединены с выходами предыдущих триггеров, находящихся в состоянии логического “0”, а на вход “D” первого триггера, по условию примера, подается “0” из внешнего источника информации. При подаче на вход “D” первого триггера “1”, с приходом первого синхроимпульса, в этот триггер запишется “1”, а в остальные триггеры -- “0”, т.к. к моменту поступления фронта синхроимпульса на выходе триггера Т1 “ещё” присутствовал логический “0”. Таким образом, в триггер Т1 записывается та информация (тот бит), которая была на его входе “D” в момент поступления фронта синхроимпульса и т.д.

При поступлении второго синхроимпульса логическая “1”, с выхода первого триггера, запишется во второй триггер, и в результате происходит сдвиг первоначально записанной “1” с триггера Т1 в триггер Т2, из триггера Т2 в триггер Т3 и т.д. Таким образом, производится последовательный сдвиг поступающей на вход регистра информации (в последовательном коде) на один разряд вправо в каждом такте синхроимпульсов.

После поступления i синхроимпульсов, в схеме, показанной на рисунке 2, i = 4, регистр оказывается полностью заполненным разрядами числа, вводимого через последовательный ввод “D”. В течение следующих четырех синхроимпульсов производится последовательный поразрядный вывод из регистра записанного числа, после чего регистр оказывается полностью очищенным (регистр окажется полностью очищенным только при условии подачи на его вход уровня “0” в режиме вывода записанного числа).

Рисунок 2 -- а) Регистр сдвига на D-триггерах; б) Регистр сдвига на RS-триггерах

Рисунок 3 -- Временная диаграмма, поясняющая работу регистра сдвига

2. Разработка устройства

В этой главе пояснительной записки будут подробно рассмотрены следующие вопросы:

а) Разработка логического устройства.

б) Постановка задачи и выбор методики расчета.

в) Разработка и расчет схемы логического устройства управления.

г) Синтез устройства выбранного типа.

2.1 Разработка логического устройства

В данной работе необходимо разработать логическое устройство, выполняющее функцию восьмиразрядного синхронного реверсивного сдвигающего регистра.

Выполняемые операции сдвига: влево на 1 разряд, вправо на 3 разряда.

Для реализации схемы осуществить выбор T- или RS- триггеров.

Регистр, как устройство для хранения и преобразования цифровой информации, можно рассматривать как совокупность элементов памяти (триггеров) и комбинационной схемы, которая управляет работой этих элементов. В связи с этим, процесс проектирования регистров можно разделить на два этапа - проектирования схемы управления и проектирования триггерных устройств. Рассмотрим вопросы проектирования схемы управления элементами памяти регистра. Сам процесс проектирования схемы можно представить, как поэтапное преобразование описания работы регистра; от словесного описания до формального описания сигналов, управляющих работой триггера, которое позволяет построить схему, формирующую требуемые сигналы.

Алгоритм синтеза устройства, выполняющего функцию сдвигающего регистра, включает в себя следующие операции:

а) определение переменной, отвечающей за выбор операций;

б) построение таблицы истинности, описывающей работу реверсивного сдвигающего регистра;

в) построение карт Карно по таблице истинности;

г) построение СДНФ функций по картам Карно, их минимизация, приведение к нужному базису;

д) оценка сложности комбинационных схем управления;

е) построение схемы по полученной СДНФ функции;

ж) синтез выбранного триггерного устройства.

2.2 Постановка задачи и выбор методики расчета

Выбор типа операций, выполняемой регистром, осуществляется с помощью сигналов управления, количество которых определяется по формуле 1:

, (1)

Где k -- количество выполняемых операций.

][ -- оператор округления числа А до ближайшего целого с избытком.

my -- количество операций, закреплённых за регистром.

Так как my = 1, требуется один управляющий сигнал. Обозначим этот сигнал как y и примем что при y = 1 осуществляется сдвиг на 3 разряда вправо, а при y = 0 - на 1 разряд влево. Учитывая регулярный характер структуры сдвигающих регистров, описание работы всего регистра можно свести к описанию поведения только одного i-го разряда этого регистра. Из рисунка 4 видно, что состояние i-го разряда регистра в последующий момент времени (t+1) полностью определяется состоянием разрядов (i-3) и (i+1), а также состоянием управляющей переменной y.

Рисунок 4 -- Схема, описывающая операции сдвига регистра

Далее, исходя из состояний регистра и приняв во внимание переменную y, отвечающую за выбор операций регистра строим таблицу истинности (таблица 2) работы регистра сдвига. Значения типов переходов ФQi берём из таблицы 1.

Таблица 1

Условные обозначения типов переходов переменной Qi

Значения в момент времени t

Значения в момент времени t+1

Тип переходов Qi

Условные обозначения перехода ФQi

0

0

0 >0

0

0

1

0 >1

б

1

0

1 >0

в

1

1

1 >1

1

Данные таблицы 2 позволяют представить описание работы регистра в виде карты Карно для четырех переменных (таблица 3). В каждую клетку, соответствующую различным состояниям сигналов Qi-3, Qi, Qi+1 и управляющей переменной y, заносится тип перехода, осуществляемого i-м разрядом регистра при выполнении соответствующей операции сдвига.

Таблица 2

Описание реверсивного сдвигающего регистра

№ состояния

t

t+1

ФQi

y

Qi-3

Qi

Qi+1

Qi

1

0

0

0

0

0

0

2

0

0

0

1

1

б

3

0

0

1

0

0

в

4

0

0

1

1

1

1

5

0

1

0

0

0

0

6

0

1

0

1

1

б

7

0

1

1

0

0

в

8

0

1

1

1

1

1

9

1

0

0

0

0

0

10

1

0

0

1

0

0

11

1

0

1

0

0

в

12

1

0

1

1

0

в

13

1

1

0

0

1

б

14

1

1

0

1

1

б

15

1

1

1

0

1

1

16

1

1

1

1

1

1

Таблица 3 -- Карта Карно для четырех переменных по таблице истинности

yQi-3

QiQi+1

00

01

11

10

00

0

0

б

0

01

б

б

б

0

11

1

1

1

в

10

в

в

1

в

Поскольку типы переходов выходного сигнала триггера полностью определяются значениями входных сигналов триггера (т.е. словарным описанием триггера), как показано в таблице 4, то подставив в карту Карно (таблица 3) вместо обозначений типов переходов значения выходных сигналов, которые обеспечивают требуемый тип перехода можно определить карту Карно, описывающую логику формирования входных сигналов триггера, выполняющего функции i-го разряда проектируемого регистра.

Таблица 4

Словарное описание триггеров T, RS-типов

Q

T-триггер

RS-триггер

T

R

S

0

0

X

0

1

0

0

X

б

1

0

1

в

1

1

0

После замены типов переходов в карте Карно (см. таблицу 3), на значения входных сигналов T и RS-триггеров получим карты Карно, описывающие поведение входных сигналов этих триггеров (таблицы 5-7).

Таблица 5

Ri - карта Карно

QiQi+1

yQi-3

00

01

11

10

00

X

X

0

X

01

0

0

0

X

11

0

0

0

1

10

1

1

0

1

Таблица 6

Si - карта Карно

QiQi+1

yQi-3

00

01

11

10

00

0

0

1

0

01

1

1

1

0

11

X

X

X

0

10

0

0

X

0

синхронный восьмиразрядный реверсивный регистр

Таблица 7

Ti - карта

QiQi+1

yQi-3

00

01

11

10

00

0

0

1

0

01

1

1

1

0

11

0

0

0

1

10

1

1

0

1

2.3 Разработка и расчет схемы логического устройства

Пользуясь картами Карно, приведёнными в таблицах 5-7, строим СДНФ функции, используя формулы 2-4:

,(2)

где -- переменная отвечающая за сигнал, поступающий на R вход RS-триггера.

y -- переменная отвечающая за выбор операции сдвига.

Qi+1, Qi-3 -- переменные, отвечающие за данные с выходов триггеров.

, (3)

где -- переменная отвечающая за сигнал, поступающий на S вход RS-триггера.

y -- переменная отвечающая за выбор операции сдвига.

Qi+1, Qi-3 -- переменные, отвечающие за данные с выходов триггеров.

, (4)

где -- переменная отвечающая за сигнал, поступающий на T вход T-триггера.

y -- переменная отвечающая за выбор операции сдвига.

Qi+1, Qi-3 -- переменные, отвечающие за данные с выходов триггеров.

Докажем, что если Ri + Si = 1, то . Доказательство данного тождества приведено в формуле 5. Если это условие выполняется, то при построении схемы управления достаточно разработать только схему для S входа, а на R вход подать инвертированный S сигнал с выхода этой схемы, что позволяет получить выигрыш в аппаратной реализации.

, (5)

где -- переменная отвечающая за сигнал, поступающий на S вход RS-триггера.

-- переменная отвечающая за сигнал, поступающий на R вход RS-триггера.

y -- переменная отвечающая за выбор операции сдвига.

Qi+1, Qi-3 -- переменные, отвечающие за данные с выходов триггеров.

Преобразуем логические функции Ri, Si и Ti в базис И-НЕ (формулы 6-7).

, (6)

где -- переменная отвечающая за сигнал, поступающий на S вход RS-триггера.

y -- переменная отвечающая за выбор операции сдвига.

Qi+1, Qi-3 -- переменные, отвечающие за данные с выходов триггеров.

, (7)

где -- переменная отвечающая за сигнал, поступающий на T вход T-триггера.

y -- переменная отвечающая за выбор операции сдвига.

Qi+1, Qi-3 -- переменные, отвечающие за данные с выходов триггеров.

Проведем оценку сложности комбинационной схемы управления (КСУ) i-м разрядом регистра в обоих случаях. По Квайну сложность комбинационной схемы вычисляется по формуле 8:

, (8)

Где N -- число логических входов во всей оцениваемой схеме;

Ei -- равняется 1, если в схеме используется прямой вход. 2 - если инверсный.

F -- коэффициент сложности комбинационной схемы по Квайну.

Анализируя выражения (формулы 6,7), получим:

FRiSi = (2+1)+(1+1)+(1+1)+(2+1)+(1+1)+(1+1)=14

FRiSi = (2+1+1)+(1+1+1)+(1+1+1)+(2+1+1)+(1+1+1+1)=18

Сравнение показателей сложности схем показывает, что FRiSi<FTi и, следовательно, для реализации сдвигающего регистра целесообразно выбрать триггер RS-типа.

Для построения схемы сдвигающего регистра, требуется определить выражения, отражающие логику формирования входных сигналов каждого разряда, учитывая кольцевую структуру регистра. Чтобы получить искомые выражения необходимо вместо индексов у переменных в формуле 6 подставить значения, соответствующие номерам разрядов от 1 до 8, при этом, если результат вычислений значения индекса окажется меньше или равен 0, то к результату следует прибавить число, указывающее количество разрядов в проектируемом кольцевом сдвигающем регистра; если результат окажется больше 8, то из него следует вычесть это число.

Используя указанное правило, получим выражение 9, описывающие логику формирования сигналов на входе RS-триггера каждого из 8-ми разрядов регистра:

, (9)

где -- переменные отвечающие за сигналы, поступающие на S входы каждого RS-триггера.

y -- переменная отвечающая за выбор операции сдвига.

Q1 ... Q8 -- переменные, отвечающие за данные с выходов триггеров.

Схема, построенная с использованием выражения 9 изображена на рисунке 5.

Рисунок 5 - Схема восьмиразрядного регистра сдвига

2.4 Синтез устройства выбранного типа

Необходимо синтезировать синхронный RS-триггер. Для удобства, легче сначала спроектировать асинхронный RS-триггер, а потом добавить туда синхровход.

Алгоритм синтеза RS-триггера включает в себя следующие операции:

а) построение таблицы истинности, включающей в себя все входные и выходные состояния триггера;

б) построение карты Карно по таблице истинности;

в) вывод СДНФ функции по картам Карно, её минимизация, приведение к базису;

г) построение схемы по приведённой функции.

Для начала надо построить таблицу истинности (таблица 8).

Таблица 8

Таблица истинности состояний асинхронного RS-триггера

Ri

Si

Qi

Qi+1

0

0

0

0

0

0

1

1

0

1

0

1

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

*

1

1

1

*

По таблице истинности составляем карту Карно , представленную на рисунке 6.

Qi

RiSi

00

01

11

10

00

0

1

*

0

01

1

1

*

0

Рисунок 6 -- карты Карно Qi+1 по таблице истинности

По картам Карно выводим СДНФ функцию, представленную на формуле 10:

, (10)

Где Qi+1 -- переменная отвечающая за сигнал c выхода триггера в следующий момент времени.

Qi -- переменная отвечающая c выходи триггера в текущий момент времени.

Si -- переменная отвечающая за сигнал, поступающий на S вход триггера.

Ri -- переменная отвечающая за сигнал, поступающий на R вход триггера.

Нам необходимо привести функцию к базису 2И-НЕ, используя закон де Моргана поэтому проводим преобразования к выражению 11:

, (11)

Где Qi+1 -- переменная отвечающая за сигнал c выхода триггера в следующий момент времени.

Qi -- переменная отвечающая c выходи триггера в текущий момент времени.

Si -- переменная отвечающая за сигнал, поступающий на S вход триггера.

Ri -- переменная отвечающая за сигнал, поступающий на R вход триггера. Строим схему по функции (рисунок 6):

Рисунок 6 - Схема асинхронного RS-триггера

Далее добавляем в эту схему синхровход C (рисунок 7):

Рисунок 7 - Схема синхронного RS-триггера

ЗАКЛЮЧЕНИЕ

Целью данного курсового проекта являлась разработка схемы устройства, выполняющего функцию восьмиразрядного синхронного реверсивного регистра. При разработке были учтены такие вопросы, как: выполнение регистром двух операций сдвига, выбор типа используемых триггеров, был соблюдён базис элементов, используемых при разработке схемы, был выполнен синтез триггерного устройства.

После анализа устройства, можно сделать вывод о том, что выбранный вариант схемы самый оптимальный. Устройство работает без сбоев и ошибок.

Во время работы над проектом мной был приобретён практический опыт проектирования устройств, углублены теоретические сведения по следующим дисциплинам: проектирование цифровых устройств, цифровая схемотехника.

Задачи и цели, поставленные при проектировании восьмиразрядного регистра сдвига, а именно разработка логического устройства, разработка и расчет схемы логического устройства управления, полностью выполнены.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Новиков Ю.В. Основы цифровой схемотехники: Базовые элементы и схемы. Методы проектирования. -- М.: Мир, 2011. -- 379с.

2. Омичев Г.С. Цифровая схемотехника: Регистры и триггеры. -- СПб.: Политехника, 2012. -- 230 с.

3. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учеб. Пособие для Втузов. -- СПб.: Политехника, 1996. -- 885с.

4. Резнов В.С. Синтез цифровых устройств. -- М.: Мир,2013. -- 250с.

5. Угрюмов Е.П. Цифровая схемотехника. -- СПб.: БХВ -- Санкт-Петербург, 2010. -- 528 с.

ПРИЛОЖЕНИЕ А

Схема восьмиразрядного регистра сдвига

ПРИЛОЖЕНИЕ Б

Временные диаграммы

Временная диаграмма, отображающая работу устройства при выполнении операции сдвига вправо на 3 разряда.

ПРИЛОЖЕНИЕ В

Временные диаграммы

Временная диаграмма, отображающая работу устройства при выполнении операции сдвига влево на 1 разряд.

Размещено на Allbest.ru


Подобные документы

  • Проектирование устройства, выполняющего функцию восьмиразрядного синхронного реверсивного сдвигающего регистра и синхронной реверсивной пересчетной схемы. Проектирование и расчет триггерного устройства. Синтез структуры проектируемого устройства.

    контрольная работа [259,1 K], добавлен 23.10.2010

  • Общее понятие об интегральных микросхемах, их назначение и применение. Описание электрической принципиальной схемы логического устройства, выбор и обоснование элементной базы. Расчет тепловых процессов устройства, оценка помехоустойчивости и надежности.

    курсовая работа [90,5 K], добавлен 06.12.2013

  • Исследование и принцип работы арифметико-логического устройства для выполнения логических операций. Условно–графическое обозначение микросхемы регистра. Анализ логической схемы регистра, принцип записи, чтения информации. Проектирование сумматора.

    курсовая работа [879,6 K], добавлен 23.11.2010

  • Разработка принципиальной схемы, статический и динамический расчет. Выбор электронных элементов схемы (операционного усилителя, конденсаторов, резисторов) и конструирование печатной платы. Расчёт надёжности устройства и области его нормальной работы.

    курсовая работа [393,0 K], добавлен 22.12.2010

  • Разработка и реализация устройства селекции бинарной подпоследовательности символов из бесконечной бинарной последовательности. Выбор микросхемы регистра сдвига. Методы отладки модели УСПБ, генератор слов. Выбор микросхемы для реализации блока индикации.

    курсовая работа [565,0 K], добавлен 08.01.2016

  • Разработка и расчет синхронного суммирующего восьмиразрядного счетчика на основе JK-триггера. Моделирование схемы в программе Electronic Work Bench. Дешифрирование входных сигналов. Характеристики цифро-буквенного индикатора АЛС314А и дешифратора 514ИД4А.

    дипломная работа [339,4 K], добавлен 13.04.2014

  • Подсчет числа сигналов, поступающих на вход реверсивного счетчика, фиксации числа в виде кода, хранящегося в триггерах. Разработка структурной и функциональной схем счетчика, выбор элементной базы устройства. Электрические параметры микросхемы КР1533.

    курсовая работа [670,1 K], добавлен 07.01.2014

  • Проектирование синхронного счетчика с четырьмя выходами, циклически изменяющего свои состояния. Решение задач логического синтеза узлов и блоков цифровых ЭВМ. Разработка структурной, функциональной и электрической принципиальной схем заданного устройства.

    контрольная работа [500,9 K], добавлен 19.01.2014

  • Выбор формата данных. Разработка алгоритма и графа макрооперации. Разработка функциональной электрической схемы и её особенности. Выбор элементной базы. Разработка принципиальной схемы. Микропроцессорная реализация устройства на языке Ассемблер.

    курсовая работа [955,0 K], добавлен 04.05.2014

  • Обзор литературы по усилителям мощности. Описание электрической схемы проектируемого устройства - усилителя переменного тока. Разработка схемы вторичного источника питания. Выбор и расчет элементов схемы электронного устройства и источника питания.

    реферат [491,0 K], добавлен 28.12.2014

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.