Микроконтроллер для управления сварочным роботом-манипулятором

Размещено на http://www.allbest.ru

Содержание

Задание

Описание микропроцессора Z80

Описание работы схемы

Программное обеспечение микроконтроллера

Описание применяемых микросхем

Расчёт блока питания

Заключение

Список литературы

Задание

Разработать микроконтроллер (МК) для управления сварочным роботом-манипулятором (импульсно-дуговая сварка). Два шаговых двигателя ШДX и ШДY обеспечивают продольное и поперечное перемещение сварочной головки.

Рис. 1. Структурная схема устройства.

Имеются два блока управления шаговыми двигателями (БУШД), которые осуществляют коммутацию обмоток статоров ШД таким образом, что совершается левое или правое вращение их роторов в зависимости от того на какой из двух входов БУШД поступают последовательности импульсов. Вращательное движение роторов преобразуется в продольное и поперечное перемещение сварочной головки. Каждый поступивший импульс обеспечивает перемещение головки на 1мм. Возможна одновременная подача импульсов на один из входов: -X и -Y или +X и +Y и при этом перемещение головки на один шаг по двум осям. На входы БУШД должны подаваться импульсы уровней ТТЛ. Длительность импульса 5мс. максимальная частота 50 Гц.

Управление сварочной головкой в вертикальной по оси Z осуществляется с помощью соленоида и усилителя мощности. При подаче на усилитель мощности высокого ТТЛ уровня через обмотку соленоида протекает ток и головка опущена при подаче низкого уровня ток через соленоид не протекает и головка поднята.

Для выполнения сварки головка опускается вниз и подаётся сигнал ТТЛ уровня длительностью 2с. для включения сварочного аппарата. После изменения уровня на входе усилителя мощности должна предусмотрена задержка 0.4с для срабатывания соленоида. По окончании сварки головка поднимается и перемещается на расстояние . Затем процесс сварки повторяется.

Траектория движения сварочной головки W и число отрезков n задаётся. При достижении конечной координаты траектории головка перемещается в исходное положение с координатами (0,0). Начальные координаты Xнач , Yнач , параметры траектории Y1 ,Y2 , X1 , X2 и число отрезков n вводятся с клавиатуры и могут отображаться на линейном дисплее. На дисплее постоянно отображается количество циклов сварки, т. е. число деталей. Цикл повторяется каждые 10с (время необходимое для смены детали).

Исходные данные:

n = 1...30

X1 , Y1 = 10...1000 мм

= 5...20 мм

Используемые микросхемы:

ПЗУ -- К573РФ2

ОЗУ -- КР537РУ10

CPU -- Z80

микросхемы серии КР1533.

Описание микропроцессора Z80

Микропроцессор Z80 был разработан в 1976 году фирмой Zilog (США), учреждённой специалистами, принимавшими ранее самое непосредственное участие в разработках микропроцессоров фирмы Intel. Оптимальное сочетание аппаратных и программных достижений того времени предопределило его широкое распространение. Теперь уже можно сказать, что Z80 -- это вершина восьмиразрядных микропроцессоров.

В последствии фирма Zilog разработала целый комплект БИС для построения микрокомпьютерных систем на базе своего МП. На базе этого комплекта созданы микрокомпьютерные системы для управления широким классом технологического оборудования: от станков с ЧПУ до химических установок, встроенные системы управления (от автомобилей до бытовых приборов), медицинская аппаратура и, конечно, персональные компьютеры и периферийные устройства к ним.

Существуют несколько вариантов микропроцессора: Z80, Z80A, Z80B, Z80H, которые имеют максимальную тактовую частоту 2.5, 4, 6 и 8 МГц соответственно.

Микропроцессор Z80L (low power) предназначен для использования в системах с аккумуляторным питанием. Он характеризуется пониженным потреблением мощности и имеет две разновидности: Z8300-1 -- 1 МГц, 15 ma и Z8300-3 -- 2.5 МГц, 25 ma.

Краткая характеристика МП Z80.

МП Z80 представляет собой БИС с 8500 транзисторами на кристаллической пластине площадью 4.64.9 мм2 и выпускается в DIP корпусе с 40 выводами. БИС выполнена по n-канальной МОП технологии с кремниевыми затворами и работает от одного источника питания +5В. Все входы и выходы микросхемы ТТЛ-совместимы.

МП Z80 предназначен для работы с памятью (постоянной и оперативной) с общей ёмкостью до 64 Кбайт. Память имеет байтовую структуру -- возможна адресация в памяти любого байта. Ширина выборки из памяти -- 1 байт. При обращении к памяти используются 16-разрядные адреса.

Организация МП Z80 отмечена следующими основными особенностями:

трёх шинной структурой с шинами адреса, данных и управления;

наличием регистровой памяти, образованной программно доступными общими и специализированными регистрами, а также регистрами временного хранения;

наличием двух (главного и вспомогательного) аккумуляторов, флаговых регистров и наборов регистров общего назначения (РОН).

магистральным принципом связей, реализованным в виде связывающей основные узлы МП двунаправленной шины данных, имеющей ширину, равную длине слов, обрабатываемых МП (8 разрядов);

наличием 16-разрядной шины адреса, обеспечивающей возможность прямой адресации любого байта в памяти ёмкостью 64 Кбайт;

наличием 10 способов адресации: непосредственная, регистровая, косвенная, абсолютная, модифицированная, нуль страничная, относительная, индексная, битовая, встроенная и смешанная;

расширенным набором команд -- 158 базовых команд для работы с 16-, 8-, 4- и однобитными данными;

наличием четырёх форматов команд (1-, 2-, 3- и 4-байтного);

наличием средств для работы с подпрограммами: команды вызова и возврата, в том числе и условного;

наличием средств организации стековой памяти (регистр -- указатель стека, схемы выполнения операций инкремента -- декремента, специальные команды стековых операций);

наличием эффективных средств обработки массивов данных: пересылки, сравнения и ввода/вывода блоков;

развитой системой прерываний: возможна реализация векторных многоуровневых приоритетных прерываний без подключения БИС контроллера прерываний. Имеются 3 программно выбираемых режима маскируемого прерывания, а также немаскируемое прерывание;

возможностью реализации в МП режима прямого доступа к памяти (ПДП) путём подключения специальной БИС (контроллера ПДП);

упрощёнными схемами интерфейса -- отпадает необходимость в дополнительных БИС, таких как, например, генератор тактовых импульсов и системный контроллер для МП I8080;

наличием встроенной схемы регенерации динамического ОЗУ.

Программное обеспечение МП совместимо с программной частью МП Intel 8080. Набор команд Z80, по существу, является расширенным набором команд I8080, поэтому МП Z80 может выполнять программы, написанные для I8080.

Описание выводов.

Микросхема Z80 выпускается в стандартном 40-выводном корпусе с двухрядным расположением выводов типа DIP (см. рис.2).

А0-А15 Address Bus -- Адресная шина

микропроцессор блок микроконтроллер управление

Трех стабильный выход. Активный уровень -- высокий. А0-А15 образуют 16-разрядную адресную шину, которая выдаёт адреса для обмена данными с памятью и с устройствами ввода вывода. А0 является самым младшим адресным битом. Во время регенерации ОЗУ, 7 младших битов содержат действительный адрес регенерации.

D0-D7 Data Bus -- Шина данных

Трех стабильный вход-выход. Активный уровень -- высокий. D0-D7 образуют 8-разрядную двунаправленную шину данных, по которой осуществляется обмен данными между ЦП и памятью, либо между ЦП и устройствами ввода-вывода.

M1 Machine Cycle 1 -- Машинный цикл 1

Трех стабильный выход. Активный уровень -- низкий. М1 указывает, что в текущем машинном цикле происходит чтение кода операции из памяти. При считывании кода операции вида CB, ED, DD, FD вырабатывается ещё один цикл М1 для считывания второго байта кода операции из памяти, т. е. сигнал М1 активизируется дважды

М1 также активизируется вместе с сигналом IORQ в цикле подтверждения прерывания.

MREQ Memory Request -- Запрос памяти

Трех стабильный выход. Активный уровень -- низкий. Сигнал запроса памяти указывает системе, что на адресной шине установлен адрес для операции чтения памяти или записи в память.

IORQ Input/Output Request -- Запрос ввода вывода

Трех стабильный выход. Активный уровень -- низкий. Сигнал IORQ указывает, что шина адреса содержит адрес внешнего устройства для операции ввода или вывода. Кроме того, сигнал IORQ генерируется также совместно с сигналом М1 в цикле подтверждения прерывания. Тем самым устройству, запросившему прерывание, указывается, что вектор прерывания может быть помещён на шину данных.

RD Read -- Чтение

Трех стабильный выход. Активный уровень -- низкий. Сигнал RD указывает, что ЦП выполняет цикл чтения данных из памяти или устройства ввода-вывода. Адресованное устройство ввода вывода или память должны использовать этот сигнал для стробирования подачи данных на шину данных.

WR Write -- Запись

Трех стабильный выход. Активный уровень -- низкий. Сигнал WR указывает, что процессор выдаёт на шину данные, предназначенные для записи в адресованную ячейку памяти или устройства ввода-вывода.

RFSH Refresh -- Регенерация

Выход. Активный уровень -- низкий. Сигнал RFSH указывает, что младшие 7 разрядов шины адреса содержат адрес регенерации для динамической памяти и текущий сигнал MREQ может использоваться для восстановления информации.

HALT Halt State -- Состояние останова

Выход. Активный уровень -- низкий. Сигнал HALT указывает, что ЦП выполняет команду останова программы и ожидает маскируемое либо немаскируемое прерывание, чтобы завершить эту команду и начать обработку подпрограммы прерывания. В состоянии останова ЦП выполняет холостые команды для обеспечения процесса регенерации памяти.

WAIT Wait -- Запрос ожидания

Вход. Активный уровень -- низкий. Сигнал WAIT указывает ЦП, что адресованная ячейка памяти или устройство ввода вывода ещё не готово к передаче данных. ЦП генерирует состояние ожидания (холостые такты, в которых не происходит никаких изменений с ЦП) до тех пор, пока активен этот сигнал. С помощью этого сигнала с ЦП могут синхронизироваться ЗУ и устройства ввода-вывода практически любого быстродействия. WAIT также может использоваться при отладке для реализации пошагового режима.

INT Interrupt Request -- Запрос прерывания

Вход. Активный уровень -- низкий. Сигнал INT формируемый устройством ввода-вывода, анализируется в конце выполнения текущей команды. Запрос учитывается, если триггер прерываний (IFF1), управляемый программно, установлен в состояние «разрешить прерывания», и не активен сигнал BUSRQ.

NMI Non Maskable Interrupt -- Немаскируемый запрос прерывания

Вход, запускаемый отрицательным фронтом. Фронт запуска активизирует внутренний триггер NMI. Линия NMI имеет более высокий приоритет, чем INT и всегда распознаётся в конце выполнения текущей команды, независимо от состояния триггера разрешения прерываний. NMI автоматически производит перезапуск ЦП с адреса 66Н. Содержимое счётчика команд (адреса возврата) автоматически сохраняется во внешнем стеке. Т. о. пользователь может возвратиться к прерванной программе.

RESET Reset -- Сброс

Вход. Активный уровень -- низкий. Сигнал RESET имеет самый высокий приоритет и приводит ЦП в начальное состояние:

сброс счётчика команд РС=0000Н;

сброс триггера разрешения прерываний;

очистка регистров I и R;

установка режима прерываний IM0;

Для корректного сброса сигнал RESET должен быть активен не менее 3-х периодов тактовой частоты. В это время адресная шина и шина данных находятся в высокоомном состоянии, а все выходы сигналов управления неактивны.

BUSRQ Bus Request -- Запрос доступа к шине

Вход. Активный уровень -- низкий. Сигнал BUSRQ имеет более высокий приоритет, чем NMI и анализируется в конце каждого машинного цикла. Он делает запрос ЦП на перевод всех его шин в высокоомное состояние для того, чтобы другие устройства смогли управлять этими шинами (например при прямом доступе к памяти). Если активизирован сигнал BUSRQ, то ЦП переводит шины в высокоомное состояние, как только завершён текущий машинный цикл.

BUSAK Bus Acknowledge -- Представление доступа к шине

Выход. Активный уровень -- низкий. Если был активизирован сигнал BUSRQ, то ЦП переводит свои шины в высокоомное состояние, как только завершён текущий машинный цикл. После этого ЦП активизирует сигнал BUSAK, который сообщает запрашивающему устройству, что шины адреса и данных, а также трёх стабильные сигналы управления находятся в высокоомном состоянии, и внешнее устройство может ими управлять.

C Clock -- Такт

Вход для однофазной тактовой синхронизации. При управлении от ТТЛ-схемы вход С дополнительно подключается к линии +5В через внешнее сопротивление 330 Ом.

Ucc Плюс источника питания

Uss Потенциал «земли»

Описание работы схемы

Рис. 3. Функциональная схема устройства.

Функционально устройство состоит из следующих блоков, представленных на рис. 3.

Опишем схемотехнику и принцип работы блоков по отдельности.

Блок синхронизации.

Схема блока представлена на рис. 4. Устройство синхронизации состоит из задающего генератора, собранного по схеме мультивибратора на инвертирующих триггерах Шотки (DD5.1 и DD5.2) с кварцевой стабилизацией частоты, блока счётчиков (DD7, DD10, DD13.1), делящих входную частоту 16 МГц на синхроимпульсы для остальных блоков устройства и одновибратора КР1533АГ3 (DD11), генерирующего импульс tи=10мкс для блока дисплея. Тактовая частота CPU составляет 4 МГц, поэтому для нормальной работы устройства необходим микропроцессор Z80A.

В задающем генераторе применяется кварцевый резонатор на 16 МГц. Счётчики DD7, DD10, DD13.1 -- КР1533ИЕ19 синхронные двоичные, с асинхронным сбросом.

Рис.4. Устройство синхронизации.

Блок клавиатуры.

Схема клавиатуры представлена на рис. 5.

Рис. 5. Устройство клавиатуры.

Принцип работы блока следующий: на вход счётчика DD15 с блока синхронизации поступают импульсы для ведения счёта, а также для синхронизации работы блока с микропроцессором, цепочка R13C3 предназначена для начальной установки (сброса) счётчика. Выходы счётчика Q0 и Q1 подключены ко входам дешифратора DD16.1 А0 и А1. Таким образом на выходах дешифратора циклически появляется низкий уровень с периодичностью 15 раз в секунду. Низкий уровень активизирует соответствующую линию опроса, одновременно он поступает в старшие 4 бита регистра DD17. При нажатии клавиши на клавиатуре низкий уровень с соответствующего столбца попадает в младшие 4 бита регистра DD17.

Диоды VD1--VD4 предназначены для предотвращения замыкания выходов дешифратора при нажатии одновременно нескольких клавиш в одном столбце. Резисторы R7--R10 предназначены для ограничения тока сигнала поступающего на DD17 при нажатии клавиш. Регистр DD17 предназначен для того, чтобы хранить код нажатой клавиши и при необходимости выдать его на шину данных, чтобы микропроцессор его считал. Сигнал KLAVRD разрешает регистру выдачу кода. Сигнал поступающий на счётный вход счётчика поступает также и на вход INT микропроцессора. Это является сигналом для маскируемого прерывания, при котором микропроцессор приостанавливает выполнение основной программы и переходит на адрес 0038Н (режим прерываний IM 1). В обработчике прерывания происходит считывание кода опроса клавиатуры из порта 02Н и запись его значения в ячейку памяти с адресом 0800Н. Сигнал KLAVRD формируется дешифратором DD16.2 и имеет низкий активный уровень. До подачи этого сигнала на вход EZ DD17 выходы регистра находятся в Z состоянии, чтобы не мешать работе остальных блоков.

Блок дисплея.

Схема блока представлена на рис. 6. Блок представляет собой устройство обеспечивающее независимую от микропроцессора индикацию содержимого дисплейного буфера в ОЗУ, расположенного по адресам 0880Н -- 0885Н, на шести 7-ми сегментных полупроводниковых индикаторах АЛС324А. Принцип работы блока следующий: на счётный вход счётчика DD13.2 поступают импульсы с инверсного выхода ждущего мультивибратора DD11 представленные на рис. 7.

Рис. 6. Блок дисплея.

Рис. 7. Импульсы синхронизации.

Счётчик работает по отрицательному перепаду импульса (HL). Этот же сигнал подаётся на вход BUSRQ микропроцессора, по отрицательному перепаду которого микропроцессор переводит все шины и управляющие выходы в Z состояние, а для подтверждения предоставления шин используется вывод BUSAK. По сигналу BUSAK поступающему на вход EZ регистра DD14 на его выходах появляется адрес ячейки ОЗУ, соответствующий номеру отображаемой в данный момент позиции дисплея. Выбор ОЗУ осуществляется при помощи сигналов CSRAM и MEMRD формируемых при помощи DD22. Затем байт данных выставляется на шину данных и попадает на входы данных регистра DD19, который выбирается высоким уровнем сигнала с прямого выхода ждущего мультивибратора DD11. По коду присутствующем на выходах счётчика DD13.2, обозначающем номер отображаемой позиции на дисплее, дешифратор DD20 низким уровнем сигнала выбирает один из шести знаковых индикатора. Таким образом происходит индикация данных, записанных в буфере дисплея в ОЗУ. При поступлении высокого уровня на вход BUSRQ регистр DD14 переходит в Z состояние, регистр DD19 защёлкивается, так как на вход разрешения записи (С) поступает низкий уровень. Но на выходах регистра остаётся байт из буфера дисплея и поэтому до следующего отрицательного перепада уровня на счётном входе счётчика DD13.2 на дисплее будет отображаться предыдущая позиция. При появлении этого импульса происходит отображение следующей позиции на дисплее способом описанным выше. Выходы счётчика подключены также через логическую схему к его асинхронному сбросу, поэтому счётчик при появлении на его выводах двоичного кода числа 6 сбрасывается появлением на его входе R сигнала с низким уровнем. Таким образом цикл повторяется заново.

Описанный выше способ индикации содержимого буфера дисплея является динамическим. Достоинство такого схемотехнического решения заключается в том, что отпадает необходимость в написании специальной подпрограммы индикации данных. Это позволяет упростить разработку программы всего устройства в целом и позволит разгрузить микропроцессор для выполнения других задач.

Модуль процессора

Схема микропроцессорного блока и памяти представлена на рис. 8.

Рис. 8. Блок микропроцессора и памяти.

Блок состоит из следующих частей: микропроцессор -- DD2 Z80A, постоянное запоминающее устройство (ПЗУ) -- DD3 КР573РФ2, ёмкостью 2 кБайт, формат выходного слова -- 8 бит, оперативное запоминающее устройство (ОЗУ) -- DD4 КР537РУ10, ёмкостью 2 кБайт, формат выходного слова -- 8 бит, блок формирования сигналов управления памяти -- DD9, DD6.3, DD6.4, DD12.1, DD12.2, DD21.3, DD21,4.

Блок формирования сигналов управления памятью формирует сигналы CSRAM, CSROM, MEMWR, MEMRD, IOWR и IORD из сигналов микропроцессора MREQ, IORQ, RD, WR и A11. Эти сигналы нужны для удобной организации управления памятью и для разделения адресного пространства микропроцессора между ОЗУ и ПЗУ, а также для организации интерфейса ввода-вывода.

Блок ввода-вывода.

Схема блока показана на рис. 9.

Рис.9. Блок ввода-вывода.

Блок состоит из дешифратора DD16.2, осуществляющего выбор порта и двух 8-ми разрядных регистров DD1 и DD8, организованных в порт ввода(DD8)-вывода(DD1) по адресу 01Н.

Описание применяемых микросхем.

8-ми разрядный регистр с Z состоянием

Iпот= 27 мА

EZ	C	D	Q
L	H	H	H
L	H	L	L
L	L	X	Q0
H	X	X	Z

Ждущий мультивибратор

Iпот=30 мА

Вход	Выход
R	D	D	Q	Q
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	LH
H	HL	H
LH	L	H

Статическое ОЗУ 2кБит 8

Iпот=40 мА

Рпот= 200 мВт

CS	EO	WE	D0..D7
H	H	X	X
L	H	X	X
H	L	X	X
L	L	X	data out
L	H	L	data in

ПЗУ 2кБит 8

Iпот=110 мА

Рпот= 450 мВт

CS	EO	D0..D7
H	H	X
L	H	X
H	L	X
L	L	data out

Сдвоенный дешифратор 2 на 4

Iпот=13 мА

E	A1	A0	Y0	Y1	Y2	Y3
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	L	H	H	L	H	H
L	H	L	H	H	L	H
L	H	H	H	H	H	L

Расчёт потребляемой мощности.

КР1533ИР22 -- 6 шт. 27мА*6 = 162мА

КР1533ИЕ19 -- 4 шт. 24мА*4 = 96мА

КР1533ИД14 -- 1 шт. 13мА

КР1533ТЛ2 -- 1 шт. 25мА

КР1533ЛН1 -- 2 шт. 23мА*2 = 46мА

КР1533ЛП8 -- 1 шт. 33мА

КР1533ЛА21 -- 1 шт. 22мА

КР1533ЛА22 -- 2 шт. 22мА*2 = 44мА

К573РФ2 -- 1 шт. 110мА

КР537РУ10 -- 1 шт. 40мА

Z80A -- 1 шт. 150мА

АЛС324А -- 6 шт. 105мА*6 = 630мА

КР1533АГ3 -- 1 шт. 26мА

КР1533ИД7 -- 1 шт. 20мА

ИТОГО : 1.417 А

4-х разрядный двоичный счётчик

Iпот=24 мА

R	Q3	Q2	Q1	Q0
H	L	L	L	L
L	счёт

Расчёт блока питания.

Блок питания рассчитывается по следующим параметрам:

Uпит = 5В.

Iнаг = 1.5 А.

Конденсатор С5 рассчитывается из условия:

Кп = 0.2 fп = 100 Гц -- так как выпрямитель двухполупериодный.

С5 = 0.00265 , Выберем С5 3900 мкФ.

С6 и С7 выберем равными 2.2 мкФ.

R23 выбирается из условия: при протекании через него максимального тока для стабилизатора ЕН5А, падение напряжения на резисторе достигнет Uбэотп транзис-тора VT7 при котором ток превышающий 1А пойдёт через транзистор.

R23= Резистор R23 проволочный, мощностью 1Вт.

VT7 КТ816А, Iкмакс=3 А

Максимальный прямой ток диодов в выпрямителе равен:

Iдмакс = 0.451 А

Выберем диоды VD1 VD4 : КД212Б Iпр = 1 А.

Заключение

В заключении можно сказать, что применение микропроцессоров в устройствах для контроля за технологическим оборудованием повышает надёжность и гибкость систем. Контроль за оборудованием осуществляется при помощи программного обеспечения разработанного по определённым алгоритмам обеспечивающих выполнение заданной задачи, причём при незначительном изменении технологического процесса, например, для моего устройства -- изменение траектории, по которой осуществляется сварка, потребует лишь внесение изменений программное обеспечение микроконтроллера.

Список литературы

Гуртовцев А. Л., Гудыменко С. В.

Программы для микропроцессоров: Справочное пособие.-- Мн.: Выш. шк., 1989.

Применение интегральных микросхем памяти.: Справочник /под ред. А. Ю. Гордонова . -- М. 1994.

Гаонкар Р. Микропроцессор Z80, архитектура, интерфейс, програмирование.

Логические ИС КР1533, КР1554 - в 2-х частях.: Справочник./ И.М. Петровский . -М.: Бином. 1993

Васерин Н. Н. Применение полупроводниковых индикаторов. М.: 1991

Размещено на www.allbest.