Использование специализированных микропроцессоров

К особенностям схемы следует отнести обеспечение питания схемы от шины PCI. Шина расширения может обеспечить напряжения питания в 3,3 или в 5 вольт, но одновременно оба напряжения питания не получить, кроме того, напряжение питания цифровой части схемы составляет 3,3В, а напряжения питания аналоговой части составляет 5В. Поэтому для питания цифровой части будут использоваться 3,3В от шины, а для питания аналоговой части потребуется стабилизатор.

Ещё одной особенностью является использование функции Jack Sense для переключения выходов кодека.

6.1 Несколько слов о шине PCI

PCI (Peripheral Component Interconnect) local bus - шина соединения периферийных компонентов. Будучи локальной шиной расширения, эта шина занимает особое место в современной архитектуре PC, являясь мостом (mezzanine bus) между системной шиной процессора и шиной ввода/вывода ISA/EISA или MCA. Шина является синхронной - фиксация всех сигналов производится по фронту тактового импульса (CLK). Шина PCI все транзакции трактует как пакетные: каждая транзакция начинается фазой адреса, за которой может следовать одна или несколько фаз данных. Для адреса и данных используются общие мультиплексированные линии AD. Четыре мультиплексированные линии C/BE[3:0] используются для кодирования команд в фазе адреса и разрешения байт в фазе данных. В начале транзакции инициирующее устройство (ИУ) активизирует сигнал FRAME#, по шине AD передаёт целевой адрес, а по линиям C/BE# - информацию о типе транзакции. Адресованное целевое устройство (ЦУ) отзывается сигналом DEVSEL#, после чего ИУ может указать на свою готовность сигналом IRDY#. Когда к обмену данными будет готово и ЦУ, оно установит сигнал TRDY#. Данные по шине AD могут передаваться только при одновременном наличии сигналов IRDY# и TRDY#. С помощью этих сигналов ИУ и ЦУ согласуют свои скорости, вводя такты ожидания. На рисунке 12 приведена временная диаграмма обмена, в которой и ИУ, и ЦУ вводят такты ожидания

Количество фаз (циклов) данных в пакете заранее не определено, но перед последним циклом ИУ при введённом сигнале IRDY# снимает сигнал FRAME#. После последней фазы данных ИУ снимает сигнал IRDY#, и шина переходит в состояние покоя (PCI Idle) - оба сигнала IRDY# и FRAME# находятся в пассивном состоянии (высокий логический уровень). ИУ завершает транзакцию одним из следующих способов:

Нормальное завершение выполняется по окончании обмена данными.

Завершение по тайм-ауту (Time-Out) происходит, когда во время транзакции у ИУ отбирают право на управление шиной (снятием сигнала GNT#) или когда истекает время, указанное в таймере MLT (медленное ЦУ или слишком длинная транзакция).

Транзакция отвергается (Abort), когда в течение заданного времени ИУ не получает ответа ЦУ (DEVSEL#).

Транзакция может быть прекращена и по инициативе ЦУ, для этого оно может ввести сигнал STOP#. Возможны три типа прекращения:

Отключение (Disconnect) - сигнал STOP# вводится во время активности TRDY#. В этом случае транзакция завершается после фазы данных.

Отключение с повтором (Disconnect/Retry) - сигнал STOP# вводится при пассивном состоянии TRDY#, и последняя фаза данных отсутствует. Является указанием ИУ на необходимость повтора транзакции.

Отказ (Abort) - сигнал STOP# вводится одновременно с сигналом DEVSEL# (в предыдущих случаях во время появления сигнала STOP# сигнал DEVSEL# был активен). В этом случае последняя фаза данных тоже отсутствует, но повтор не запрашивается.

Одной из особенностей шины PCI является возможность обмена данными между процессором и памятью одновременно с обменом между другими устройствами PCI - Concurrent PCI Transferring. Эта возможность реализуется не всеми чипсетами (в описаниях она всегда специально подчёркивается).

Таким образом, для реализации использования внешней памяти по PCI нужна материнская плата с чипсетом, поддерживающим режим Concurrent PCI Transferring.

Если реализовать схему для шины PCI с питанием +5В Ключ будет находиться на месте контактов 50 и 51 (при питании +3,3В ключ располагается на месте контактов 12 и 13).

32-х разрядная шина PCI имеет два ряда по 62 контакта, которые располагаются на расстоянии 1,27мм друг от друга.

7. Разработка и описание программы. Особенности ввода/вывода

В качестве основной программы используется программа, предоставленная разработчиками фирмы Analog Devices, Inc. (Проект вы можете найти в приложении и на сайте Analog Devices www.analog.com). Программа проверена на тест-драйве фирменного программного обеспечения VISUALDSP++TM. На рисунке 13 показаны входные сигналы, подаваемые на вход кодека - вещественные сигналы подаются по левому каналу, мнимые, соответственно, по правому. Сигнал Inputreal - входной вещественный сигнал, показанный на рисунке в двух различных масштабах, Inputimag - входной мнимый сигнал, для реальных сигналов равный нулю. Результаты выполнения программы должны выдать результаты, представленные на рисунке 14. На рисунке 15 изображены выходные сигналы: Refft - выходной вещественный сигнал, Inputreal - выходной мнимый сигнал. Заметьте, что модель выходного сигнала на каждом отсчёте - это модуль комплексного числа, представленного в каждый момент времени выходными сигналами.

После того, как мы убедились в работоспособности программы обработки можно приступить к разработке реализации алгоритма многопроцессорной схемы. В качестве связи между процессорами будут выступать прерывание DSP-to-DSP Interrupt, и семафоры DSP-DSP Semaphore0 и DSP-DSP Semaphore1. Как видно из алгоритма, сначала происходит инициализация, не отличающаяся от инициализации стандартной программы, затем происходит очистка семафоров, её выполняет процессор P0:

/* Очиска флагов */

ax0 = 0x0000;

reg(0x34) = ax0;

Поскольку программа будет управляться прерываниями, то нужно их разрешить (эти строки должны присутствовать в обоих процессорах):

/* Инициализация прерывания DSP-to-DSP Interrupt */

AY0=IMASK;

AY1=0x0100;

AR = AY0 or AY1;

/* Демаскирование DSP-DSP Interrupt */

IMASK=AR;

/* Разрешение глобальных прерываний */

ENA INT;

Далее процессор P0 может выполнять любую программу, в нашем случае он выполняет команду IDLE, которая заставляет его делать «ничего», а процессор P1 прерывает его работу:

/* Ядро ЦОС P1 */

...

ax0=0x0004;

reg(0x34)=ax0;

...

Чтобы процессор P1 слишком рано не прервал работу процессора P0, нужно поставить достаточное число «пустых» операций NOP.

Следующим шагом процессор P1 входит в режим IDLE, а процессор P0, проверив доступ к кодеку:

/* проверка Семафора0 в P0 */

Sema0ChecK:

ay0 = 0x0001

ax0 = reg(0x34);

ar = ax0 AND ay0

if EQ JUMP Get_InData;

JUMP Sema0Check;

...

выполняет набор окна данных, выставляет семафор 0

/* выставление Семафора0 */

...

ax0 = 0x0001;

reg(0x34) = ax0;

...

генерирует прерывание

...

ax0=0x0004;

reg(0x34)=ax0;

...

и начинает обработку данных.

После того, как процессор P0 сгенерирует прерывание, процессор P1 проверяет, с помощью семафоров, что ему делать:

/* проверка Семафора0 в P1 */

Sema0ChecK:

ay0 = 0x0001

ax0 = reg(0x34);

ar = ax0 AND ay0

if NE JUMP Get_InData;

JUMP Sema0Check;

...

очищает семафор0, и начинает обработку данных.

Аналогичным образом организуется и вывод данных, только вместо семафора 0 процессоры оперируют семафором1. Подробнее о межпроцессорной коммутации можно узнать из электронной книги [5].

К особенностям Ввода/Вывода можно отнести использование адресных регистров Ввода/Вывода для коммутации с хост-процессором и кодеком.

Передачи данных от AC'97 в память процессора ЦОС выполняется использованием ПДП передач через буферы FIFO процессора ЦОС. Каждое ядро ЦОС имеет четыре буфера FIFO, доступных для передач к/от кодека AC'97. Регистры, которые контролируют ПДП передачи доступны только из процессора ЦОС и определены, как часть пространства регистров ядра.

Несколько слов об архитектуре FIFO данных.

Два FIFO из четырёх являются входными буферами, принимающими данные в процессор. Два других - передающие, посылают данные от процессора ЦОС к кодеку AC'97 или другому процессору ЦОС. Каждый FIFO способен содержать восемь 16-ти разрядных слов. Когда получены слова, или когда есть свободные места в буфере передачи могут генерироваться прерывания.

Когда осуществляется коммутирование с AC'97 интерфейсом, биты разрешения соединения Connection Enable в регистре управления устанавливаются в значение 102. Бит 3 выбирает стерео или моно передачи к и от AC'97 интерфейса. Биты 7-4 ассоциируют слот AC'97 с конкретным FIFO. Когда выбрано стерео, оба, выбранный слот и следующий слот, ассоциируются с FIFO. Обычно, стерео выбрано для данных левого и правого каналов, и оба - левый и правый - должны быть ассоциированы с одним и тем же внешним AC'97 кодеком. В этом случае данные левого и правого каналов будут подаваться в один FIFO, при этом данные левого канала подаются первыми.

Конфигурация для нашего случая: AC'97, стерео, передача - слот 3,4; приём - слот 6,7.

/* маскирование AC'97 прерывания */

ay0=0x7FFF;

ax0=IMASK;

ar= ax0 AND ay0;

IMASK=ar;

/* Демаскирование FIFOTXI и TIMER прерываний */

ay0=0x0240;

ax0=IMASK;

ar= ax0 OR ay0;

IMASK=ar;

/* Инициализация входн и выходных буферов */

ay0=0x083A;

REG(STCNTL0)=ay0;

ax0=0x0E3A;

REG(SRCNTL0)=ax0;

…

Для получения и отправки данных следует пользоваться следующими операциями:

…

ax0=REG(0x13);

REG(0x12)=ax0;

…

Ввиду высокой скорости процессора нужно регулировать скорость его обращения к кодеку для вывода данных:

/* Обработка FIFOTXI прерывания */

.section/codeIVfifo0tmitint;

TPERIOD=1;

TSCALE=0xE2E;

ax0=1;

ay0=1;

ENA TIMER;

SelfLooping:

ar=ax0 AND ay0;

if NE JUMP SelfLooping;

RTI;

/* Обработка TIMER прерывания */

.section/codeIVtimerint;

RTI(DB);

DIS TIMER;

Ax0=0;

Что касается шины PCI, то тут вполне устраивают значения, устанавливаемые по сбросу.

Текст программы обработки сигнала приведён в приложении.

Заключение

процессор сигнал преобразование

В результате выполнения курсовой работы было спроектировано устройство, способное выполнять быстрое преобразование Фурье на 512 точек сигналов, частотой до 20 кГц в реальном времени. Точность представления информации лучше 0,01%. Устройство состоит из двухпроцессорного кристалла фирмы Analog Devices, Inc. и кодека той же фирмы. В качестве хост-процессора выступает процессор устройства, имеющего шину PCI с питанием 3,3В, и совместимую со стандартром PCI 2.2. К внешней памяти процессор может обращаться по шине PCI, если данная функция поддерживается чипсетом.

В заключение хочется отметить, что программа преобразования Фурье была проверена на тест-драйве фирменного ПО фирмы Analog Devices, Inc. и была работоспособна. Симулирование выполнения программы многопроцессорной системой не удалось по причине ограничений тест-драйва, но проект содержащий ключевые моменты осуществления межпроцессорной коммутации был отослан в центр технической поддержки (DSP.Europe@analog.com), и разработчик Analog Devices проверил работу этого проекта на реальном процессоре ADSP-219212MKST160 и заверил, что программа работает правильно.

Кроме того следует обратить внимание, что ресурсы процессора используются неоптимально - очень большую часть времени процессор простаивает - считывание и вывод данных занимают по 11,5мс, а выполнение БПФ - менее 70мкс. Другими словами, у процессора есть более 11мс свободного времени, которое можно использовать для решения каких либо задач. При включении в программу модулей аппроксимации квадратного корня (имеется в одном из технических заданий на курсовую работу в группе Analog Devices) и арктангенса на выход схемы можно было бы выдавать амплитудный и фазовый спектр входного сигнала. Возможна обработка сигнала с помощью преобразования его спектра и осуществление обратного преобразования Фурье, и т. д.

Не следует делать вывод, что лучше было бы использовать более медленный процессор, потому что в этом случае экономического выигрыша не получится, потому что устаревшие процессоры стоят дороже новых, а новые процессоры, отличающиеся по рабочей частоте на 10-20МГц стоят абсолютно одинаково (www.eltech.spb.ru). Использование двух однопроцессорных кристаллов также не принесёт особой выгоды, т.к. их ресурсы будут ещё менее востребованы в данном приложении, но экономическую выгоду это принести может, но ценой отсутствия интерфейсов AC'97, PCI и USB.

Список литературы

Баскаков С.И. Радиотехнические цепи и сигналы: Учеб. для ВУЗов по спец. «Радиотехника» - М.: Высш. шк., 1988.

Гук М. Интерфейсы ПК: справочник - СПб: Питер Ком, 1999.

Руководство пользователя по сигнальным микропроцессорам семейства ADSP-2100: Пер. с англ. - СПб.: Санкт-Петербургский государственный электротехнический университет, 1997.

Хоровиц П., Хилл У. Искусство схемотехники: в 3-х томах: Т.1. Пер. с англ. - М.: Мир, 1993.

ADSP-2192 INTERPROCESSOR COMMUNCATION - ©2001 Analog Devices, Inc. Printed in the USA.

ADSP-219x/2191 DSP Hardware Reference - ©2002 Analog Devices, Inc. Printed in the USA.

ADSP-219x DSP Instruction Set Reference - ©2002 Analog Devices, Inc. Printed in the USA.

Analog Devices AC'97 SoundMAX® Codec AD-1981A - ©Analog Devices, Inc., 2002. Printed in USA.

Analog Devices DSP Microcomputer ADSP-2192M - ©2002 Analog Devices, Inc. Printed in USA.

CODING FOR PERFORMANCE ON THE ADSP-219x - ©2000, Analog Devices, Inc.

MAXIM CMOS Fixed/Adjustable Output Step-Up Switching Regulators MAX631/632/633. - ©1990 Maxim Integrated Products, Printed USA.

Приложение

Текст программы преобразования Фурье.

/****************************************************************************

ADSP-219x Комплексное БПФ с прореживанием по времени

по алгоритму Radix-2

Выполняет БПФ с прореживанием по времени по алгоритму radix-2 с длиной входных данных x(n) 64 или более.

Использование памяти

NДействительная часть комплексных входных чисел находящихся в ПД в нормальном порядке

NМнимая часть комплексных входных чисел находящихся в ПП в нормальном порядке

NДействительная часть преобразованных данных, хранящихся в ПД

N/2Таблица Sin хранящася в ПД

N/2Таблица Cos хранящася в ПД

Вызываемая информация:

pm(twid_real[N/2])- таблица sin(2pi*n/N) в бит-реверсивном порядке

dm(twid_imag[N/2])- таблица cos(2pi*n/N) в бит-реверсивном порядке

dm(Inputreal[N]) - действительная часть входного массива, находится в ПД

pm(Inputimag[N]) - мнимая часть входного массива, находится в ПП

Результаты:

dm(Refft[N]) - действительные результаты БПФ в последовательном порядке

dm(Inputreal[N]) - мнимые результаты БПФ в последовательном порядке

Benchmarks:

длина БПФ к-во циклов время, мкс 160МГц

---------------------------------------

1024 24160151

Использование памяти:

ПП код программы(24-bit) = 92 слова

ПП данные(24-bit) = N + 2 + N/2 слов

ПД данные(16-bit) = 2N + 4 + N + 1 слов

****************************************************************************/

/**********Константы, представленные ниже дожны быть изменены для различных длин БПФ*******

N = количество точек БПФ, должно быть 2 в некоторой степени

log2N = log2(N)

Mod_Value = 2^(16-LOG2N)

Refft_Bitrev = Битреверсии адреса выходных действитеьных чисел ПД

Inputreal_Bitrev = Битреверсии адреса выходных мнимых чисел ПД

******************************************************************************/

/* Установка констант для N-точечного БПФ */

#define N 512

#define Ndiv2 (N/2)

#define log2N 9

#defineMod_Value128

#defineRefft_Bitrev0x0001

#defineInputreal_Bitrev0x000

/* данные ПД */

.section/data data1;

.VAR twid_imag [Ndiv2] = "twid_sin.dat";

.VAR groups = 1;

.VAR node_space = Ndiv2;

/* данные ПД */

.section/data seg_buf1;

.VAR Inputreal [N+2] = "inreal.dat";

/* данные ПД */

.section/data seg_buf2;

.VAR Refft[N+2];

/* данные ПП */

.section/pm data2;

.VAR/init24 twid_real [Ndiv2] = "twid_cos.dat";

.VAR Inputimag [N+2] = "inimag.dat";

/* код вектора прерываний ПП */

.section/pm IVreset;

JUMP start; NOP; NOP;

/* Код программы */

.section/pm program;

start:

dmpg2 = page(twid_real);/* Инициализация страницы для данных ПП */

M0 = 0;

L0 = length(twid_imag);/* Инициализация циркулярного буфера twid_imag*/

AX1 = twid_imag;

REG(b0) = AX1;/* Инициализация указателя на twid_imag */

M1 = 1;

L1 = 0;/* Инициализация для модульной адрессации */

M4 = 0;

L4 = length(twid_real); /* Инициализация циркулярного буфера twid_real*/

AX1 = twid_real;

REG(b4) = AX1;/* Инициализация указателя на twid_real */

M5 = 1;

L5 = 0; /* Инициализация для модульной адрессации */

M6 = -1;

L6 = 0;/* Инициализация для модульной адрессации */

L2 = 0;

L3 = 0;

L7 = 0;

CNTR = 8;/* Инициализация счётчика стадий */

DO stage_loop UNTIL CE;/* Вычисление всех стадий БПФ */

I0 = twid_imag;/* I0 --> (-S) W0 */

I1 = Inputreal;/* I1 --> x1 в первой группе данной стадии */

I2 = Inputreal;/* I2 --> x0 в первой группе данной стадии */

I4 = twid_real;/* I4 --> C W0 */

I5 = Inputimag;/* I5 --> y1 в первой группе данной стадии */

I6 = Inputimag;/* I6 --> y0 в первой группе данной стадии */

SI = DM(groups);

CNTR = SI;/* CNTR = # групп данной стадии */

SR = LSHIFT SI BY 1(LO);

DM(groups) = SR0;

SI = DM(node_space);/* SI = изменению node_space */

M2 =SI;

M7 =SI;

MODIFY(I1,M2);/* I1 --> x1 в первой группе данной стадии */

MODIFY(I5,M7);/* I5 --> y1 в первой группе данной стадии */

DO group_loop UNTIL CE;

MY0 = PM(I4,M5), MX0 = DM(I1,M0);/* MY0=C, MX0=x1 */

MR = MX0*MY0(SS), MX1 = PM(I5,M4);/* MR=C*x1,MX1=y1 */

MY1 = DM(I0,M1);/* MY1 = (-S) */

CNTR = SI;/* CNTR = счётчик бабочки */

DO bfly_loop UNTIL CE;

MR = MR-MX1*MY1(RND), AY0 = DM(I2,M0); /* MR=x1*C-y1*-S, AY0=x0 */

AR = MR1+AY0, AX1 = PM(I5,M5); /* AR=x0'=x0+(x1*C-y1*-S) */

DM(I2,M1) = AR, AR = AY0-MR1; /* DM=x0', AR=x1'=x0-(x1*C-y1*(-S)) */

MR = MX0*MY1(SS), DM(I1,M1) = AR; /* MR=x1*(-S), DM=x1' */

MR = MR+MX1*MY0(RND), AY1 = PM(I6,M4), MX0 = DM(I1,M0); /*MR=x1*(-S)+y1*C, AY1=y0, MX0= следующему x1 */

AR = MR1+AY1, MX1 = PM(I5,M6); /* AR=y0'=y0+(y1*C+x1*(-S)), MX1= следующему y1 */

PM(I6,M5) = AR, AR = AY1-MR1; /* PM=y0', AR=y1'=y0-(y1*C+x1*(-S)) */

bfly_loop:

MR = MX0*MY0(SS), PM(I5,M5) = AR; /* PM=y1' */

MY0 = PM(I5,M7), MX0 = DM(I1,M2);

group_loop:

MY0=PM(I6,M7), MX0=DM(I2,M2);

SR=ASHIFT SI BY -1 (LO);

stage_loop:

DM(node_space)=SR0;

I0 = twid_imag/* I0 --> (-S) */

I1 = Inputreal;/* I1 --> x1 */

I2 = Inputreal;/* I2 --> x0 */

M2 = 2;

I3 = Refft_Bitrev;/* Бит-реверсированное Refft */

M3 = Mod_Value;/* Бит-реверсированное изменение */

I4 = twid_real;/* I4 --> C */

I5 = Inputimag;/* I5 --> y1 */

I6 = Inputimag;/* I6 --> y0 */

M6 = 2;

MODIFY(I1,M1);/* I1 -->x1 */

MODIFY(I5,M5);/* I5 -->y1 */

MY0 = PM(I4,M5), MX0 = DM(I1,M2);/* MY0=C, MX0=x1 */

MR = MX0*MY0(SS), MX1 = PM(I5,M6);/* MR = C*x1, MX1 = y1 */

MY1 = DM(I0,M1);/* MY1 = (-S) */

CNTR = Ndiv2;

DO last_loop UNTIL CE;

MR = MR-MX1*MY1(RND), AY0 = DM(I2,M2); /* MR=x1*C-y1*(-S), AY0=x0 */

AR = MR1+AY0, AY1 = PM(I6,M4); /* AR=x0'=x0+(x1*C-y1*(-S)), AY1=y0 */

ENA BIT_REV;

DM(I3,M3) = AR, AR = AY0-MR1;/* Чтение действительных данных */

MR = MX0*MY1(SS), DM(I3,M3) = AR;/* Размещение в последовательном порядке (используя бит-реверсию) */

DIS BIT_REV;

MR = MR+MX1*MY0(RND), MY0 = PM(I4,M5), MX0 = DM(I1,M2);

AR = MR1+AY1, MX1 = PM(I5,M6);/* AR=y0'=y0+(y1*C+x1*(-S)), MX1= следующему y1 */

PM(I6,M5) = AR, AR = AY1-MR1;/* PM=y0', AR=y1'=y0-(y1*C+x1*(-S)) */

MY1 = DM(I0,M1);/* MY1 = (-S) */

last_loop:

MR = MX0*MY0(SS), PM(I6,M5) = AR;/*PM=y1' */

I3 = Inputreal_Bitrev;

M3 = Mod_Value;/* Бит-реверсированное изменение */

I5 = Inputimag;

ENA BIT_REV;

CNTR = N;

DO bit_rev_imag UNTIL CE;

AX0 = PM(I5,M5);/* Чтение мнимых данных */

bit_rev_imag:DM(I3,M3) = AX0; /* Размещение в последовательном порядке */

DIS BIT_REV;

Looping:JUMP looping;

Размещено на www.allbest.