Согласно задания на курсовой проект и сходя из результатов раздела 1 главной задачей является разработка блока УВВ3. Как было выяснено ранее, данный блок предназначен для управления амплитудой дельта импульсов и реализуется умножающими цифроаналоговыми преобразователями DAC-0808.

На выходе УВВ3 должны формироваться дельта-импульсы, имеющие как положительную, так и отрицательную полярность, то есть должно быть два выхода, поэтому необходимо использовать 2 цифроаналоговых преобразователя.

DAC0808 - это 8-битный цифро-аналоговый преобразователь, который имеет следующие параметры:

время установления составляет 0,15 мкс;

интерфейс Parallel;

тип выхода Current;

тип источника опорного напряжения Ext;

напряжение питания цифровой части от 4.5В до 5.5В;

ток потребления 22 мА;

потребляемая мощность 2 мВт.

Схема реализации используемого ЦАП представлена на рисунке 2.2.1.

Рис.2.2.1 Схема реализации DAC0808

В данном ЦАП входы подписаны не в привычном виде, когда чаще используется с А0 по А7, а начиная с А1 и заканчивая А8. Также начинаются они со старшего байта, а не с младшего. Правая часть схемы служит для корректировки и усиления синтезированного радиосигнала.

Следует отметить, что к используемому DAC0808 обязательно должен быть подключён регистр хранения, для сохранения в нем весового коэффициента дельта-функций (смотреть рис.2.2.2.). Он сохраняет одно значение амплитуды на протяжении одного цикла работы для всех импульсов в пачке, пока не придет новый пакет управления, поэтому достаточно одного. Выбор пал на восьмиразрядный регистр 555ИР23.

Рис.2.2.2 DAC0808 с регистром хранения 74HC374 (555ИР23)

Следует отметить, что на выходе ЦАП обязательно должен стоять усилитель, так как без него радиосигнал получался бы очень слабым, причем выход у DAC0808 токовый, поэтому с помощью инвертирующего ОУ нужно преобразовать его в напряжение, то есть на один ЦАП необходимо использовать два ОУ. Также нужно учесть, что необходимо инвертировать сигнал, который отвечает за отрицательные дельта-импульсы, поэтому необходимо использовать инвертор, в качестве которого снова используем соответствующий ОУ.

На вход цифроаналогового преобразователя подается сигнал в качестве опорного напряжения с ТВП (как сигнал переполнения P8) в виде дельта-функций. Также следует учитывать, что у каждого импульса имеется собственная начальная фаза, поэтому нужно разделить импульсы по полярностям, а затем отправлять на ЦАП. Вариант реализации представлен на рисунке 2.2.3 Стоит обратить внимание, что инвертирующие операционные усилители, превращающие выходной ток в напряжение, имеют коэффициент передачи равный - 1. В регистр же загружается по шине AD код содержащий информацию о весовом коэффициенте дельта-импульсов и сигнал CS88#.

Расчет проведем на основании схем, представленных на рис.2.2.4.

Рис.2.2.4 Типы каскадов на ОУ

Формулы для расчета коэффициентов усиления ОУ различного типа:

для инвертирующего, и для неинвертирующего. Таким образом, у резисторов на ОУ с выхода ЦАП взяты номиналы по 5 кОм (это R1-R4), а для усиления выходного напряжения и преобразования отрицательной дельты в положительную 2.7, для отрицательной дельты , чтобы обеспечить одинаковый уровень импульсов. Резисторы R5, R7, R8, R10 взяты с номиналом 24.9 кОм, R6=67.3 кОм, R9=43 кОм. Соответственно, так как каскады подключены последовательно общий коэффициент усиление является произведение каскадных Кус.

2.3 Распределение пространства памяти между ROM и RAM и пространства УВВ между периферийными устройствами

Согласно [3], селектор адреса строится на основе демультиплексора (например, 555ИД7), на входы которого подаются линии адреса А11-А15. Пространство адресов распределить можем аналогичным образом, как это представлено в [3]. Схема дешифратора адреса представлена на рис.2.3.1., и карта памяти при таком селекторе - на рис.2.3.2.

Рис. 3.1 Дешифратор адреса

Рис. 3.2 Карта памяти

Таким образом, с учётом наиболее оптимального расположения адресов устройств в памяти, все адреса можно свести в одну таблицу, в которой представлена сводная информация по элементам памяти и устройствам ввода/вывода функциональных блоков.

Таблица 2.3.1 Память и устройства ввода/вывода контроллера

Таблица 2.3.2 Адреса модулей и устройств проектируемого контроллера

* Для прибора 8155 не учтен регистр RGCW, который занимает 1 байт со смещением 0 (адрес в пространстве УВВ 80h).

** Для прибора 8755 не учтены регистры DDRA и DDRB, которые используются для задания направления передачи и занимают по 1 байту со смещением 2 и 3 (адреса 82h и 83h соответственно).

2.3 Уточнение структурной схемы с отражением всех принятых решений