Разработка бортового модема для обмена данными FANS В самолетов В-757/767

Для взаимосвязи модуля ядра процессора с модулем периферийных устройств предлагается использовать соответствующий интерфейс.

Модуль периферийных устройств предлагается сформировать из следующих элементов: 2 Мегабайта резервной ОЗУ (SAVED RAM), которая сохраняет данные вовремя отключения питания; 128 Мегабайт электрически перепрограммируемой памяти, которая содержит данные по работе с шиной ARINC в течение одного месяца; 128 Кбайт электрически стираемой перепрограммируемой постоянной памяти (EEPROM), для хранения программы встроенного контроля процессорного модуля Ш * интерфейс внутренней шины, который обеспечивает взаимосвязь карты с другими модулями блока ATSU и самолетными системами; интерфейс контрольного сигнала блока питания, который связывает мо- дуль источника питания выходом процессорного блока.

Программируемая логическая интегральная схема, которая управляет сигналами прерываний, управляет двумя внутренними таймерами, управляет последовательным каналом RS232, контролирует таймеры и работу микропроцессора, а также управляет доступами к синхронно-динамической памяти и электрически перепрограммируемой памяти, управляет интерфейсом внутренней шины и обеспечивает взаимосвязь с блоком питания.

Предлагаемая схема реализации модуля периферийных устройств приведена на (рис. 16).

Рис. 16. Модуль периферийных устройств.

В качестве программируемой логической интегральной схемы предлагается применить ПЛИС (FPGA) производства компании ACTEL.

Классические FPGA, основанные на SRAM-технологии, имеют в своем составе быстродействующие блоки памяти, но при включении питания эти микросхемы нужно инициализировать, так как данные о конфигурации находятся в специальных ячейках конфигурации, выполненных по технологии статической памяти. Основным достоинством классических FPGA является то, что при проведении разработки и в процессе отладки у разработчика имеется возможность многократно загружать проект в микросхему и проверять результаты своей работы непосредственно на «живом» изделии. При этом стоимость отладки любого этапа проекта невелика. Недостатком работы классических FPGA является сама система загрузки данных в микросхему. Во-первых, для работы таких FPGA необходимо внешнее устройство, в котором хранится файл инициализации. Во-вторых, информация, загружаемая в FPGA, может быть скопирована и использована для получения пиратских копий разрабатываемого изделия. Защититься от такого копирования принципиально невозможно, поскольку информация о конфигурации передается от одной микросхемы к другой через внешние выводы микросхем по линиям связи, расположенным на печатной плате. Есть и еще один существенный недостаток у классических FPGA, правда, он не так часто бросается в глаза.

Во время работы, особенно в такой аппаратуре, которая работает в долговременном непрерывном режиме без перезагрузки, могут происходить частичные сбои конфигурации. Определить такой сбой не всегда возможно. Исправить частичные сбои конфигурации можно только полной перезагрузкой конфигурации, так как частичная загрузка конфигурации в классических FPGA невозможна [15].

Для хранения данных ARINC наиболее подходит NAND - память.

На сегодня существует масса устройств, где используются микросхемы NAND Flash, в том числе и в различных носителях информации, таких как SSD накопители, USB Flash, различные Flash card (ММС, RS-MMC, MMCmicro, SD, miniSD, MicroSD, SDHC, CF, xD, SmartMedia, Memory Stick и т.д.)

Принципиально носители информации на NAND Flash из себя представляют микроконтроллер, который обеспечивает работу с микросхемами памяти, а также работу с различными устройствами по заданному стандартами интерфейсу. В большинстве устройств это выглядит как небольшая плата, на которой размещены одна или несколько микросхем NAND Flash памяти в конструктивном исполнении TSOP-48, short TSOP-48 или TLGA-52 и микроконтроллер. Миниатюрные устройства, как правило выполнены в виде одного чипа в который интегрированы как микросхема Nand Flash, так и микроконтроллер.

Основные недостатки NAND Flash памяти - это недостаточно высокая скорость и не очень большое количество циклов записи, которые способна выдержать микросхема. Для обхода этих проблем, производители контроллеров идут на некоторые ухищрения, такие как организация записи в NAND Flash в несколько потоков, для поднятия быстродействия и организация логических банков разбитых на достаточно крупные блоки и организация сложной системы трансляции.

Для равномерного износа NAND Flash практически во всех контроллерах организованно разделение адресного пространства на логические банки, которые в свою очередь разделяются на блоки (состоящие из нескольких страниц).

Контроллером ведется учет количества записей в каждый из блоков. Для того чтобы данные пользователя можно было свободно перемещать внутри банка, для этого имеется логическая нумерация блоков т.е. на практике при чтении микросхемы в дамп видим картину что данные пользователя в виде достаточно крупных блоков (16кб - 4Мб) хаотично перемешаны. Порядок работы с пользовательскими данными отражен в трансляторе в виде таблицы в которой указан порядок построения блоков для того чтобы получить упорядоченное логическое пространство.

Для увеличения операций чтения/записи производители контроллеров реализуют функции распараллеливания данных, то есть прямая аналогия с RAID массивом уровня 0 (stripe), только немного более сложная реализация. На практике это выглядит либо в виде внутриблочного распараллеливания (интерлива), на более мелкие подблоки (как правило от 1 байта, до 16Кб), также симметричное распараллеливание (страйп) между физическим банками микросхемы NAND Flash и между несколькими микросхемами.

Стоит понимать, что при таком принципе работы, транслятор накопителя постоянно изменяющаяся таблица, практически при каждой записи в NAND Flash. Исходя из принципа работы с NAND Flash - чтение блока в буфер, внесение изменений и запись блока на место, очевидно, что наиболее опасны для данных являются незавершенные операции записи; например, когда происходит запись измененного транслятора. В результате необдуманного обращения с накопителями: внезапного извлечения их из USB разъема или из разъема кардридера во время записи, чревато разрушением служебных данных, в частности таблицы трансляции.

При разрушение служебных данных, накопитель не может функционировать или в некоторых случаях функционирует неверно. Извлечение данных программными средствами, как правило, не представляется возможным по многим причинам, что оригинальный транслятор отсутствует, либо поврежден, предстоит работа по разбору дампа извлеченного из микросхемы NAND Flash. Многие, наверное, обратили внимание на кажущийся странным размер страниц памяти в NAND Flash. Это объясняется тем, что в каждой странице, кроме данных пользователя имеются служебные данные обычно это представлено в виде 512/16; 2048/64; 4096/128; 4096/208 (существуют и значительно более сложные варианты организации данные/служебка). В служебных данных присутствую различные маркеры (маркер, номера блока в логическом банке; маркер ротации блока; ЕСС; и т.п.). Восстановление пользовательских данных сводится к устранению распараллеливания данных внутри блоков, между банков и между микросхемами памяти для получения цельных блоков. Если есть необходимость, то устраняются внутриблочные ротации, ренумерации и т.п. Дальнейшая задача, состоит в поблочной сборке. Для того чтобы ее осуществить необходимо четко уяснить количество логических банков, количество блоков в каждом логическом банке, количество используемых блоков в каждом банке (задействованы не все) местонахождение маркера в служебных данных, алгоритм нумерации. И только потом производить сбор блоков в конечный файл -- образ, из которого можно будет произвести чтение пользовательских данных. В процессе сбора подстерегают подводные камни в виде нескольких блоков-претендентов на одну позицию в конечный файл-образ. После решение данного круга задач, получаем файл-образ с пользовательской информацией.

Блок источника питания генерирует и контролирует напряжения питания +3.3VL, +2.5VL и +1.8VL. из входного напряжения +5V Блок источника питания имеет:

Три преобразователя, которые генерируют очень низкое напряжение VLV (+3.3VL,+2.5VL и +1.8VL).

Блок последовательности, который управляет генерацией очень низких напряжений VLV, последовательный блок который генерирует следующие сигналы, управляющие запуском или запретом преобразований:

- управляющий сигнал FMPGOOD33V# преобразуется в +3.3VL; - управляющий сигнал FMPGOOD25V# преобразуется в +2.5VL; - управляющий сигнал FMPGOOD18V# преобразуется в +1.8VL. Генерация +3.3VL должна начаться до генерации +2.5VL и +1.8VL Напряжение +3.3VL питает динамическую память с произвольным доступом (SDRAM), электрически стираемую перепрограммируемую память (EPROM) (EEPROM) , память данных ARINC (NAND) , оперативную память (SRAM) Напряжение +2.5VL питает модуль процессора и модуль периферийных устройств Напряжение +1.8VL питает микропроцессор.

Блок резервного питания генерирует напряжение питания ОЗУ, необходимое для сохранения 2 Мегабайт оперативной памяти (SRAM) в течение 24 часов в случае сбоя основного питания.

Подбор элементов для принципиальной схемы

Каждый выходной вывод микропроцессора Pentium способен обеспечить ток 4,0 мА для сигналов низкого и 2,0 мА для сигналов высокого логического уровня. Это свидетельствует о повышении тока возбуждения по сравнению с током 2,0 мА на выходных выводах предыдущих микропроцессоров 8086, 8088 и 80286. Входной ток для каждого входного вывода процессора составляет 15 мкА, что представляет небольшую нагрузку для внешних цепей. В некоторых системах, кроме самых элементарных, такие значения токов требуют применения буферов на шинах микропроцессора. [14]

Вся память разрабатываемого блока делится на две части:

а) Встроенная память микропроцессора;

б) Внешняя память

Встроенная память делится на полупостоянную память (FLASH EEPROM) и оперативную память (SDRAM).

Во FLASH-память кроме программы могут быть записаны постоянные данные, которые не изменяются во время функционирования микропроцессорной системы. Это различные константы, таблицы знакогенераторов, таблицы линеаризации датчиков и т. п. Достоинством технологии FLASH является высокая степень упаковки, а недостатком - то, что она не позволяет стирать отдельные ячейки. Поэтому всегда выполняется полная очистка всей памяти программ, а для процессора Pentium гарантируется, как минимум, 1 ООО циклов перезаписи FLASH-памяти.

EEPROM-блок электрически стираемой памяти процессора предназначен для хранения энергонезависимых данных, которые могут изменяться непосредственно на объекте. Это калибровочные коэффициенты, различные установки, конфигурационные параметры системы. EEPROM-память имеет меньшую по сравнению с FLASH емкость (до 4 Кбайт), но при этом допускает возможность побайтной перезаписи ячеек, которая может происходить как под управлением внешнего процессора, так и под управлением собственно AVR-микроконтроллера во время его работы по программе [16].

Оперативная память процессора представляет собой синхронное динамическое ОЗУ (SDRAM), синхронное динамическое ОЗУ, синхронная динамическая память. Отличается от обычной наличием специального логического блока и двухбанковой структурой. Все операции записи/чтения синхронизированы с основным тактовым сигналом.

Внешняя память состоит из 3 элементов:

а) Полу постоянная память EEPROM объемом 128к для хранения программы встроенного контроля;

б) Резервная оперативная память для кратковременного хранения данных в случае кратковременного сбоя питания системы 2М;

в) FLASH-память для хранения данных по работе с шиной ARINC-128к.

В качестве EPROM наиболее подходит микросхема АТ28С010 производства компании ATMEL. Назначение выводов микросхемы приведено на (рис.17).

Рис. 17. Память EPROM (АТ28С010).

Микросхема содержит 17-битный адрес и 8-битные данные. Микросхема работает в трех режимах: чтение, запись страницы, запись байта. Чтение происходит при подаче сигналов высокого уровня на выводы СЕ и ОЕ, и сигнала низкого уровня на вывод WE. Высокий уровень сигнала на выводе ОЕ переводит микросхему в режим записи байта информации, режим записи страницы аналогичен режиму записи байта, при этом на выводы А0-А6 подается номер записываемого байта, а на выводы А7-А16 - записываемый байт. В качестве памяти для резервного хранения данных в случае сбоя системы подходит микросхема NANDO 1G-B. Назначение выводов микросхемы приведено на (рис. 18) и в таблице 1

Рис. 18. Память NANDO 1G-B

Таблица 1

ВЫВОД	НАЗНАЧЕНИЕ
1/00-7	Выводы для данных и адреса
AL	Вывод запоминания адреса
CL	Вывод запоминания команды
Е	Выбор микросхемы
R	Выбор режима чтения
RB	Режим готов/занят
W	Разрешение записи
PRL	Возможность чтения при включении микросхемы
vDD	Напряжение питания
Vss	Заземление
NC	Не подсоединен

В качестве FLASH-памяти для хранения данных по работе с шиной ARINC подходит микросхема SMD 5962-96902 с 17-ти разрядным адресом и 8 разрядными данными. Назначение выводов микросхемы приведено на (рис. 20) и в табл. 2.

Рис. 19. FLASH-память (SMD 5962-96902).

Таблица 2

ВЫВОД	НАЗНАЧЕНИЕ
AO-17	Выводы шины адреса
LB#	Контроль старших битов (1-8)
UB#	Контроль младших битов (1-8)
1/01-16	Выводы шины данных
cs#	Выбор микросхемы
0E#	Возможность вывода данных
WE#	Разрешение записи
Vcc	Напряжение питания
GND	Заземление
NC	Не подсоединен

Базовым устройством для интерфейса ввода является совокупность буферных схем с тремя состояниями. Базовым устройством для интерфейса вывода является совокупность регистров-защелок. Для организации интерфейса предлагается использовать микросхемы 74ALS374. Назначение выводов мик

Рис. 20. Микросхема интерфейса 74ALS374.

Три порта ввода вывода (обозначенные А, В и С) программируются группами. К выводам группы А относятся выводы порта А (РА7-РАО) и старшей части порта С (РС7-С4), а к выводам группы В - выводы порта В (РВ7-РВО) и младшей части порта С (РСЗ-РСО). Выбор микросхемы 82С55 для операций программирования, считывания или записи осуществляется с помощью его вы вода CS. Выбор того или иного порта (регистра) выполняется посредством сигналов, подаваемых на выводы А1 и АО, которые определяют конкретный внутренний регистр для программирования или выполнения операций, В табл. 3 показано, каким образом осуществляется выбор порта ввода-вывода с помощью выводов А1 и АО.

Таблица 3

А1	АО	ФУНКЦИЯ
0	0	ПортА
0	1	ПортА
1	0	ПортА
1	1	Регистр команд

Для согласования выходных сигналов с бортовой шиной ARINC 429 подходит микросхема 1485ХК4Т. Расположение выводов показано на (рис. 21).

Рис. 21. Микросхема 1485ХК4Т.

В состав микросхемы входит блок входного формирователя уровней, блок управляющей логики, формирователь опорного тока, блок формирования длительности фронта выходных импульсов, блок выходных усилителей. Назначение выводов приведено в таблице 4.

Таблица 4

ВЫВОД	НАЗНАЧЕНИЕ
SLP 1.5	Вход управления наклоном выходного дифференциального сигнала
NC	Свободный вывод
TXOIN	Вход данных канала А
TX1IN	Вход данных канала В
GND	Общий вывод
V CC2	Вывод питания от источника отрицательного напряжения
TXAOUT	Выход канала А
TXBOUT	Выход канала В
CCl	Вывод питания от источника отрицательного напряжения

2.1.3 Разработка принципиальной схемы

В настоящей главе рассматриваются вопросы разработки элементов принципиальной схемы предлагаемого варианта бортового модема, согласно разработанной структурной схеме. Как видно из структурной схемы, основными элементами модема являются:

- микропроцессор;

- блок управления на основе заказной интегральной схемы (ASIC);

- синхронная динамическая оперативная память (SDRAM) для выполнения основной программы управления;

- Постоянная память для хранения основной программы управления (EPROM);

- Постоянная память для хранения информации о выявленных в процессе работы модема неисправностях (EEPROM);

- Оперативная память для хранения в течение 24 часов данных о состоянии системы на момент аварийного отключения питания (SRAM);

- Постоянная память для хранения данных о ARINC (NAND FLASH);

- Интерфейса взаимосвязи с внутренней шиной данных (ECSB);

- Блок управления взаимосвязь с другими устройствами на основе программируемой логической схемы (FPGA).

В отличие от стандартных интегральных схем (ИС), заказные интегральные и схемы (Customer Specific Integrated Circuit - CSIC) разрабатываются в соответствии с требованиями заказчика и предназначены для специального применения. Иногда эти компоненты называют также специализированными интегральными схемами (Application Specific Integrated Circuit - ASIC).

Микросхемы CSIC могут быть полностью заказными (full custom) и полузаказными (semi custom). Первые разрабатываются производителем полупроводниковых компонентов на уровне транзисторов. Полузаказные ИС базируются на вентильных (логических) матрицах или на наборах ячеек и могут разрабатываться пользователем при технической поддержке со стороны производителя полупроводниковых компонентов.

Разработка полностью заказных ИС обычно занимает больше времени, зато такие микросхемы имеют несколько меньшие размеры кристалла, чем сопоставимые с ними по характеристикам полу заказные ИС.

Поскольку сроки разработки и габаритные размеры существенно влияют на цену прибора, полностью заказные ИС предпочтительно использовать в недорогих устройствах, особенно в случае их массового производства. Главным достоинством полу заказных ИС являются более короткие сроки получения готовой продукции. Ведь чем быстрее новая продукция появится на рынке, тем выше шансы на коммерческий успех.

Поэтому указанное достоинство полу заказных ИС часто компенсирует их недостатки (в первую очередь, высокую стоимость).

Разработчикам электронных устройств нередко приходится задавать себе вопрос: Какие компоненты - стандартные, заказные или полузаказные, - следует выбрать для реализации экономически наиболее эффективного системного решения? Самые важные факторы, которые следует принимать во внимание в таких случаях, - это системные затраты, сроки разработки, надёжность и гибкость системы.

Основной функцией заказной схемы является обеспечение доступа к памяти микропроцессора, а также управление интерфейсом ввода-вывода. В зависимости от узла изменяется разрядность шин адреса и данных, по которым схема обменивается информацией с другими устройствами. Для работы с микропроцессором обмен данными происходит через 64-разрядную шину данных (выводы D_Z0 - D_Z63 заказной схемы), и 32-разрядную шину адреса (выводы АО-A31 заказной схемы). Для работы с синхронной динамической памятью используются выводы SDRAM_D0-SDRAM_D63 для передачи данных и SDRAM_A0-SDRAM_A12 для передачи адреса. Также для коррекции ошибок с помощью кода Рида-Соломона используется 32-разрядная шина данных по исправлению ошибок через выводы DRAMCRC0-DRAMCRC63 заказной схемы [14].

Для чтения данных из флэш-памяти используются 23-разрядная шина адреса AD FLASH0-AD FLASH22 и 64-разрядная шина данных D FLASH0- D_FLASH63. Для связи с памятью используются выводы EEPROM_WR и EEPROM_RD, соответственно для записи и чтения в перепрограммируемую постоянную память.

До более подробного ознакомления с памятью типа SDRAM рассмотрим общий вопрос о конвейеризации трактов обработки информации. Сущность конвейеризации заключается в разбиении трактов обработки информации на ступени.

На (рис. 22). показан тракт обработки данных, содержащий входной и выходной регистры и логическую схему между ними. Исходя из тезиса о возможности подачи новых входных данных только после окончания обработки старых, получим минимальный период тактовых импульсов для этой схемы:

Tmin=t_np +t_KU+ts_U

где t_pr- задержка входного регистра на пути "такт-выход"; t_KU - задержка сигнала в комбинационной цепи (логической схеме); t_su - время предустановки выходного регистра.

б)

Рис. 22. Исходный (а) и конвейеризованный (б) тракты обработки информации.

Уменьшения t_mj_n т. е. повышения частоты тактовых импульсов, Можно добиться снижением t_m путем расщепления логической схемы на ступени, разделенные регистрами (рис. 22, б). Если логическая схема расщепляется по глубине ровно пополам, то новое значение минимального периода тактовых импульсов определится тем же соотношением, что и для схемы, показанной на рис. 19 а, однако численное значение задержки логической схемы нужно будет уменьшить вдвое.

Применение конвейера увеличивает поток информации от входа к выходу за единицу времени, хотя, в то же время, единица информации проходит от входа к выходу за большее время, чем в схеме без конвейеризации.

В микросхемах SDRAM внешние управляющие сигналы фиксируются положительными фронтами тактовых импульсов и используются для генерации команд, управляющих процессами в ЗУ. Команда Act (Active) связана с выбором строки по соответствующему адресу. Команда RED (Read) определяет адрес первого столбца для чтения данных. Команда PRE (pre) связана с этапом предзаряда шин.

Первое слово после формирования адреса появляется с запаздыванием на несколько тактов (Access Latency). Время доступа при этом "обычное", т е. такое, каким бы оно было в стандартном ЗУ. Адреса следующих слов формируются внутренним счетчиком, и слова появляются в каждом такте (рис. 22а). Чтобы ускорить темп появления слов, в пакете организуется трехступенчатый конвейер (рис. 22 б). Работу конвейера можно определить как параллельное функционирование последовательно активизируемых блоков. В соответствии с управлением тактами каждый сегмент схемы столбца работает в параллель с другими.

В микросхемах SDRAM предусматривают возможность регулировки запаздывания первого доступа с целью приспособления памяти к частотным требованиям системы и длины пакета, в котором слова читаются или записываются в каждом такте после всего одной команды.

Постоянная память для хранения основной программы управления представляет собой перепрограммируемое ПЗУ (EPROM) типа flash- постоянная память для хранения основной программы управления типа flash-память. Термин Flash связан с характерной особенностью этого вида памяти - возможностью одновременного стирания всего ее объема.

В предлагаемой схеме память для хранения основной программы реализуется на микросхемах М27С256В.

Предлагаемая схема позволяет обмениваться 64-разрядными данными с ASIC VOLCANO по запросу 23-разрядным адресом и собрана на восьми элементах памяти типа М27С256В.

В качестве основного узла управления взаимосвязью процессорного блока, с другими модулями ATSU и другими системами самолета подходит программируемая логическая схема (ПЛИС или FPGA - (Field Programmable Gate Arrays)

В разработке СБИС ПЛ участвуют уже десятки фирм, ведущими среди них являются Xilinx, Altera, Actel, Anne, AMO (Vantis), Lattice (все США) и некоторые другие. Перечисленные фирмы достаточно полно представляют спектр продукции в области СБИС ПЛ, хотя и не исчерпывают ее. Последующее изложение темы ориентировано в основном на разработки фирм Xilinx, Altera иActel.

Сфера применения СБИС ПЛ чрезвычайно широка, на них могут строиться не только крупные блоки систем, но и системы в целом, включая память и процессоры. Области применения СБИС ПЛ уточняются в дальнейшем, предварительно отметим важность таких применений, как отработка прототипов систем при их проектировании ~ даже если конечная реализация систем рассчитана на другие средства, и создание малотиражных изделий быстрыми и эффективными способами.

После анализа предлагаемых на современном рынке ПЛИС микросхем наиболее подходящим вариантом представляется применение в предлагаемом варианте процессорного модуля бортового модема ПЛИС A54SX32A производства фирмы ACTEL.

ПЛИС состоит из множества ячеек. Функциональная схема одной ячейки приведена на (рис. 23).

Разработка внутреннего интерфейса, памяти для хранения неисправностей, памяти для хранения данных ARINC.

С задачей обмена информацией между модулями МПС или другими блоками связано понятие стандартного интерфейса, т. е. совокупности средств, обеспечивающих совместимость модулей или иных блоков.

Аспектами стандартизации интерфейса являются функциональная, электрическая и механическая совместимости.



Рис. 23. Функциональная схема одной ячейки. Входными сигналами данной схемы являются выводы D0-D3, а выходным сигналом -Y Сигналы А и В являются управляющими.

Функциональная совместимость модулей требует выработки определенных управляющих сигналов, генерируемых обменивающимися модулями, имеющих заданное смысловое значение и временное положение. Электрическая совместимость обеспечивается определенными уровнями сигналов, их мощностями и т. п.

Механическая совместимость предполагает применение определенных типов и размеров конструкций, соединителей и т. д.

Соответственно сказанному, к основным элементам интерфейса относят протокол обмена (совокупность правил, регламентирующих способ выполнения заданных функций), аппаратную часть (физическую реализацию устройств) и программное обеспечение.

На характер интерфейса существенно влияет область его применения, согласно областям применения выделяют несколько классов интерфейсов. Интерфейс межмодульного обмена в микропроцессорных системах, с которым связаны рассматриваемые в этой главе БИС, называют системным (внутренним).

Для организации интерфейса в предлагаемом процессорном модуле применены шинные формирователи типа 74АС245.

Шинные формирователи (ШФ), называемые также приемопередатчиками, шинными драйверами или магистральными вентиль - буферами, включаются между источником информации и шиной. Они усиливают сигналы по мощности при работе на шину, отключают источник информации от шины, когда он не участвует в обмене, формируют при необходимости требуемые уровни сигналов логической 1 или 0, двунаправленные ШФ позволяют в зависимости от сигнала управления передавать сигналы в шину ИЛИ, напротив, принимать их с шины и передавать приемнику данных.

Память для хранения неисправностей предлагается в виде одной микросхемы перепрограммируемой постоянной памяти АТ128С010 производства компании ATMEL. Данная микросхема позволяет хранить данные объемом 128К, что является достаточным для запоминания неисправностей, выявленных в процессе работы процессорного модуля. Далее эти неисправности можно использовать для расшифровки и диагностики состояния процессорного модуля. В качестве оперативного запоминающего устройства для хранения состояния при случайном кратковременном сбое питания предлагается использовать микросхему WMS256K16 - ОЗУ объемом 256 килобит. В качестве постоянной памяти для хранения данных по работе с шиной ARINC предлагается использовать память типа NAND NANDO 1G-B. Микросхемы NAND - флэш характеризуются типичным временем стирания блока 2 и позволяют выполнять 100000 циклов записи/стирания. Гарантированное время сохранности данных составляет 10 лет. Важной особенностью микросхем памяти типа NAND является их повзводная совместимость вне зависимости от емкости. Это позволяет очень легко улучшать потребительские характеристики конечного изделия [17].

Для установки всех элементов в исходное состояние при включении питания применим схему сброса на триггере Шмитта, изображённую на (рис. 24).

Рис. 24. Схема сброса блока по питанию.

На (рис. 25) показана схема автогенератора, в которой положительная обратная связь через кварц BQ1 охватывает два элемента DD1.1 и DDI.2, причем каждый из них выведен в линейный усилительный режим с помощью резисторов отрицательной обратной связи R1 и R2. Элемент DD1.3 применен как буферный, чтобы уменьшить влияние нагрузки на частоту генератора.

Генератор стробирующих импульсов (ГСИ)

Генератор ГСИ предназначен для формирования стробирующих импульсов записи информации в ФВВ и РГВ (STR1 и STR2). Схема включения формирователей стробирующих импульсов приведена на (рис. 26).

ГСИ выполнен на элементах микросхемы К555АГЗ DD5 и DD6 формирующих импульсы заданной длительности. По положительному фронту тактового импульса (С) запускается одновибратор DD5.1, который формирует импульс длительностью t\. По спаду импульса ti запускается одновибратор DD5.2, формирующий длительность импульса записи STR1.



Рис. 25. Схема генератора прямоугольных импульсов.

Рис. 26. Схема генератора стробирующих импульсов.

По фронту импульса STR1 запускается одновибратор DD6.1, который формирует импульс длительностью t2. По спаду импульса t2 запускается одновибратор DD6.2, формирующий длительность импульса записи STR2.

Импульс «STR1» записывает состояние ГПСП и СЧЦ в ФВВ. Поэтому время t должно быть больше длительности переходных процессов в ГПСП и СЧЦ и определяется максимальными временными задержками от тактовых входов до тактовых выходов в этих блоках. Импульс «STR2» предназначен для записи откликов с контролируемого и эталонного ТЭЗов в РГВ. Причем, к этому моменту все переходные процессы в ТЭЗах должны закончиться.

По заданной частоте тактового генератора длительность одного цикла проверки будет равна 12,5 мкс.

2.2 Разработка программного обеспечения для бортового модема

2.2.1 Разработка алгоритма работы модема

Программное обеспечение предлагаемого усовершенствованного блока ATSU, способного работать как с сетью ACARS, так и с сетью ATN, должно состоять из следующих модулей:

1) Программа для обеспечения интерфейса с другими самолетными системами.

2) Программа для работы с конфигурацией ATSU. Эта программа должна автоматически выбирать режим работы ATSU в зависимости от состояния (заземлено/подключено к питанию) программируемых контактов.

3) Программу - маршрутизатор автоматического выбора высокочастотного устройства (KB, УКВ или спутниковая радиостанция), через которую будет производиться обмен данными с центром управления воздушным движением.

4) Программу, работающую с центром управления воздушным движением. В эту программу входит алгоритм работы в системе FANS В.

5) Программа конфигурации самолета, заданная производителем.

6) Программа конфигурации самолета, задаваемая оператором.

Прикладное программное обеспечение АТС (Управления воздушным движением) служит для организации взаимодействия бортового оборудования с наземным центром управления воздушным движением. Основное назначение этой программы - выбор вида передачи данных - CPDLC (Controller - Pilot data link communication - система связи между пилотом и диспетчером УВД) или ADS-B (Automatic Dependant Surveilliance - Broadcast - Широковещательная система зависимого наблюдения) [18].

ADS-B является приложением наблюдения, передающим с определенными интервалами по линии передачи данных радиовещательного типа такие параметры, как координаты, путевой угол и путевая скорость для использования любым нуждающимся в них бортовым и/или наземным пользователям. ADS-B представляет собой также приложение линии передачи данных.

CPDLC - это приложение линии передачи данных, которое обеспечивает средства связи между диспетчером и пилотом, используя линию передачи данных в целях УВД.

Способность воздушного судна обеспечивать передачу информации о своем местоположение, а также другой информации бортовым и наземным системам является частью системы FANS В+. ADS-B представляет собой приложение наблюдения, осуществляющее передачу по линии передачи данных радиовещательного типа, таких параметров, как координаты, путевой угол и путевая скорость для использования любым нуждающимся в этой информации бортовым и/или наземным пользователем.

В зависимости от конкретной реализации, ADS-B может включать в себя функции наблюдения по линиям связи "воздух-земля" (ADS-B IN) и "воздух- воздух" (ADS-B OUT) так же, как приложения, относящиеся к взаимодействию между воздушными судами на земле и наземным транспортом. ADS-B существенно расширяет область наблюдения существующих BOPJI, в частности, на аэропорт и воздушное пространство малых высот, а также обеспечит осведомленность пилотов о воздушной обстановке по линии связи "воздух-воздух".

ATSU должен обладать способностью работы по линии связи "воздух-земля" (ADS-BIN) [19]. Приложение ADS-B требует:

- доставки сообщений с частотой, соответствующей данному виду обслуживания;

- инициации и передачи сообщений в определенной временной последовательности;

- доставки сообщений в порядке их поступления.

Следующие элементы сообщений должны составлять минимальный набор информации, который должен передаваться любым передатчиком ADS-B - OUT:

- категория передающего объекта;

- идентификатор передающего объекта;

- широта;

- долгота;

- высота;

- опознавательный индекс воздушного судна.

Сообщение CPDLC состоит из заголовка сообщения и от одного до пяти элементов сообщения. Заголовок сообщения, передаваемого по ЛПД "воздух - земля", состоит из номера идентификации сообщения, номера ссылки сообщения (если используется), отметки времени и индикатора запроса логического подтверждения (факультативно).

Элемент сообщения содержит идентификатор элемента сообщения, данные, соответствующие этому элементу сообщения, и ассоциированные атрибуты элемента сообщения.

Сообщения произвольного текста могут содержать только последовательности из следующих символов набора 'А5: (0...9) (A ..Z (,) (.) (1) (-) (+) (( ()), а также символа "пробел".

Номера идентификации сообщений, используемые наземной системой CPDLC для сообщений определенному ВС, не имеют отношения к номерам идентификации сообщений, используемыми той же системой для другого ВС

Аналогично, номера идентификации сообщений, используемые ВС для передачи сообщений по данному соединению CPDLC определенной наземной системе, не имеют отношения к номерам идентификации сообщений, используемым тем же ВС для другой наземной системы.

Номер идентификации сообщения, используемый наземной системой, должен отличаться в данный момент времени от любого другого номера идентификации сообщения, используемого этой системой для конкретного ВС.

Номер идентификации сообщения, используемый бортовой системой, должен отличаться в данный момент времени от любого другого номера идентификации сообщения, используемого этим ВС для данной наземной системы.

Номер идентификации сообщения должен считаться используемым в данный момент времени до:

а) сообщение не запрашивает ответ: момента передачи сообщения; или

б) сообщение запрашивает ответ: момента приема ответа закрытия.

Атрибуты сообщения определяют ряд требований по обработке сообщения для пользователя CPDLC, принимающего это сообщение. Каждое сообщение CPDLC имеет три атрибута: срочность, аварийное оповещение и ответ.

Ассоциация атрибутов сообщения срочность, аварийное оповещение и ответ для каждого элемента сообщений определена в добавлении А к данному разделу. Если сообщение содержит единственный элемент сообщения, то атрибуты сообщения совпадают с атрибутами элемента сообщения. Если сообщение содержит несколько элементов сообщения, то тип атрибута элемента сообщения с наивысшим значением приоритета должен стать типом атрибута для всего сообщения. Значения, представленные в (табл. 5).

Атрибутов элемента сообщения, приведены в порядке их важности, (т.е. первое значение имеет наивысший приоритет, второе значение - следующий приоритет,ит.п.). Это означает, например, что если сообщение содержит несколько элементов сообщения и, если по крайней мере один из них имеет атрибут WAJ, то сообщение в целом будет также иметь атрибут W/U [20].

Таблица 5

Тип	Описание	Приоритет
D	Бедствие	1
и	Срочный	2
N	Нормальный	3
L	Низкий	4

Общий предлагаемый алгоритм работы ATSU представлен на (рис. 27).

Рис. 27. Общий предлагаемый алгоритм работы ATSU.

Порядок работы таков. Модем постоянно находится в режиме ожидания прерывания сообщения CPDLC. В то время, пока такое сообщение не поступило, ATSU работает в режиме широковещательной выдачи информации (ADS-B) о категории объекта, его идентификационном номере, и координат в виде широты и долготы. После передачи каждого из перечисленных параметров ATSU обращается к обработке прерывания CPDLC, так как наземная станция в любой момент времени может обратиться к бортовому оборудованию с требованием принять или передать какое-либо сообщение по линии связи «диспетчер УВД-пилот». 'Если такого запроса от наземной станции не поступало, то ATSU продолжает работать в режиме ADS-B, выдавая следующий параметр [21].

Как только поступит запрос от наземной станции о необходимости провести связь в режиме CPDLC, ATSU переходит из режима ADS-B в режим CPDLC. '

В этом режиме в первую очередь оценивается категория срочности сообщения. Это сделано в связи с тем, что возможно наземный центр УВД запросит обработку сразу нескольких сообщений, при этом приоритет их обработки расставляется ATSU исходя их данных дешифрации кода срочности, который в обязательном порядке включается в каждое сообщение CPDLC. В первую очередь обрабатываются сообщения с наивысшей срочностью. Даже если в несколько сообщений уже ожидают очередь на обработку, вновь поступившее сообщение с более высокой срочностью будет иметь приоритет [21].

Сообщения CPDLC могут требовать ответа в центр УВД, а могут не требовать. В случае, если требуется ответ, он выдается. Данный алгоритм в виде программы должен быть записан в постоянную память основной программы процессорного блока ATSU. Разработка алгоритма взаимодействия процессорного модуля с другими блоками системы.

Программа взаимодействия процессорного модуля с другими модулями блока ATSU, а также с другими модулями и системами самолета записана в перепрограммируемую логическую схему (FPGA). Эта программа предназначена для обмена информацией процессорного модуля с другими устройствами в различных форматах.

Форматы данных, с помощью которых происходит обмен информацией, следующие:

1) ARINC. 429;

2) RS232;

3) 23-разрядный адрес и 32-разрядные данные.

Данные формата ARINC 429 поступают через внутреннюю шину и представляют собой последовательные данные. Каждое сообщение формата ARINC 429 расшифровывается с помощью эталонных кодов, записанных в постоянной памяти NAND.

Алгоритм работы с данными ARINC 429 приведен на (рис. 28).

Рис. 28. Алгоритм работы с данными ARINC 429.

Данные формата RS232 проходят напрямую из ПЛИС. Этот формат используется только для обмена информацией с внешними устройствами, а также для загрузки в процессорный модуль программного обеспечения.

Также эта программа управляет процессом сохранения ошибок в электрически-перепрограммируемой постоянной памяти, а также в резервном ОЗУ в случае кратковременного сбоя питания. Этой функцией управляет программа, записанная в заказной микросхеме VOLCANO.

Благодаря тому, что программа взаимодействия записана в разных модулях, она выполняется одновременно, что значительно повышает ее быстродействие.

2.2.2 Анализ системы команд процессора Pentium ММХ

Все возможные преобразования дискретной информации могут быть сведены к четырем основным видам:

- передача информации в пространстве (из одного блока ЭВМ в другой);

- передача информации во времени (хранение);

- логические (поразрядные) операции;

- арифметические операции.

Величины, над которыми выполняются операции, могут быть скалярными (принимающими в каждый момент времени только одно значение) и векторными.

ЭВМ, являющаяся универсальным преобразователем дискретной информации, выполняет указанные виды преобразований.

Обработка информации (решение задач) в ЭВМ осуществляется автоматически путем программного управления. Программа представляет собой алгоритм обработки информации (решение задачи), записанный в виде последовательности команд, которые должны быть выполнены машиной для получения результата. Команда представляет собой код, определяющий операцию и данные, участвующие в операции.

По характеру выполняемых операций различают следующие основные группы команд:

а) команды арифметических операций над числами с фиксированной и плавающей точками;

б) команды десятичной арифметики;

в) команды логических операций и сдвигов;

г) команды передачи кодов;

д) команды операций ввода/вывода;

е) команды передачи управления;

ж) команды векторной обработки;

з) команды задания режима работы машины и др.

Команда в общем случае состоит из операционной и адресной частей (рис. 29, а). В свою очередь, эти части, что особенно характерно для адресной части, могут состоять из нескольких полей.

Операционная часть содержит код операции (КОП), который задает вид операции (сложение, умножение и др.). Адресная часть содержит информацию об адресах операндов и результате операции.

Структура команды определяется составом, назначением и расположением полей в команде.

Форматом команды называют ее структуру с разметкой номеров разрядов (бит), определяющих границы отдельных полей команды, или с указанием числа бит в определенных полях.

Важной и сложной проблемой при проектировании ЭВМ является выбор структуры и форматов команды, т.е. ее длины, назначения и размерности отдельных ее полей. Естественно стремление разместить в команде в возможно более полной форме информацию о предписываемой командой операции. Однако в условиях, когда в современных ЭВМ значительно возросло число выполняемых различных операций и соответственно команд (в системе команд х86 более 500 команд) и значительно увеличилась емкость адресуемой основной памяти (4 Гбайт, 6 Гбайт), это приводит к недопустимо большой длине формата команды. Действительно, число двоичных разрядов, отводимых под код операции, должно быть таким, чтобы можно было представить все выполняемые машинные операции. Если ЭВМ выполняет М различных операций, то число разрядов в коде операции

и_коп> log2 М\ например, при М= 500 п_коп = 9.

Если основная память содержит S адресуемых ячеек (байт), то для явного представления только одного адреса необходимо в команде иметь адресное поле для одного операнда с числом разрядов и а ^ log2 S; например, при S = 4 Гбайт п\ = 32.

Отмечавшиеся ранее, характерные для процесса развития ЭВМ расширение системы (наборы) команд и увеличение емкости основной памяти, а особенно создание микроЭВМ с коротким словом, потребовали разработки методов сокращения длины команды. При решении этой проблемы существенно видоизменилась структура команды, получили развитие различные способы адресации информации. Проследим изменения классических структур команд.

Чтобы команда содержала в явном виде всю необходимую информацию о задаваемой операции, она должна, как это показано на (рис. 29, б), содержать следующую информацию: Ai, А₂ - адреса операндов, А₃ т адрес результата, А₄щ адрес следующей команды (принудительная адресация команд).

Такая структура приводит к большой длине команды (например, при М= 500, S 4 Гб длина команды -- 137 бит) и неприемлема для прямой адресации операндов основной памяти. В компьютерах с RISC-архитектурой четырехадресные команды используются для адресации операндов, хранящихся в регистровой памяти процессора.

Можно установить, что после выполнения данной команды, расположенной по адресу К (и занимающей L ячеек), выполняется команда из {К + L) - й ячейки. Такой порядок выборки команды называется естественным. Он нарушается только специальными командами передачи управления. В таком случае отпадает необходимость указывать в команде в явном виде адрес следующей команды.

В трехадресной команде (рис. 29, в) первый и второй адреса указывают ячейки памяти, в которых расположены операнды, а третий определяет ячейку, в которую помещается результат операции.

Можно условиться, что результат операции всегда помещается на место одного из операндов, например первого. Получим двухадресную команду (рис. 29, г), т.е. для результата используется подразумеваемый адрес.

В одноадресной команде (рис. 27, д) подразумеваемые адреса имеют уже и результат операции, и один из операндов. Один из операндов указывается адресом в команде, в качестве второго используется содержимое регистра процессора, называемого в этом случае регистром результата, или аккумулятором. Результат операции записывается в тот же регистр.

Наконец, в некоторых случаях возможно использование безадресных команд (рис. 29, е), когда подразумеваются адреса обоих операндов и результата операции, например при работе со стековой памятью.

С точки зрения программиста, наиболее естественны и удобны трехадресные команды.

Однако из-за необходимости иметь большее число разрядов для представления адресов основной памяти и кода операции длина трехадресной команды становится недопустимо большой и ее не удается разместить в машинном слове. Следует отметить, что очень часто в качестве операндов используются результаты предыдущих операций, хранимые в регистрах машины. По указанным причинам в современных ЭВМ применяют трехадресные команды для адресации регистров. Обычно в ЭВМ используется несколько структур и форматов команд.

Приведенные на (рис. 29) структуры команд достаточно схематичны. В действительности адресные поля команд большей частью содержат не сами адреса, а только информацию, позволяющую определить действительные (исполнительные) адреса операндов в соответствии с используемыми в командах способами адресации.



Рис. 29. Структуры команд: а -- обобщенная; б - четырехадресная; в -- трехадресная; г - двухадресная; д -- одноадресная; е--безадресная

2.3 Отладка разработанной программы ЯДРО 1

1) Начало чикла обработки начальных данных;

2) Чтение первого байта пакета начальных данных, где заложено идентификация сети (ACARS или ATN);

3) Сопоставить данные первого байта пакета с mask, где mask играет роль объявленной переменной, и служит для заполнения недостающих бит значениями «О»;

4) Полученные данные, обработать функцией If-else, где проходит сопоставление полученных данных и mask 1. Mask 1 объявленная пере- менная, служит идентификатором сети ACARS;

5) В случае если функция If-else дает положительный результат, следующая обработка данных передается на алгоритм ACARS:

Модем постоянно находится в режиме ожидания прерывания сообщения CPDLC. В то время, пока такое сообщение не поступило, ATSU работает в режиме широковещательной выдачи информации (ADS-B) о категории объекта, его идентификационном номере, и координат в виде широты и долготы.

После передачи каждого из перечисленных параметров ATSU обращается к обработке прерывания CPDLC, так как наземная станция в любой момент времени может обратиться к бортовому оборудованию с требованием принять или передать какое-либо сообщение по линии связи «диспетчер УВД-пилот».

Если такого запроса от наземной станции не поступало, то ATSU продолжает работать в режиме ADS-B, выдавая следующий параметр.

Как только поступит запрос от наземной станции о необходимости провести связь в режиме CPDLC, ATSU переходит из режима ADS-B в режим CPDLC.

В этом режиме в первую очередь оценивается категория срочности сообщения. Это сделано в связи с тем, что возможно наземный центр УВД запросит обработку сразу нескольких сообщений, при этом приоритет их обработки расставляется ATSU исходя их данных дешифрации кода срочности, который в обязательном порядке включается в каждое сообщение CPDLC.

В первую очередь обрабатываются сообщения с наивысшей срочностью.

Даже если в несколько сообщений уже ожидают очередь на обработку, вновь поступившее сообщение с более высокой срочностью будет иметь приоритет.

В случае если функция If-else дает отрицательный результат, следующая обработка данных передается на алгоритм ATN, где происходит следующие: полученные данные обработать функцией If-else, где проходит сопоставление полученных данных и mask 2, где Mask 2 объявленная переменная, служит идентификатором сети ATN.

В случае если функция If-else дает положительный результат:

прочитать 1 байт субпакета ATN, где заложен идентификатор полученного сообщения (команда или сообщение);

полученные данные передаются на функцию If-else, в случае если функция If-else дает положительный результат, данные обрабатываются как сообщение: о дочитать остальные данные с пакета (где заложено основная часть сообщения), обработать сообщение, для читабельного вида, передать на дисплей (КВС), отправить отчет о получении сообщения в центр УВД.

В случае если функция If-else дает отрицательный результат: передать данные на функцию If-else, где происходит сопоставление с объявленными переменными. В данном случае объявленные переменные играю роль команд заложенных в начальных данных программы. В случае если функция If-else дает положительный результат:

¦ дочитать остальные данные с пакета (где заложено основная часть команды);

¦ обработать команду;

¦ передать данные об исполнении команды на дисплей (КВС);

¦ Отправить отчет работы команды в центр УВД [3].

В случаее сли функция If-else дает отрицательный результат:

¦ данный пакет содержит ошибку (FAULT);

¦ Отправить отчет в центр УВД об ошибке[3].

В случае если функция If-else дает отрицательный результат:

• данный пакет содержит ошибку (FAULT);

• отправить отчет в центр УВД об ошибке[3].

После всех обработок программа возвращается в начала цикла [3]. Отчет об отправке происходит следующим образом:

- данные попадаю на семафор, в случае если семафор открыт, данные передаются на параллельный поток обработки УВД;

- если семафор находиться в закрытом состоянии, данные пере- даются в начало чикла отправки отчета.

ЯДРО 2

Ядро 2 постоянно считывает данные с параллельного потока, и отправляет их на семафор. В случае если семафор открыт, ядро 2 занимается передачей данных в центр УВД, если семафор закрыт, это означает что, ядро 2 отправляет сообщение (занято).

Разработанный алгоритм программы приведен на (рис. 30).

Глава III. Экономическое обоснование

3.1 Расчет экономической эффективности разработки

Таблица 6 Стадия производства

1	Дополнительные капитальные вложения в основные фонды, тыс. сум.	700
2	Дополнительные капитальные вложения в НИОКР, тыс. сум.	2000
3	Годовой объём выпуска оборудования, ист/год	10000
4	Трудоёмкость работ, нормо-ч	3000
5	Средний разряд работ	400
6	Отпускная цена базового оборудования выше(+)/ ниже(-) цены нового оборудования на%	-1000

Таблица 7 Материалы и запчасти

Наименование материала или комплектующего изделия	Ед. изм.	Цена за ед., сум	Норма расхода на изделие
микросхемы 78LC16M8A2MT	Шт.	30000	4
микросхемы М27С256В	Шт.	32000	8
микросхемы 74АС245	Шт.	32000	16
микросхемы CMD 5962-96902	Шт.	30000	4
микросхемы NANDO ID	Шт.	30000	1
микросхема АТ28С010	Шт.	35000	1
микросхема Intel Pentium 80503С	Шт.	150000	1
Плата VOLCANO AIRBUS	Шт.	2500000	1
Плата FPGA SX-A	Шт.	2500000	1
Припой ПОС-61	Г.	1000	20
Текстолит	м2	200000	0.02

Таблица 8. Стадия эксплуатации

№	Наименование	Вариант
		базовый	новый
1	Штучное время, ч	0,3	0,3
2	Норма обслуживания оборудования	3	4
3	Срок службы (срок полезного использования), лет	10	12
4	Потребляемая мощность, Вт	12	10
5	кпд	0,8	0,8
6	Категория сложности ремонта	8	10

Коэффициент транспортно-заготовительных расходов 7%

Процент премии прочих доплат 40%

Районный коэффициент 15%

Процент дополнительной зарплаты 20%

Отчисления на социальные нужды 26,2%

Часовая тарифная ставка (ЧТС) 3 разряда сум /ч 17,84

(ЧТС) 4 разряда сум /ч 18,63