Побудова арифметико-логічного пристрою

Размещено на http://www.allbest.ru/

1

1. СКО

оперативний арифметичний пристрій мікросхема

При використанні системи остач слід враховувати наступні обмеження:

· система остач представляє тільки цілі та додатні числа;

· в системі остач виконуються тільки окремі операції над числами: додавання, множення, віднімання, піднесення до цілого степеня і окремі випадки ділення;

· в системі остач не виконується ділення в загальному випадку, не порівнюються числа, не представляються окремі числа, а також неможливо здійснити округлення чисел.

Нехай у нас є три числа А,В,m.

Числа А,В,m називаються порівняльними по модулю m якщо вони діляться на m без остачі. Наприклад (21,9,3).

Виберемо ряд взаємопростих чисел: m₁, m₂, m₃,...,m_m. Назвемо ці числа основою представлення в системі остач. Число А в позиційній системі проставляється наступним чином: А=( r₁, r₂, r₃,..., r_n). Особливістю є відповідність r_i до m_i. В системі остач числа представляються по основах. Порядок запису основ не має значення, а враховується лише їх відповідність .

r₁,…,r_n називають розрядами системи остач, хоча правильніше називати їх остачами по відповідних основах.

Остачі визначаються за допомогою формул :

	(1)
	(2)
	(3)

1.1 Реалізація операції додавання

Приклад 1

5+2=7 по основах 2,3,5

5=(1,2,0)

2=(0,2,2)

Отже 5+2=(1,2,0)+(0,2,2)=(1,1,2)

Здійснемо перевірку результату: 7 = (1,1,2). Отже, додавання здійснене вірно.

Приклад 2

21+10=31 по основах 2,3,5

21=(1,0,1)

10=(0,1,0)

Отже 21+10=(1,0,1)+ (0,1,0)=(1,1,1)

Число 31 виходить за діапазон числення по основах 2,3,5

1.2 Реалізація операції віднімання

Приклад 3

14-2=12 по основах 2,3,5

14=(0,2,4)

2=(0,2,2)

Отже 14-2=(0,2,4) -(0,2,2)= (0,0,2).

Здійснемо перевірку результату: 12 = (0,0,2). Отже, віднімання здійснене вірно.

Приклад 4

21- 6=15 по основах 2,3,5

21=(1,0,1)

6=(0,0,1)

Отже 21- 6=(1,0,1)-(0,0,1)=(1,0,0)

Здійснемо перевірку результату: 15 =(1,0,0). Отже, віднімання здійснене вірно.

2. ОЗП

2.1 Опис базової мікросхеми ОЗП

2.1.2 Умовно-графічне позначення

2.1.3 Призначення виводів мікросхеми 132РУ6А

Виводи	Призначення	Позначення
1...7, 13...16, 17...19	Адресні входи	А3...А9, А10-..А13, А0...А2
12	Вхід даних	DІ
8	Вихід даних	DO
11	Вибір мікросхеми	СS
9	Сигнал запис-зчитування	WR/RD
20	Напруга живлення	Ucc
10	загальний	0 В

2.1.4 Технологічні параметри 132РУ6А

· Інформаційна ємність 16 384 біт

· Організація 16 384 слів х 1 розряд

· Напруга живлення 5 В +10%

· Споживана потужність

a) в режимі звертання не більше 440 мВт

b) в режимі зберігання не більше 140 мВт

· Діапазон температур -10 ... +70°С

· Вихід три стани

· Сумісність за входом і виходом з ТТЛ-схемами

· Тип корпусу пластмасовий, 2140Ю.20-3

· Час вибірки адреси (не більше) 45 нc

· Час циклу запису/зчитування (не менше) 75 нc

2.1.5 Таблиця істинності мікросхеми 132РУ6А

СS	WR/RD	А0... А13	DІ	DO	Режим роботи
1	X	X	X	Roff	Зберігання
0	0	А	0	Roff	Запис 0
0	0	А	1	Roff	Запис 1
0	1	А	X	Дані в прямому коді	зчитування

2.1.6 Часові діаграми роботи мікросхеми 132РУ6А

Часові інтервали вимірюються за рівнем: U_IL =0.7 В; U_IH =2.2 В;

U_OL =0.4 В; U_OH=2.4 В;

Режим запису:

Потужність в режимі звертання: 440 мВт х 8 = 3420 мВт = 3, 42 Вт

Потужність в режимі зберігання: 140 мВт х 8 = 1120 мВт = 1,12 Вт

Режим зчитування:

Режим зчитування-модифікація-запис:

2.1.7 Граничні режими експлуатації мікросхеми

мін макс

· Напруга живлення, Uсс lim, В - 6.0

Короткочасова напруга живлення

· протягом 5 мс, Uсс к lim, В - -

· Вхідна напруга, UI lim, В -0.3 6.0

· Вихідний струм, IO lim, мА - 10

· Ємність навантаження, СL lim, пФ - 120

Тривалості фронту та спаду

вхідних сигналів, tR lim, tF lim, нс - 500

2.1.8 Статичні параметри мікросхеми 132РУ6А

мін макс

Напруга живлення, Uсс , В 4.5 5.5

Струм споживання, Іссs, Ма - 80

Струм споживання в режимі

зберігання, Іссs, Ма - 25

Вхідна напруга, В:

логічної 1, UIH 2.4 -

логічного 0, UIL - 0.4

Струм втрат на входах, ILI, мкА - 10

Вхідна напруга, В:

логічної 1,Uон 2.4 -

логічного 0, UоL - 0.4

Вихідний струм, мА:

логічної 1, Іон - 2.0

логічного 0, ІоL - 5.0

Струм втрат на входах у режимі

зберігання, ІLо, мкА - 50

Статичний потенціал, В - 100

2.1.9 Динамічні параметри мікросхеми 132РУ6

мін макс

Час вибірки адреси, tA(A), нс - 45 (70)

Час вибору, tCS, нс - 45 (70)

Час встановлення сигналу СS

відносно адреси, tSU(A-CS), нс 0 -

Час встановлення сигналу СS

відносно сигналу запис-зчитування,

tSU(WR-CS), tSU(RD-CS), нс 0 -

Час встановлення сигналу запису

відносно адреси, tSU(A-WR), нс - -

Час встановлення сигналу запису

відносно ВХІДНИХ ДаНИХ, tSU(DI-WR), нс…. -

Час зберігання сигналу вихідної

інформації після адреси, tV(A-DO), нс……………. - -

мін макс

Час зберігання вхідної інформації

після сигналу запису, tV(WR-DI), нс - -

Час зберігання адреси після

сигналу запису, tV(WR-A), нс - -

Час зберігання адреси після

сигналу СS, tV(CS-A), нс - -

Час заборони вихідних даних

після сигналу СS, tDIS(CS), нс - -

Час заборони вихідних даних

після сигналу зчитування, tDIS(RD), нс - -

Час втримання сигналу запису відносно вхідних даних,

tH(DI-WR), нс - -

Час втримання вхідних даних відносно сигналу запису,

tH(WR-DI), нс -

Час втримання адреси відносно

сигналу СS, tH(CS-A), нс - -

Час втримання сигналу запису 25 -

відносно сигналу СS, tH(CS-WR), нс (40)

Тривалість сигналу запису, tW(WR), нс - -

Тривалість сигналу СS, tW(CS), нс 70 -

Тривалість інтервалу між сигналами

СS, tREC(CS), нс 30 -

(50)
Час циклу запису, tCY(A)WR, нс 75 -

(120)
Час циклу зчитування, tCY(A)RD, нс 75 -

(120)

Вхідна ємність, СI, Пф - 7

Вихідна ємність, Со, пФ - 12

Ємність навантаження. СL., пФ - 30

2.2 Розрахунок кількості мікросхем блоку ОЗП

1. розрахунку загального об'єму пам'яті блоку ОЗП (кількість слів помножити на кількість розрядів).

32768 x 4 = 131072

2. розрахунку загального об'єму однієї мікросхеми (кількість слів помножити на кількість розрядів).

16384 х 1 = 16384

3. далі загальний об'єм пам'яті блоку ОЗП ділимо на об'єм однієї мікросхеми.

131072 / 16384 = 8

2.3 Розрахунок потужності блоку ОЗП

Загальну потужність даного блоку можна визначити, помноживши потужність однієї мікросхеми на кількість мікросхем блоку.

440 мВт x 8 = 3520 мВт

2.4 Принципова електрична схема спроектованого блоку ОЗП

2.5 Опис ОЗП

Блок оперативно-запам'ятовуючого пристрою складається з восьми мікросхем 132РУ6, що з'єднані паралельно у дві частини DD1-DD4 i DD5-DD8. Між 1-ю і 2-ю частиною стоїть інвертор, який інвертує сигнал керуючого входу на мікросхеми DD5-DD8. Входи і виходи запаралелені. Технологічні характеристики кожної з них дозволяють за такої конфігурації забезпечити вимоги, які викладені у завданні.

3. Спеціалізовані АЛП

3.1 Початкові дані

Тип арифметичної операції -- додавання двійкових чисел;

початковий код подання операндів -- доповняльний;

розрядність операндів -- 8 біт;

код виконання операції у суматорі -- доповняльний модифікований;

структура операційного блока -- із закріпленими мікроопераціями;

тип керуючого блока -- автомат Мура з пам'яттю на ЛК-тригерах;

схема логічної ознаки переповнення розрядної сітки;

схема логічного порозрядного додавання кодів вхідних операндів А і В.

Елементна база -- інтегральні схеми ТТЛШ серій КР1533

Перелік обов'язкового графічного матеріалу:

граф-схеми мікропрограми додавання;

схема електрична функціональна;

схема електрична принципіальна;

перелік елементів (специфікація).

Потрібно виконати розрахунки:

кількості мікросхем у пристрої АЛП;

споживаної потужності;

швидкодії АЛП на прикладі операції додавання типу "регістр-регістр".

3.2 Алгоритм додавання двійкових чисел

Додавання і віднімання двійкових чисел можна виконувати в обернених або доповняльних кодах та їх модифікаціях. У сучасних комп'ютерах часто операнди зберігаються в пам'яті в доповняльних кодах. Використання доповняльних кодів в операціях додавання і віднімання та для зберігання операндів у пам'яті має такі переваги:

*однозначне подання знака результату як додатного, так і від'ємного;

під час записування в пам'ять від'ємного результату не витрачається час для його перетворення в прямий код;

менше дій для аналізу знака результату, зокрема переповнення розрядної сітки.

Алгоритм додавання двійкових чисел:

1. у першому і другому машинних тактах із вхідної шини паралельним кодом записуються операнди А і В у відповідні регістри КСА і КОВ. Зчитування операндів здійснюється ЦПК;

2. протягом одного машинного такту виконується мікрооперація додавання;

3. за відсутності переповнення розрядної сітки результат записується у регістр КСС;

4. за наявності переповнення результат не фіксується і в ЦПК подається сигнал переповнення ПП.

3.3 Функціональна схема АЛП для виконання операції додавання

Схема АЛП містить:

регістри RGA і RGB для приймання і подальшого зберігання із вхідної шини Ш1 першого і другого операндів;

паралельний комбінаційний суматор з додатковим старшим розрядом знака П для створення модифікованого доповняльного коду;

регістр результату RGС, дані з якого пересилаються по вихідній шині Ш2 в оперативну пам'ять;

схеми електронних ключів SW1 і SW2;

схему вироблення ознак переповнення ОР;

схему диз'юнкторів ОК для виконання операцій порозрядного логічного до давання кодів операндів А і В.

Рис 1. Функціональна схема АЛП для виконання операції додавання чисел

3.4 Мікропрограма додавання

Мікропрограма додавання двійкових чисел у доповняльних кодах має такий вигляд.

Початок. ЯкщоК[1], то М₁, інакше -- чекати

М₁ у₁ : RGA:= А <сприймання першого операнда>

у₂ : КСВ := В <приймання другого операнда>

у₃: SМ :=А + В <додавання>

Якщо ц3, то М₂, інакше

у₄ : RGС :=SМ <присвоєння результату>

у₅ : Ш1 := RGС <пересилання в пам'ять>

Перейти до М₃

М₂ у₆: Тп :=ПП <тригеру переповнення Тп присвоюється ознака ПП>

М₃ Кінець.

Примітка. К[1] -- однорозрядний код команди додавання.

3.5 Принципіальна схема модуля операційного блока

Модуль операційного блока (МОБ) будується на мікросхемах ТТЛШ серії КР1533 за винятком суматора, взятого із серії К1531.

Для побудови принципіальної схеми МОБ використано такі мікросхеми (рис. 9.3):

· два вхідні восьмирозрядні регістри RGA і RGВ типу ИР35, позиційне позначення DD1, DD2;

· дві мікросхеми типу ЛЛ1, кожна з яких містить по чотири двовходових логічних елементи ЧИ, позиційне позначення DD3, DD4. їх використовують для реалізації порозрядної диз'юнкції над кодами операндів А і В. Зображення подано пакетним способом;

· чотири мікросхеми типу ЛИ1, кожна з яких містить по чотири двовходових кон'юнктори, позиційне позначення DD5-DD8. Використовують для підключення виходів регістрів RGA і RGВ до входів суматора SМ; мікросхему типу ЛП5, яка містить чотири логічні елементи "виключальне ЧИ", позиційне позначення DD9. Використовують для створення старшого знакового розряду суматора і логічної ознаки ц3= х₁ та х₁;

· вихідний восьмирозрядний регістр RGС типу ИР22 з трьома станами, позиційне позначення DD10. Використовують для приймання результату додавання і передавання його на вихідну шину;

· два чотирирозрядні комбінаційні суматори SМ типу ИМ6, позиційне позначення DD11, DD12.

3.6 Принципіальна схема модуля керуючого блоку

Проектування модуля керуючого блока на основі автомата Мура з пам'яттю на JK-тригерах виконується в такій послідовності.

1. Розмічається закодований граф мікропрограми додавання (див. рис. 9.2).

2. Визначається максимальна кількість станів автомата Мура, що дорівнює L = 7. Для реалізації такого числа станів необхідно використати п = ]1оg₂7[ = 3 тригери.

3. На основі розміченого графу мікропрограми будується граф автомата Мура (рис. 9.4), який інтерпретує мікропрограму додавання.

Рис. 9.4. Граф автомата Мура для мікропрограми додавання

3. Стани автомата Мура кодуються значеннями виходів JK-тригерів:

z₁=Q₃Q₂Q₁, z₂= Q₃Q₂Q₁, … , z₇= Q₃Q₂Q₁

4. На основі графу автомата Мура записується його структурна таблиця переходів (табл. 9.1).

5. На підставі даних табл. 9.1 записуються системи логічних рівнянь для функцій збудження входів JK-тригерів і виходів:

* для функцій збудження входів:

* для вихідних керуючих сигналів:

у_]=z₂; у₂ = z₃; у₃ = г₄; у₄ = z₅; у₅ = z₇; у₆ = z₆.

6. Будується принципіальна схема модуля керування МКБ (рис. 9.5).



Рис. 9.5. Принципіальна схема МКБ для операції додавання

Відповідність між входами керування мікросхем МОБ і сигналами мікрооперацій наведено в табл. 9.2.

Таблиця 9.2

Входи	ІА	LB	ЛИ1	LC	Tи(J4)	Е2
Сигнали мікрооперацій	y1	y2	y3	y4	Y6	y5

Для побудови принципіальної схеми модуля МКБ (рис. 9.5) використані такі мікросхеми:

DD13, DD14 -- дві мікросхеми типу ТВ6, кожна з яких містить по два JK-тригери (пам'ять автомата Мура);

DD15 -- дешифратор типу ИД7. Використовується для виділення станів автомата;

DD16, DD17.1 -- дві мікросхеми типу ЛН1, кожна з яких містить шість інверторів;

DD18 -- мікросхему типу ЛИ1, яка містить чотири кон'юнктори;

DD19, DD20 -- дві мікросхеми типу ЛЛ1.

Для побудови принципіальної схеми модуля МКБ (рис. 9.5) використані такі мікросхеми:

DD13, DD11 -- дві мікросхеми типу ТВ6, кожна з яких містить по два JK-тригери (пам'ять автомата Мура);

DD15 -- дешифратор типу ИД7. Використовується для виділення станів автомата;

DD16, DD17.1 -- дві мікросхеми типу ЛН1, кожна з яких містить шість інверторів;

DD18 -- мікросхему типу ЛИ1, яка містить чотири кон'юнктори;

DD19, DD20 -- дві мікросхеми типу ЛЛ1.

Таблиця 9.3
Позиції	Найменування мікросхеми	Кількість
DD1.DD2	КР1533ИР35	2
DD3,DD4,DD19,DD20	КР1533ЛЛ1	4
DD5-DD8,DD18	КР1533ЛИ1	5
DD19	КР1533ЛП5	1
DD10	КР1533ИР22	1
DD11,DD12	КР1533ИМ6	2
DD13,DD14	КР1533ТВ6	2
DD15	КР1533ИД7	1
DD16,DD17	КР1533ЛН1	2

Перелік мікросхем, використаних для побудови АЛП, що реалізує операцію додавання, наведено в табл. 9.3.

Характеристики АЛП

Мікросхеми ТТЛШ серії КР1533, які використано для побудови АЛП, що реалізує операцію додавання, споживають таку потужність:

Р_ирз5 = 122 мВт; Р_ИР12 = 100 мВт; Р_ИМ6 (тип F, серія КР1531) = 180 мВт;

Р_ИД7 ^{= 50} мВт; Р_ТВ6 = 22,5 мВт; Р_ЛП5 = 30 мВт;

Р_лн1 = 13 мВт; Р_ЛЛ1 = 22,5 мВт; Р_ЛИ1 = 16 мВт.

Потужність, яку споживає даний АЛП, розраховується додаванням потужностей всіх мікросхем:

(2-122 + 100 + 2-180 + 50 + 2-22,5 + ЗО + 2-13 + 4-22,5 + 5-16)10 ³ = 1,125 Вт.

Мікросхема КР1531ИМ6 реалізує додавання двох чотирирозрядних операндів =15 нс.

Враховуючи затримки сигналів, що подаються на входи суматора, рекомендується обирати тривалість машинного такту T_c =2-t_sm2 =60не. При цьому швидкодія АЛП, виражена кількістю операцій додавання за секунду типу "регістр-регістр", становитиме Р = 1/Т_с =16 млн оп/с.

23

Список використаної літератури

1. «Комп'ютерна схемотехніка», М.П. Бабич, І.А. Жуков, 2004р

2. «Проектування систем керування на ОМК», Б.В. Дурняк, О.В. Тимченко, І.Т. Стрепко, Київ, 1998

3. «Основи технічної електроніки», В.І. Бойко, А.М. Гуржій, 2008р

4. «Промислова електроніка та мікросхемотехніка: теорія і практикум», Колонтаєвський Ю.П. і ін. 2003.

5. «Вишивання крестиком», ВишиванкиРУ, 2009р

6. «Мікросхеми пам'яті і їх застосування». Лєбєдєв О.Н. 1990р.

7. «Мікропроцесори і мікро-ЕОМ в системах автоматичного керування: Довідник.» Хвощ С.Т. 1987р

8. «Мікропроцесорна техніка: Підручник», Якименко

Размещено на www.allbest.ru