Синтез операционных автоматов
Построим содержательные графы выполнения трёх команд языка Ассемблера. Команда умножения двоичных чисел без знака mul. Команда преобразования типов cwde. Логическая команда xor. Синтез канонического автомата. Синтез М-автомата. Управляющие сигналы.
| Рубрика | Программирование, компьютеры и кибернетика |
| Вид | реферат |
| Язык | русский |
| Дата добавления | 18.11.2004 |
| Размер файла | 35,7 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Министерство образования Российской Федерации
Саратовский государственный технический университет
Синтез операционных автоматов
лабораторная работа по курсу “Организация ЭВМ и систем”
Выполнил: студент группы ***
***
Проверил: преподаватель кафедры ***
***
Саратов
Построим содержательные графы выполнения трёх команд языка Ассемблера:
1. Команда умножения двоичных чисел без знака mul:
2. Команда преобразования типов cwde:
3. Логическая команда xor:
Синтез канонического автомата
Входные и выходные слова:
|
Тип слова |
Слово |
Комментарий |
|
|
Входное/выходное |
A [0:31] |
Первый операнд\результат операции |
|
|
Входное/выходное |
B [0:63] |
Второй операнд\результат операции |
|
|
Выходное |
С [26] |
Ограничение счётчика числом 32 |
|
|
Выходное |
B [63] |
Разряд, анализируемый мультиплексором |
|
|
Выходное |
П [0] |
Перенос из старшего разряда младшего слова |
|
|
Выходное |
ПП [0] |
Признак переполнения младшего слова |
|
|
Выходное |
A [0] |
Старший разряд первого операнда |
|
|
Выходное |
B [0] |
Старший разряд второго операнда |
Логические условия:
|
Обозначение |
Условие |
Комментарий |
|
|
X1 |
C [26] |
Ограничение счётчика числом 32 |
|
|
X2 |
B [63] |
Разряд, анализируемый мультиплексором |
|
|
X3 |
П [0] |
Перенос из старшего разряда младшего слова |
|
|
X4 |
ПП [0] |
Признак переполнения младшего слова |
|
|
X5 |
A [0] |
Анализ старшего разряда первого операнда |
|
|
X6 |
B [0] |
Анализ старшего разряда второго операнда |
Микрооперации:
|
Обозначение |
Микрооперация |
|
|
Y1 |
C [0:31]:=000…0 |
|
|
Y2 |
C [0:31]:=C [0:31] + 1 |
|
|
Y3 |
B [33:63]:=B [32:62] |
|
|
Y4 |
B [1:32]:=B [0:31] + 000…0 |
|
|
Y5 |
B [1:32]:=B [0:31] + A [0:31] |
|
|
Y6 |
П [0]:=1 |
|
|
Y7 |
ПП [0]:=1 |
|
|
Y8 |
B [0:15]:=111…1 |
|
|
Y9 |
B [0:15]:=000…0 |
|
|
Y10 |
A [0]:=1 |
|
|
Y11 |
A [0]:=0 |
|
|
Y12 |
A [0:31]:=A [1:31].A [0] |
|
|
Y13 |
B [0:31]:=B [1:31].B [0] |
Построим логическую схему канонического автомата:
Синтез М-автомата
Распределение регистров по шинам A1 и A2: A1 (C, B, ПП) и A2 (A).
Операторы, реализуемые М-автоматом:
|
Ym |
Микрооперации |
A1=Si |
A2=Sj |
Z=(A1,A2) |
Sk=Z |
|
|
Y1 |
C [0:31]:=000…0 |
A1=C |
Z [0:31]:=000…0 |
C [0:31]:=Z [0:31] |
||
|
Y2 |
C [0:31]:=C [0:31] + 1 |
A1=C |
Z [0:31]:=A1 [0:31] + 1 |
C [0:31]:=Z [0:31] |
||
|
Y3 |
B [33:63]:=B [32:62] |
A1=B |
Z [33:63]:=A1 [32:62] |
B [33:63]:=Z [33:63] |
||
|
Y4 |
B [1:32]:=B [0:31] + 000…0 |
A1=B |
Z [1:32]:=A1 [0:31] + 000…0 |
B [1:32]:=Z [1:32] |
||
|
Y5 |
B [1:32]:=B [0:31] + A [0:31] |
A1=B |
A2=A |
Z [1:32]:=A1 [0:31] + A2 [0:31] |
B [1:32]:=Z [1:32] |
|
|
Y7 |
ПП [0]:=1 |
A1=ПП |
Z [0]:=1 |
ПП [0]:=Z [0] |
||
|
Y8 |
B [0:15]:=111…1 |
A1=B |
Z [0:15]:=111…1 |
B [0:15]:=Z [0:15] |
||
|
Y9 |
B [0:15]:=000…0 |
A1=B |
Z [0:15]:=000…0 |
B [0:15]:=Z [0:15] |
||
|
Y10 |
A [0]:=1 |
A2=A |
Z [0]:=1 |
A [0]:=Z [0] |
||
|
Y11 |
A [0]:=0 |
A2=A |
Z [0]:=0 |
A [0]:= Z [0] |
||
|
Y12 |
A [0:31]:=A [1:31].A [0] |
A2=A |
Z [0:31]:=A2 [1:31].A2 [0] |
A [0:31]:= Z [0:31] |
||
|
Y13 |
B [0:31]:=B [1:31].B [0] |
A1=B |
Z [0:31]:=A1 [1:31].A1 [0] |
B [0:31]:= Z [0:31] |
Управляющие сигналы и микрооперации:
|
Выборка операндов |
Преобразование слов |
Загрузка результата |
||||||
|
ai |
A1=Si |
bj |
A2=Sj |
m |
Z=m(A1,A2) |
dk |
Sk=Z |
|
|
a1 |
A1=C |
b1 |
A2=A |
1 |
Z [0:31]:=000…0 |
d1 |
C [0:31]:=Z [0:31] |
|
|
a2 |
A1=B |
2 |
Z [0:31]:=A1 [0:31] + 1 |
d2 |
B [33:63]:=Z[33:63] |
|||
|
a3 |
A1=ПП |
3 |
Z [33:63]:=A1 [32:62] |
d3 |
B [1:32]:=Z [1:32] |
|||
|
4 |
Z [1:32]:=A1 [0:31] + 000…0 |
d4 |
ПП [0]:=Z [0] |
|||||
|
5 |
Z [1:32]:=A1 [0:31] + A2 [0:31] |
d5 |
B [0:15]:=Z [0:15] |
|||||
|
6 |
Z [0]:=1 |
d6 |
A [0]:=Z [0] |
|||||
|
7 |
Z [0:15]:=111…1 |
d7 |
A [0:31]:= Z [0:31] |
|||||
|
8 |
Z [0:15]:=000…0 |
d8 |
B [0:31]:= Z [0:31] |
|||||
|
9 |
Z [0]:=0 |
|||||||
|
10 |
Z [0:31]:=A2 [1:31].A2 [0] |
|||||||
|
11 |
Z [0:31]:=A1 [1:31].A1 [0] |
Обобщённый оператор: Z = A3 + A4, где:
000…0; 1, 8
A1 [0:31]; 2, 4, 5
A1 [32:62]; 3
1[0]; 6
111…1; 7
0 [0]; 9
A2 [1:31].A2 [0]; 10
A1 [1:31].A1 [0]; 11
000…0; 1, 3, 4, 6, 7, 8, 9, 10, 11
1 [31]; 2
A2 [0:31]; 5
Кодирование микроопераций наборами управляющих сигналов:
|
Y1 |
a1 |
- |
1 |
d1 |
|
|
Y2 |
a1 |
- |
2 |
d1 |
|
|
Y3 |
a2 |
- |
3 |
d2 |
|
|
Y4 |
a2 |
- |
4 |
d3 |
|
|
Y5 |
a2 |
b1 |
5 |
d3 |
|
|
Y7 |
a3 |
- |
6 |
d4 |
|
|
Y8 |
a2 |
- |
7 |
d5 |
|
|
Y9 |
a2 |
- |
8 |
d5 |
|
|
Y10 |
- |
b1 |
6 |
d6 |
|
|
Y11 |
- |
b1 |
9 |
d6 |
|
|
Y12 |
- |
b1 |
10 |
d7 |
|
|
Y13 |
a2 |
- |
11 |
d8 |
Структурная схема М-автомата:
Подобные документы
Функциональная организация процессора. Сложение с нормализацией, синтез операций, выборка команды. Описание структурной схемы процессора. Синтез управляющего автомата, разметка граф схемы. Разбиение микроопераций по полям и кодирование логических условий.
курсовая работа [91,8 K], добавлен 24.09.2010Типы команд, синтаксис ассемблера и код операции, по которому транслируется команда. Команды вычисления и непосредственной пересылки данных между регистрами. Поле для определения операции вычисления. Управление последовательностью выполнения программы.
реферат [29,1 K], добавлен 13.11.2009Понятие автомата как дискретного преобразователя информации, особенности его состояний. Синтез конечных автоматов, их задания и структурных анализ. Построение синтеза функций возбуждения элементарных автоматов. Комбинационный синтез конечных автоматов.
курсовая работа [336,4 K], добавлен 01.06.2014Алгоритм умножения двоичных чисел. Выбор и описание структурной схемы операционного автомата. Реализация содержательной граф-схемы алгоритма. Построение отмеченной граф-схемы и структурной таблицы переходов и выходов. Правила кодирования на D-триггерах.
курсовая работа [273,2 K], добавлен 01.04.2013Определение функций выходных сигналов и сигналов возбуждения. Построение функциональной схемы управляющего автомата. Способы выполнения операции умножения с фиксированной и с плавающей запятой. Получение функциональной ГСА. Кодирование состояния автомата.
курсовая работа [60,9 K], добавлен 15.02.2011Синтез автомата для преобразования двоично-десятичного кода. Кодировка алфавитов и состояний. Построение булевых функций, минимизация. Разметка вход-выходных слов для автомата Мили и автомата Мура. Реализация на элементах малой степени интеграции.
контрольная работа [141,5 K], добавлен 14.10.2012Разработка функциональной схемы управляющего микропрограммного автомата. Построение графов автомата для модели Мили и Мура. Кодирование состояний для модели Мура на D-триггерах. Алгоритм умножения чисел в дополнительном коде с простой коррекцией.
курсовая работа [764,0 K], добавлен 27.08.2012Синтез комбінаційної схеми. Отримання вихідної БФ. Мінімізація БФ. Вибір базиса. Застосування факторного алгоритму. Синтез управляючого автомата Мура. Вибір вихідних даних для проектування. Розрахунок даних синтезу. Синтез управляючого автомата Мілі.
курсовая работа [271,5 K], добавлен 26.02.2009Общая структура и принцип функционирования синхронного управляющего автомата. Анализ граф схемы алгоритма управляющего автомата и детализация блока памяти. Структурный синтез логического преобразователя и разработка электрической функциональной схемы.
курсовая работа [222,6 K], добавлен 19.02.2013Принцип работы процессора (одномагистральная структура). Временные диаграммы, описывающие выполнение микроопераций для каждой команды. Структурная схема управляющего автомата на основе памяти с одним полем адреса. Описание процессора на языке Active VHDL.
курсовая работа [621,0 K], добавлен 24.09.2010
