Розробка схеми центрального процесора з модулем пам’яті ємністю 22 Кбайт

Размещено на http://www.allbest.ru/

Вступ

В даний час велике значення має один з напрямів мікропроцесорної техніки -- вбудовані мікроконтролери (embedded microcontrollers). Це однокристальні системи, орієнтовані на виконання, в першу чергу, функцій керування різними пристроями. Звідси й назва -- «мікроконтролери». Використовуються вони досить широко в різних сферах -- від сучасної побутової техніки (холодильники, пральні машини, кухонні комбайни та ін.) до найскладніших систем керування технологічними процесами і робототехнічними комплексами. Кількість мікроконтролерів, що випускаються на сьогодні, майже в 10 разів перевищує кількість традиційних МП.

Сучасний мікроконтролер є складною цифровою системою, розміщеною на кристалі, до складу якої входять 8-, 10- чи 32-розрядний процесор, внутрішня пам'ять програми (десятки кілобайтів), широкий набір інтерфейсних і периферійних пристроїв, зокрема портів вводу/виводу, таймерів, аналого-цифрових перетворювачів та ін.

За функціональними можливостями та технічними характеристиками мікроконтролери орієнтовані переважно на реалізацію керування різними приладами та пристроями, їх використовують як складові пристрої систем керування технологічними процесами, інформаційно-вимірювальних та контрольно-діагностичних систем. Широкі функціональні можливості, високі технічні параметри, відносно низька вартість контролерів задовольняють вимоги численних споживачів -- розробників різноманітної електронної апаратури. [4].

Для коротко строкового зберігання невеликих об'ємів кодованих слів зазвичай використовують регістри. При необхідності тривалого зберігання великих об'ємів інформації використовують запам'ятовуючі пристрої(ЗУ), виконані на спеціальних ІС. Використання ЗП, які використовують ІС, дозволяють максимально спростити апаратну частину електронних пристроїв.

По виконуваній функції ЗП поділяють на оперативні запам'ятовуючі пристрої (ОЗП) та статичні запам'ятовуючі пристрої (ПЗП).

До оперативних відносять ЗП, які використовуються для зберігання інформації , отриманої в результаті роботи пристрою, і забезпечують порівняння часу їх запису та зчитування. ОЗП відносять до енерго-залежної пам'яті.

ОЗП можуть бути виконані як статичними, так і динамічними. В статичних ОЗП записана інформація постійно зберігається в виділеному для неї місці і не руйнується під час читання. Руйнування інформації можливе лише при примусовому стиранню чи відключенні джерела живлення.

В динамічних ОЗП інформація постійно циркулює в масиві, відведеному для її зберігання. При цьому зчитування інформації супроводжується її руйнуванням. Для збереження інформації її потрібно перезаписувати знову.

Мікросхеми ПЗП за способом програмування, тобто занесення в них інформації, поділяють на три групи: одноразово програмовані виробником за способом заказаного фотошаблону (маски), маскові ПЗП (ПЗПМ, ROM); ПЗП одноразово програмовані користувачем шляхом перепалювання плавких перемичок на кристалі(ППЗП, PROM); багаторазово програмовані користувачем, репрограмовані ПЗП (РПЗП, EPROM).

Метою даного курсового проекту є проектування модулів оперативної та постійної пам'яті загальною ємністю 22 Кбайти на м/с КР537РУ2А та К573РФ2 і розробити схему центрального процесору на ОМК MCS-51 відповідно до типу пам'яті а також розробку програми на асемблері, яка виводить цифру 5 на знакосинтезуючий індикатор з засвіченням лінійки світло діодів в шаховій послідовності.

1 Аналіз технічного завдання

центральний процесор модуль пам'ять

Блок ЦП буде побудований на ОМК К1816ВЕ51, що не потребує підключення зовнішнього генератора тактових імпульсів. Мікросхема ОЗП КР537РУ2А має організацію 4К х 1, мікросхема ПЗП К573РФ2- 2К х 8. Тому приймається, що при побудові схеми пристрою модуль ОЗП буде складатися з трьох субмодулів по вісім мікросхем КР537РУ2А кожен і мати загальну ємність 12 Кбайт. Модуль ПЗП буде містити п'ять мікросхем К573РФ2 з загальною ємністю 10 Кбайт.

В якості буферів шини адреси використовуються багаторежимні буферні регістри КР580ИР82, буфера шини даних - шинний формувач КР580ВА86. Для побудови дешифратора пам'яті будуть використовуватися логічні елементи.

Структурна схема ЦП з модулем пам'яті 10 Кбайт наведена на рис 1.1.

Рисунок 1.1 - Структурна схема ЦП

2 Розробка схеми пристрою

2.1 Розробка модуля ОЗП

При розробці блоків ОЗП однією з типових є задача об'єднання мікросхем пам'яті в модуль. На рис. 2.1 приведений модуль ОЗП, ємністю 12 Кбайт, побудований на мікросхемах КР537РУ2А. Кожна мікросхема має однорозрядну організацію 4К х 1 біт. Для нарощування розрядності слів до байта об'єднують всім мікросхем DD12 - DD19 в субмодуль шляхом з'єднання однойменних виводів, окрім інформаційних. Аналогічно побудовано субмодуль DD20-DD27, DD28-DD35.

Для нарощування числа слів з'єднують всі однойменні виводи мікросхем субмодулів DD12-DD19, DD20-DD27, DD28-DD35, окрім виводів для сигналів вибору мікросхем CE. Ці виводи підключають до виходів пристрою вибору мікросхем пам'яті, призначення якого полягає у виборі субмодуля, що адресується старшими розрядами коду А15А14А13. За сигналом CЕ1 = 1 відкритий доступ до субмодуля DD12 - DD19, при CЕ2 = 1 - до субмодуля DD20-DD28, СЕ3=1 до субмодуля DD28-DD35. Таку організацію пам'яті називають сторінковою, а субмодуль - сторінкою.

Для вибору комірки пам'яті на адресні входи А0 - А11 субмодулів надходять 12-розрядні адреси. За сигналом WR/RE вибирається режим роботи субмодулів: при WR/RE = 0 - восьмирозрядні дані з ШД через входи DI надходять до мікросхем пам'яті (запис інформації); при WR/RE = 1 - інформація з субмодуля через виходи DO передається на ШД (зчитування інформації) [1].



Рисунок 2.1 - Модуль ОЗП ємністю12 Кбайт на ВІС КР531РУ2А



Рисунок 2.2 - Субмодуль ОЗП ємністю 4 Кбайт на ВІС КР531РУ2А

2.2 Побудова модуля ПЗП

На рис. 2.3 наведений субмодуль ПЗП ємністю 2 Кбайт, що складається з мікросхеми КР573РФ2 з організацією пам'яті 2Кх8. Виводи для сигналу вибору мікросхеми підключається до виходу дешифратора пам'яті, призначення якого полягає у виборі мікросхеми, що адресується старшими розрядами коду А15А14А13. При =0 відбувається звернення до мікросхеми.

На адресні входи ВІС надходять 11-розрядні сигнали з шини адреси (А0 - А10), що визначають комірку пам'яті, призначену для зчитування. За наявності на вході WR/RD сигналу =1 відбувається зчитування інформації, тобто її передача на восьмирозрядну ШД.

Рисунок 2.3 - Субмодуль ПЗП ємністю 2 Кбайт на ВІС КР573РФ2

2.3 Блок центрального процесора на К1816ВЕ51

Блок центрального процесора (рис. 2.4) містить ОМК К1816ВЕ51, два багаторежимних буферних регістри на ВІС К580ИР82, шинний формувач КР580ВА86.

Демультиплексування шин адреси/даних МК51 виконується за допомогою ІМС КР580ИР82, що виконує функції адресної клямки. Тому зображені в схемі два 8-бітових регістри КР580ИР82 забезпечують запам'ятовування 16 розрядів адреси. Також для демультиплексування шин використовується вихідний сигнал ALE мікроконтролера, який інформує пристрої, на якій з шин проводиться операція: при ALE=1 - на ША, при ALE=0 на ШД.

Рисунок 2.4 - Центральний процесор на ВІС К1816ВЕ51

В блоці ЦП ввoд - вивід організовано з відображенням на пам'ять, то на запам'ятовуючі та зовнішні пристрої подаються сигнали і .

Формування ШД забезпечується за допомогою ВІС КР580ВА86. Це двонапрямлений 8-розрядний шинний формувач з високою здатністю навантаження. Для дозволу виходу використовується два сигнали, один з яких видає К1816ВЕ51 (ALE). Якщо ALE=0 - це свідчить про те, що відбувається передача даних, а за сигналом, що надходить на вхід Т (сигнал мікроконтролера) визначається напрямок передачі інформації: при = 1 - передача з А в В, при = 0 - передача з В в А.

Для забезпечення роботи МК51 до його входів Х1 і Х2 під'єднується кварцовий резонатор ZQ1 [4].

2.4 Розробка дешифратора мікросхем пам'яті

Для вибору мікросхем пам'яті можна використати дешифратор, побудований на логічних елементах. Для адресації мікросхеми і субмодулів пам'яті використовуються п'ять старших адресних ліній, тобто вхідними сигналами пристрою вибору мікросхем будуть А15, А14, А13. В залежності від коду, що надходить на входи дешифратора, активним буде один з восьми виходів, кількість яких розраховується виходячи з мікросхем, що застосовуються в модулі пам'яті : три субмодулі ОЗП + п'ять мікросхем ПЗП.

Таблиця істинності дешифратора наведена в табл. 2.1.

Рівняння для кожного виходу за диз'юктивною нормальною формою мають вигляд:



Таблиця 2.1 - Таблиця істинності пристрою вибору мікросхем пам'яті

Вхідний код	№ виходу (у десятковій системі)
A13	A14	A15
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
1	1	0	6
1	1	1	7

Схема пристрою наведена на рис. 2.5.

2.5 Побудова ЦП з пам'яттю 22 Кбайт

Центральний процесор з модулем пам'яті 22 Кбайт складається з блоку ЦП, модуля ОЗП та модуля ПЗП . Схема містить МК К1816ВЕ51 (DD2), буферні регістри DD10, DD11 і шинний формувач DD11 для демультиплексування і буферизації шин, модуль ОЗП ємністю 12 Кбайт, що складається з трьох субмодулів DD12 - DD19, DD20 - DD27,DD28 - DD35, мікросхем ПЗП DD36,



Рисунок 2.5 - Схема дешифратора мікросхем пам'яті

DD37, DD38, DD39, DD40 ємністю 10 Кбайт та пристрою вибору мікросхем пам'яті (дешифратора) на DD1, DD3,DD4,DD5.

Для адресації ОЗП використовується 12 адресних ліній, для ПЗП - 11. Вибір необхідної мікросхеми пам'яті здійснюється за допомогою сигналів, що надходять на входи CE мікросхем пам'яті, які формує дешифратор пам'яті із розрядів адреси А15А14А13. Звернення здійснюється при наявності на відповідному виході дешифратора рівня логічної 1.

Регістри DD9, DD10 виконують функції буферів адресної шини. Буфери шин потрібні для підвищення їх навантажувальної здатності за струмом і ємністю.

Один з розрядів регістра DD10 використаний як буфер лінії сигналу , який керує високоімпедансним станом мікросхем пам'яті, іще один з розрядів регістра використаний для буферизації сигналу який керує виводом на мікросхемах ПЗП.

Запис інформації у регістр КР580ИР82 здійснюють за стробом, який подається на вхід STB, або за наявності на цьому вході постійного рівня логічної «1» (в схемі використовується сигнал ALE мікроконтролера). Зчитування інформації можливе за наявності на вході сигналу з рівнем логічного «0». При = 1 виходи набирають третього стану. Значення сигналу дозволу формує логічний елемент DD7 у разі надходження хоча б на один з їх входів сигналу з рівнем логічного «0».

З'єднання модулів ОЗП і ПЗП із шиною даних реалізовано на мікросхемі шинного формувача КР580ВА86 (DD11).

Напрямок передавання інформації залежить від сигналу , який подається на вхід Т: При 0 інформація передається з входів В на виходи А, при 1-- із входів А на виходи В. Отже, при = 0 інформація з виходів мікросхем пам'яті надходить у шину даних, при = 1 -- із шини даних на входи мікросхем ОЗП.

Високоімпедансним станом мікросхеми керують два сигнали: один з виходу логічного елементу DD7, другий - сигнал мікроконтролера ALE [5].



Рисунок 2.6 - ЦП з модулем пам'яті 22 Кбайт

3 Вибір елементної бази

3.1 Мікроконтролер К1816ВЕ51

Мікроконтролер К1816ВМ51 (МК51) виконаний на основі високорівневої n-МОН технології. Для роботи MK51 потрібне одне джерело електроживлення +5 В. Через чотири програмовані порти вводу/виводу MK51 взаємодіє із середовищем в стандарті ТТЛ-схем з трьома станами виходу. Корпус МК51 має два виводи для підключення кварцового резонатора, чотири виводи для сигналів, що керують режимом роботи МК, і вісім ліній порту 3, які можуть бути запрограмовані користувачем на виконання спеціалізованих (альтернативних) функцій обміну інформацією із середовищем.

Умовне позначення ВІС К1816ВЕ51 наведено на рис 3.1, структурна схема- на рис. 3.2.

Рисунок 3.1 - Мікросхема К1816ВЕ51

Размещено на http://www.allbest.ru/

Основою мікроконтролера є 8-ми бітовий арифметико-логічний пристрій (АЛП). Пам'ять МК логічно розділена: на пам'ять програм - ПП (внутрішню або зовнішню), що адресується 16-ти бітовим лічильником команд (ЛК) і пам'ять даних - внутрішню (Резидентна пам'ять даних - РПД) 128 (або 256) байт, а також зовнішню (Зовнішня пам'ять даних - ЗПД) до 64 Кбайт. Фізично пам'ять програм реалізована на ПЗП (доступна тільки по читанню), а пам'ять даних - на ОЗП (можливий запис і зчитування даних).

Прийом і видача зовнішніх сигналів здійснюється через 4 восьмибітові порти Р0…Р3. При зверненні до зовнішньої пам'яті програм (ЗПП) або пам'яті даних (ВЗПД) порти Р0 і Р2 використовуються як мультиплексована зовнішня шина адреси/даних. Лінії порту Р3 можуть виконувати також альтернативні функції (див. табл. 3.2).

16-ти бітовий регістр DPTR формує адресу ЗПД або базову адресу пам'яті програм в команді перетворення акумулятора. Регістр DPTR може також використовуватися як два незалежних 8-ми бітових регістра (DPL і DPH) для зберігання операндів.

8-ми бітовий внутрішній регістр команд (РК) приймає код виконуваної команди; цей код дешифрується схемою управління, яка генерує управляючі сигнали.

Звернення до регістрів спеціальних функцій - РСФ можливо тільки з використанням прямої байтової адресації в діапазоні адрес від 128 (80h) і більш.

Резидентна пам'ять даних (РПД) в перших моделях мікроконтролерів сімейства MCS-51 мала об'єм 128 байт. Молодші 32 байти є одночасно і регістрами загального призначення - РЗП (4 банки по 8 РЗП). Програма може звернутися до одного з 8-ми РЗП активного банку. Вибір активного банку РЗП здійснюється програмуванням двох біт в регістрі стану процесора - PSW. Перемикання банків РЗП спрощує виконання підпрограм і обробку переривань, оскільки не потрібно пересилати в стек вміст РЗП основної програми при виклику підпрограми.

Звернення до РПД можливе з використанням непрямої або прямої байтової адресації.

Акумулятор є джерелом операнда і місцем фіксації результату при виконанні арифметичних, логічних операцій і ряду операцій передачі даних. Крім того, тільки з використанням акумулятора можуть бути виконані операції зсуву, перевірка на нуль, формування прапора паритету і т.п.

8-бітовий покажчик стека (РПС) може адресувати будь-яку область РПД. Його вміст інкрементуєтся перш, ніж дані запам'ятають в стеку в ході виконання команд PUSH і CALL.

У складі засобів МК51 є регістрові пари з символічними іменами ТН0, TL0 і TH1, TL1, на основі яких функціонують два незалежні програмно-керованих 16-бітних таймери/лічильники подій.

Буфер послідовного порту. Регістр з символічним ім'ям SBUF є двома незалежними регістрами - буфером приймача і буфером передавача. Завантаження байта в SBUF негайно викликає початок процесу передачі через послідовний порт. Коли байт прочитується з SBUF, це означає, що його джерелом є приймач послідовного порту.

Регістри спеціальних функцій. Регістри з символічними іменами IP, IE, TMOD, TCON, SCON і PCON використовуються для фіксації і програмної зміни керуючих біт і біт стану схеми переривання, таймера/лічильника, приймача-передавач послідовного порту і для керування потужністю електроживлення МК51.

Пристрій керування і синхронізації. Кварцовий резонатор, що підключається до зовнішніх виводів Х1 і Х2 корпусу МК51, керує роботою внутрішнього генератора, який в свою чергу формує сигнали синхронізації.

Пристрій керування МК51 на основі сигналів синхронізації формує машинний цикл фіксованої тривалості, рівної 12 періодам резонатора [5].

Призначення виводів мікросхеми наведено в табл. 3.1.

Таблиця 3.1 - Призначення виводів МК51

№ вив.	Позначення	Призначення
1…8	Р1[0..7]	8-ми бітовий квазідвонаправлений порт вводу/виводу
9	RESET	Сигнал скидання (активний рівень - високий); Сигнал RST обнуляє: PC і більшість Регістрів Спеціальних Функцій (SFR), забороняючи всі переривання і роботу таймерів; вибирає Банк РЗП 0; записує в порти Р0_Р3 "всі одиниці", готуючи їх на введення; записує код 07H в покажчик стека (SP);
10…17	P3[0..7] P3[0] P3[1] P3[2] P3[3] P3[4] P3[5] P3[6] P3[7]	8-ми бітовий квазідвонаправлений порт вводу/виводу; після запису у відповідний розряд "1" - виконує додаткові (альтернативні) функції: Вхід послідовного порту - RxD; Вихід послідовного порту - TxD; Вхід зовнішнього переривання 0 - ; Вхід зовнішнього переривання 1 - ; Вхід таймера/лічильника 0 - Т0; Вхід таймера/лічильника 1 - Т1; Вихід строб. сигналу при записі у ЗПД - ; Вихід строб. сигналу при читанні з ВПД - ;
18, 19	X1, X2	Виводи для підключення кварцового резонатора або LC-контура;
20	VSS	Загальний вивод;
21...28	P2[0..7]	8-ми бітовий квазідвонаправлений порт вводу /виводу; або вихід адреси А[8 15] в режимі роботи із зовнішньою пам'яттю (ЗПП або ЗПД);
29	PSEN	Строб читання Зовнішньої Пам'яті Програм, видаєтся тільки при зверненні до зовнішнього ПЗП;
30	ALE	Строб адреси Зовнішньої пам'яті (ЗПП або ЗПД);
31	ЕА	Відключення РПП, рівень "0" на цьому вході переводить МК на вибірку команд тільки з ЗПП;
39…32	Р0[0..7]	8-ми бітовий двонаправлений порт ввода/ вивода; при зверненні до Зовнішньої Пам'яті видає адреси А[0 7] (які записуються в зовнішній регістр по сигналу ALE), а потім обмінюється байтом синхронно з сигналом (для команд) або , (для даних у ЗПД), при зверненні до Зовнішньої Пам'яті в регістр порту Р0 записуються всі одиниці, руйнуючи інформацію, що зберігається там;
40	Vcc	Вивод напруги живлення

3.2 Мікросхема КР537РУ2А

Мікросхема представляє собою статичний оперативний запам'ятовуючий пристрій з схемою управління ємністю 4Кбіт(4К*1). Має в собі 28582 інтегральних елементи. Корпус типу 4116.18-1, вага не більше 1.8г., Н09.18-1В, вага не більше 0,68 г., 2107.18-4, вага не більше 3г.

Рисунок 3.3 - Умовне графічне позначення КР537РУ2

Призначення виходів: 1,2,3,4,5,6,12,13,14,15,16,17 - адресні входи;

7 - інформаційний вихід D0; 8 - вхід сигналу запис/зчитування WE/RE;

10 - вхід сигналу дозволу СЕ; 11 - інформаційний вхід D1;

Таблиця 3.2 - Таблиця істинності ВІС КР537РУ2А

Вхід	D0	Робочий стан
СЕ	WE/RE	DI
1	X	X	Вихід закритий	Режим зберігання
0	0	0	Вихід закритий	Запис 0
0	0	1	Вихід закритий	Запис 1
0	1	X	0 або 1	зчитування

Загальними властивостями мікросхем серії КР537 є: єдина напруга живлення 5В, ТТЛ-рівні вхідних і вихідних сигналів, вихід із трьома станами, висока завадостійкість, допустима значна ємність навантаження (200 пФ і більше), невелике енергоспоживання, причому при збереженні майже на три порядки, ніж при звертанні, здатність зберігати записану інформацію у разі зниження напруги живлення до 2...3 В.

3.3 Мікросхема К573РФ2

Мікросхема К573РФ2 з ультрафіолетовим стиранням інформації, умовне позначення якої приведене на рис. 3.4, має ємність 2 кілобайти і допускає 100 циклів програмування. Є 4 модифікації цієї мікросхеми: РФ21, РФ22, РФ23, РФ24. Мікросхеми РФ21, РФ22 мають ємність 1К х 8 біт. На адресну лінію А10 для мікросхеми РФ21 подають логічний нуль, а для мікросхеми РФ22 - логічну одиницю. Мікросхеми РФ23, РФ24 мають ємність 2К х 4 біт. У цих мікросхемах використовуються всі адресні лінії. У мікросхемі РФ23 для введення-виведення даних використовують лінії 11, 13, 14, 16, а в мікросхемі РФ24 - лінії 10, 11, 13, 16.

Рисунок 3.4 - Умовне позначення мікросхеми К573РФ2

Напруга програмування 25В на мікросхему К573РФ2 і її модифікації подають постійним рівнем. Зчитування інформації з мікросхеми проводиться в асинхронному режимі доступу до накопичувача, при якому сигнали на входи CЕ і OE подаються рівнями. Вказані сигнали можна подавати і у формі імпульсів.

3.4 Мікросхема КР580ИР82

Мікросхема КР580ИР82 є восьмирозрядним буферним регістром, призначеним для вводу і виводу інформації зі стробуванням. Вона може використовуватись як в мікропроцесорних схемах, побудованих на мікросхемах серії КР580, так і в інших обчислювальних системах і пристроях дискретної автоматики. Умовне позначення мікросхеми наведено на рис. 3.5, а структурна схема наведена на рис. 3.5.

Кожна мікросхема має вісім тригерів D-типу і вісім вихідних буферів, що мають на виході стан «Вимкнено». Керування передачею інформації здійснюється за допомогою сигналу STB «Строб».

При надходженні на вхід STB сигналу високого рівня здійснюється нетактована передача інформації від входу DI до виходу DO. При подачі на вхід STB сигналу низького рівня мікросхема зберігає інформацію попереднього такту; при подачі на вхід STB позитивного перепаду імпульсу відбувається «замикання» вхідної інформації. Вихідні буфери мікросхеми КР580ИР82 керуються сигналом ОЕ «Дозвіл виходу». При надходженні на вхід ОЕ сигналу високого рівня вихідні буфери переводяться в стан «Вимкнено». Призначення виводів мікросхеми КР580ИР82 наведено в табл. 3.3 [2].



Рисунок 3.5 - Умовне графічне позначення мікросхеми КР580ИР82

Рисунок 3.6 - Структурна схема КР580ИР82

Таблиця 3.3 - Призначення виводів КР580ИР82

Номер виводу	Позначення	Призначення
1 - 8 9 10 11 19 - 12 20	DI0 - DI7 OE GND STB DO0 - DO7 UCC	Входи регістра Дозвіл виходу Загальний Строб Виходи регістра +5В

3.5 Мікросхема КР580ВА86

Мікросхема КР580ВА86 (рис. 3.7) - це двонапрямлений 8-розрядний шинний формувач з високою здатністю навантаження, дозволяє здійснити зв'язок мікропроцесора з периферійними пристроями введення/виведення інформації.

Рисунок 3.7 - Шинний формувач К580ВА86

Режим роботи мікросхеми КР580ВА86 визначається управляючими сигналами ОЕ - дозвіл виходу, і Т - напрямок передачі. Режими роботи мікросхеми наведено в табл. 3.4.

Таблиця 3.4 - Режими роботи ВІС КР580ВА86

Значення керуючих сигналів	Напрямок передачі інформації
	Т
0	0	Від сторони В до сторони А
0	1	Від сторони А до сторони В
1	Х	Передача відсутня

На рис. 3.8 наведена структурна схема КР580ВА86 [6].

Рисунок 3.8 - Структурна схема КР580ВА86

3.6 Мікросхеми серії К531

У схемі центрального процесора з модулем пам'яті 22 Кбайт використовуються наступні мікросхеми серії К531, побудовані на елементах ТТЛ:

- 1 Мікросхема К531ЛН1 (містить 6 логічних елементів НІ);

- 2 Мікросхема К531ЛИ3 (містить 3 логічні елементи 3І);

- 3 Мікросхема К531ЛА4 (3 логічні елемента 3І - НІ);

- 4 Мікросхема К531ЛЛ1 (4 елемента 2 АБО);

- 5 Мікросхема К531ЛА2 (1 логічний елемент 8 І-НЕ);

Умовні графічні позначення представлені на рис.3.9 [3].



Рисунок 3.9 - Умовне позначення мікросхем серіїї К531:

а) К531ЛН1, б) К531ЛИ3, в) К531ЛА4, г) К531ЛЛ1, д) К531ЛА2

4 Розробка програми

4.1 Мова програмування МК51

Мова асемблер відноситься до групи машинно-орієнтованих мов. Інакше кажучи, кожному типу мікропроцесорів або мікроконтролерів відповідає своя асемблерна мова.

Оператором мови асемблера мікроконтролера К1816ВМ51 (мови АСМ51) є рядок початкового тексту мікроконтролерної програми (МК-програми), що має наступний формат: мітка, команда/директива, коментар.

Поле команда/ директива є головним полем рядка і складається з поля операція і поля операнди, розділених пропуском.

Поле операція містить мнемонічне позначення команди або директиви асемблера, яке є скороченням (абревіатурою) повного англійського найменування виконуваної дії.

Поле операнди залежить від поля операція і може вказувати групу розділених комою операндів, або може бути виключено взагалі.

Операнди асемблерних команд визначають тип використовуваних даних (біти, байт, 2-байтове слово), спосіб адресації цих даних і адреси переходів у області пам'яті програм мікроконтролера. Розрізняють наступні способи адресації даних: регістровий, прямий, непрямий регістровий і безпосередній.

Регістрова адресація забезпечує звернення до байтового вмісту регістрів А, B або регістрів R0-R7 вибраного банку, до 2-байтового вмісту регістра DPTR і до бітового вмісту прапорця переносу С, при цьому як операнди використовуються прийняті імена перерахованих програмно доступних елементів, а також символічні імена (тільки для регістрів R0-R7), що визначаються користувачем.

Пряма адресація застосовується для звернення до байтового вмісту 128-ми елементів резидентної пам'яті даних або 21-го регістра спеціальних функцій, а також до бітового вмісту 16-ти комірок резидентної пам'яті (РПД) або 11-ти регістрів спеціальних функцій (РСФ), що дозволяють побітове звернення. При прямій адресації даних в полі операнди вказується пряма адреса використовуваних комірок РПД, регістра спеціальних функцій або біта. Ця адреса може бути задана числом, символічним ім'ям, виразом, ім'ям (тільки для РСФ і бітів РСФ). Крім того, ім'я біта РСФ може бути представлене структурою вигляду: ім'я РСФ.номер біта. Наприклад, ім'я п'ятого біта регістра TCON можна записати як TCON.5, ім'я другого біта акумулятора - як A.2 і т.д.

За допомогою непрямої-регістрової адресації забезпечується звернення до байтового вмісту 128-ми комірок РПД, при цьому адреса використовуваної комірки визначається вмістом покажчика стека SP або одного з регістрів R0, R1 вибраного банку. Непряма регістрова адресація використовується також для звернення до зовнішньої пам'яті даних. В цьому випадку регістром-покажчиком може бути 16-розрядний покажчик даних DPTR або один із згаданих вище регістрів R0, R1. Для роботи із даними, "зашитими" у вигляді констант в пам'ять програм мікроконтролера, застосовується непряма регістрова адресація по сумі: базовий регістр (вміст DPTR або програмного лічильника PC) плюс індексний регістр (вміст акумулятора А). Будь-яка така константа може бути вибрана за адресою, яка обчислюється додаванням вмісту DPTR (PC) із вмістом А. Операнд, що визначає непряму регістрову адресацію даних, задається ім'ям регістра-покажчика або символічним ім'ям (тільки для R0 і R1) із обов'язковим префіксом @.

При безпосередній адресації дані, призначені для обробки, безпосередньо указуються в полі операнди і можуть бути представлені в ньому числом, символічним ім'ям або виразом із обов'язковим префіксом #.

Аналогічним чином (за винятком префікса #) представляється операнд, що визначає адресу переходу в пам'яті програм мікроконтролера.

Символічні імена, що є операндами команд або директив, повинні бути обов'язково визначені за допомогою відповідних директив (EQU, VAR або REG) мови АСМ51. Крім того, символічне ім'я адреси в пам'яті програм може бути визначене використанням цього імені в полі мітка одного з рядків початкового тексту МК-програми. Вираз, що використовується в полі операнди, обчислюється при трансляції вихідної МК-програми і є сукупністю символічних імен і (або) чисел (у форматі 2-байтових слів), що містять наступні основні оператори:

.XOR. - виключаюче АБО (перший рівень пріоритету);

.OR. - АБО (перший рівень пріоритету);

.AND. - І (другий рівень пріоритету);

"+" - додавання (третій рівень пріоритету);

"-" - віднімання (третій рівень пріоритету);

"" - множення (четвертий рівень пріоритету);

"/" - ділення (четвертий рівень пріоритету);

"" - зведення в ступінь (п'ятий рівень пріоритету);

.NOT. - заперечення (шостий рівень пріоритету);

"<" (">") - виділення молодшого (старшого) байта 2-байтового слова (шостий рівень пріоритету).

Оператор із вищим рівнем пріоритету виконується в першу чергу. Якщо у виразі присутні оператори із однаковим рівнем пріоритету, то обчислення виконується зліва направо. Щоб змінити вказаний порядок виконання розрахунків допускається використовування дужок.

Поле мітка не є обов'язковим, відділяється від поля команда/ директива пропуском і може містити символічне ім'я безпосередніх даних, одного з регістрів R0-R7, прямої адреси, макророзширення або адреси переходу в пам'яті програм. Якщо мітка закінчується двокрапкою, то вона може бути розташована в будь-якому місці рядка, інакше мітка повинна починатися на початку рядка.

Поле коментар містить пояснення різного характеру - може пояснювати застосування тієї або іншої команди або директиви, містити опис алгоритму ділянки або МК-програми в цілому і ін. Це поле не є обов'язковим і при використанні повинне починатися символом “ ; ”.

МК51 використовує одно-, дво- та три байтові команди. Майже половина команд виконується за 1 машинний цикл (МЦ). При частоті кварцового генератора 12 МГц час виконання такої команди - 1 мкс. Решта команд виконується за 2 машинні цикли, тобто за 2мкс. Тільки команди множення (MUL) і ділення (DIV) виконуються за 4 машинні цикли [5].

4.2 Складання програми на асемблері

Для складання програми, програми, що виводить на знакосинтезуючий індикатор цифру 5 з засвічуванням лінійки світло діодів в шаховій послідовності, була використана мова програмування асемблер для МК51. Блок - схема програми наведена на рис. 4.1.

Програма на асемблері має вигляд:

Org 0		;Встановлення значення лічильника команд
Con:		;встановлення мітки
	MOV A,#01010101B	;засвічення лінійки світлодіодів
	MOVDPTR,#0A006H
	MOVX @DPTR, A
	MOV DPTR,#8002H	;засвічення останнього стовпчика ;знакосинтезуючого індикатора
	MOV A, #0110000B
	MOVX @DPTR, A
	MOV DPTR,#8000H
	MOV A, #00001B
	MOVX @DPTR, A



Рисунок 4.1 - Блок - схема програми

	CALL ZATR	;виклик підпрограми затримки
	MOV DPTR,#8002H	;засвічення 2,3 та 4 стовпчика ;знакосинтезуючого індикатора
	MOV A, #0110110B
	MOVX @DPTR, A
	MOV DPTR, #8000H
	MOV A, #01110B
	MOVX @DPTR, A
	CALL ZATR	;виклик підпрограми затримки
	MOV DPTR, #8002H	;засвічення першого стовпчика ;знакосинтезуючого індикатора
	MOV A, #0000110B
	MOVX @DPTR, A
	MOV DPTR, #8000H
	MOV A, #10000B
	MOVX @DPTR, A
	CALL ZATR	;виклик підпрограми затримки
JMP CON		;перехід до мітки con
	ZATR: MOV R1,#0FFH	;опис підпрограми затримки
	MOV R2,#0FFH
	C4: DJNZ R2,C4
	RET
	END	;кінець

4.3 Програма в машинних кодах

Програма в машинних кодах має вигляд:

0000		Org 0
0000		Con:
0000	7455		MOV A,#01010101B
0002	90A006		MOVDPTR,#0A006H
0005	F0		MOVX @DPTR, A
0006	908002		MOV DPTR,#8002H
0009	7430		MOV A, #0110000B
000B	F0		MOVX @DPTR, A
000C	908000		MOV DPTR,#8000H
000F	7401		MOV A, #00001B
0011	F0		MOVX @DPTR, A
0012	120035		CALL ZATR
0015	908002		MOV DPTR,#8002H
0018	7436		MOV A, #0110110B
001A	F0		MOVX @DPTR, A
001B	908000		MOV DPTR, #8000H
001E	740E		MOV A, #01110B
0020	F0		MOVX @DPTR, A
0021	120035		CALL ZATR
0024	908002		MOV DPTR, #8002H
0027	7406		MOV A, #0000110B
0029	F0		MOVX @DPTR, A
002A	908000		MOV DPTR, #8000H
002D	7410		MOV A, #10000B
002F	F0		MOVX @DPTR, A
0030	120035		CALL ZATR
0033	80CB	JMP CON
0035	79FF		ZATR: MOV R1,#0FFH
0037	7AFF		MOV R2,#0FFH
0039	DAFE		C4: DJNZ R2,C4
003B	22		RET
			END

Висновки

В ході даного курсового проекту була розроблена схема ЦП з модулем пам'яті ємністю 22 Кбайт. Вона складається з мікроконтролера на ВІС К1816ВЕ51, блоку ОЗП на ВІС КР537РУ2A, блоку ПЗП на ВІС К573РФ2, двох восьмирозрядних буферних регістрів на ВІС КР580ИР82, шинного формувача КР580ВА86 та пристрою вибору мікросхем пам'яті на логічних елементах.

Для кращого розуміння роботи схеми були розглянуті будова та робота блока ЦП, модулів ОЗП та ПЗП, побудований пристрій вибору мікросхем пам'яті на логічних елементах, а також наведені внутрішня структура та призначення виводів ВІС, що застосовуються в схемі.

Також була розроблена програма, яка виводить на знакосинтезуючий індикатор цифру 5 з засвічуванням лінійки світлодіодів в шаховому порядку.

На створення ЦП з модулем пам'яті було використано 40 мікросхем, з них 9 - логічні елементи, 24 - ОЗП, 5 - ПЗП, два буферних регістри, один шинний формувач та мікроконтролер.

Література

1 Микросхемы памяти. ЦАП и АЦП: Справочник - 2-е изд., стереотип / О.Н. Лебедев, А-Й.К. Марцинкявичюс и др. - М.: КУбК-а, 1996. - 348с.

2 Микропроцессоры. В 3-х кн. Кн. 1. Архитектура и проектирование микро-ЭВМ. Организация вычислительных процессов. / Под ред. Л.Н. Переснухина. - М.: Высшая школа, 1986. - 234с.

3 Перельман Б.Л., Шевелев В.И. Отечественные микросхемы и зарубежные аналоги: Справочник. - М.: НТЦ Микротех, 1998. - 376с.

4 Сташин В.В. и др. Проектирование цифровых устройств на однокристальных микроконтроллерах. - М.: Энерогатомиздат, 1990. - 194с.

5 Схемотехніка електронних систем. У 3-х кн. Кн. 3. Мікропроцесори та мікроконтролери: Підручник / В.І. Бойко, А.М. Гуржій, В.Я. Жуйков та ін. - К.: Вища школа, 2004. - 399 c.

6 Якубовский С.В., Ниссельсон Л.И. Цифровые и аналоговые интегральные микросхемы: Справочник. - М.: Радио и связь, 1990, - 496c.

Размещено на Allbest.ru