Разработка аналогово-цифровых преобразователей

а)

Размещено на http://www.allbest.ru/

б)

Размещено на http://www.allbest.ru/

Рис. 3.5 Схемы интеграторов а) с ОУ, б) с пассивной RC-цепью

На рис. 3.6. показаны АЧХ интегратора с ОУ, и АЧХ пассивной интегрирующей RС-цепочки.

Размещено на http://www.allbest.ru/

Рис. 3.6 АЧХ интеграторов

Как видно из рис. 3.6, область интегрирования интегратора с ОУ значительно шире области интегрирования простейшей RC-цепочки, в силу этого интегратор был разработан на ОУ с большим коэффициентом усиления. Схема интегратора представлена на рис. 3.7.

Размещено на http://www.allbest.ru/

Рис. 3.7 Схема интегратора

В представленной на рис. 3.7. схеме решен один недостаток интеграторов, строящихся по схеме на рис. 3.5.а, связанный с тем, что выходное напряжение имеет тенденция к дрейфу, обусловленному сдвигами ОУ и током смещения (обратной связи по постоянному току). Входной резистор обладает сопротивлением 2.5кОм, а к конденсатору подключен резистор с сопротивлением 250кОм, который обеспечивает стабильное смещение за счет обратной связи по постоянному току[5]. Однако, такое подключение ведет к ослаблению интегрирующих свойств на очень низкой частоте: . ЛАЧХ спроектированного и идеального интегратора, используемого в модели сигма-дельта модулятора, приведена на рис. 3.8.

Размещено на http://www.allbest.ru/

Рис. 3.8 ЛАЧХ реального и идеального интеграторов

Из рисунка видно, что ЛАЧХ реального интегратора находиться ниже идеального, а значит он обладает меньшим коэффициентом интегрирования, что несомненно скажется на работе модулятора.

Символ интегратора приведен на рис. 3.9.

Размещено на http://www.allbest.ru/

Рис. 3.9 Символ интегратора

3.1.3 Компаратор

Компаратор - это сравнивающее устройство. Аналоговый компаратор предназначен для сравнения непрерывно изменяющихся сигналов. Входные аналоговые сигналы компаратора суть U_вх - анализируемый сигнал и U_оп - опорный сигнал сравнения, а выходной U_вых - дискретный или логический сигнал, содержащий 1 бит информации:

Выходной сигнал компаратора почти всегда действует на входы логических цепей и потому согласуется по уровню и мощности с их входами. Таким образом, компаратор - это элемент перехода от аналоговых к цифровым сигналам, поэтому его иногда называют однобитным аналого-цифровым преобразователем[6].

Неопределенность состояния выхода компаратора при нулевой разности входных сигналов нет необходимости уточнять, так как реальный компаратор всегда имеет либо конечный коэффициент усиления (рис. 3.10.а), либо петлю гистерезиса (рис. 3.10.б).

а)

Размещено на http://www.allbest.ru/

б)

Размещено на http://www.allbest.ru/

Рис. 3.10 Переходные характеристики компараторов

Размещено на http://www.allbest.ru/

Рис. 3.11 Процессы переключения компараторов

Чтобы выходной сигнал компаратора изменился на конечную величину при бесконечно малом изменении входного сигнала, компаратор должен иметь бесконечно большой коэффициент усиления (эпюра 1 на рис. 3.11) при полном отсутствии шумов во входном сигнале. Такую характеристику можно имитировать двумя способами - или просто использовать усилитель с очень большим коэффициентом усиления, или ввести положительную обратную связь[6].

Рассмотрим первый путь. Как бы велико усиление не было, при U_вх близком к нулю характеристика будет иметь вид рис. 3.10.а. Это приведет к двум неприятным последствиям. Прежде всего, при очень медленном изменении U_вх выходной сигнал также будет изменяться замедленно, что плохо отразится на работе последующих логических схем (эпюра 2 на рис. 3.11.). Еще хуже то, что при таком медленном изменении U_вх около нуля выход компаратора может многократно с большой частотой менять свое состояние под действием помех (так называемый "дребезг", эпюра 3). Это приведет к ложным срабатываниям в логических элементах и к огромным динамическим потерям в силовых ключах. Для устранения этого явления обычно вводят положительную обратную связь, которая обеспечивает переходной характеристике компаратора гистерезис (рис. 3.10.б). Наличие гистерезиса хотя и вызывает некоторую задержку в переключении компаратора (эпюра 4 на рис. 3.11.), но существенно уменьшает или даже устраняет дребезг U_вых.

Сигма-дельта модулятор не предъявляет серьезных требований к компаратору. Компаратор можно выполнять без петли гистерезиса, однако необходимо позаботиться о скорости переключения, для чего ОУ, на котором строиться компаратор необходимо сделать быстродействующим и обладать достаточно высоким коэффициентом усиления.

Для компаратора был спроектирован следующий ОУ.

Размещено на http://www.allbest.ru/

Рис. 3.12 Схема ОУ для компаратора

Размещено на http://www.allbest.ru/

Рис. 3.13 ЛАЧХ разработанного ОУ

Из рис. 3.13. нетрудно найти коэффициент усиления ОУ - это , что соответствует примерно 4500, это легко посчитать, зная определение децибела:

, откуда

Схема компаратора приведена на рис. 3.14. Выход ОУ подается на n- и p-транзисторы, формирующие выходные уровни логических нуля и единицы.

Размещено на http://www.allbest.ru/

Рис. 3.14 Схема компаратора на ОУ

Размещено на http://www.allbest.ru/

Рис. 3.15 Моделирование компаратора

Компаратор был отмоделирован на входном синусоидальном сигнале, который сравнивался с нулевым потенциалом, Из рис. 3.15. видно, что задержка переключения компаратора составляет 2.4нс (это delta, она определяется разностью между линиями А и В), что конечно же отразиться на работе сигма-дельта модулятора, однако вполне приемлемо.

Символ компаратора приведен на рис. 3.16. IN1 - входной сигнал, IN2 - опорный сигнал.

Размещено на http://www.allbest.ru/

Рис. 3.16 Символ компаратора

3.1.4 Одноразрядный ЦАП

На одноразрядный ЦАП поступает выходной сигнал с D-триггера и преобразуется в аналоговый сигнал. Одноразрядный ЦАП представляет собой устройство, на вход которого подают цифровой сигнал (либо логическую 1 либо 0), а на выходе получают аналоговый сигнал, который равен опорному напряжению (положительному либо отрицательному, в зависимости от цифрового кода поданного на вход ЦАП). Одноразрядный ЦАП обладает высокой линейностью, имеет низкий уровень шума, а точность во многом определяется точностью внешнего источника опорного напряжения[7]. Одноразрядный ЦАП выполнен на двух n- и p-транзисторах. Так как логическому нулю соответствует 0В, а логической единице - 3В, необходимо сделать p-транзистор намного более широким, чем n-транзистор это позволит при входном нуле и обоих открытых транзисторах сформировать на выходе напряжение сколь угодно мало отличающееся от +Vref в силу того, что сопротивление открытого p-транзистора будет намного меньше, чем n-транзистора. При подаче единицы p-транзистор будет закрыт, а n-транзистор открыт, и выход примет значение -Vref. Схема одноразрядного ЦАП представлена на рис. 3.16. Спроектированный одноразрядный обладает достаточно большим быстродействием и точностью для того, чтобы использовать его в составе сигма-дельта модулятора.

Размещено на http://www.allbest.ru/

Рис. 3.16 Схема одноразрядного ЦАП

3.1.5 D-триггер

Сигма-дельта модулятор работает по тактам. Для того, чтобы результат предыдущего такта работы схемы поступал на вычитатель, необходимо его хранить, для чего используется D-триггер. Схема D-триггера представлена на рис. 3.17. Это двухтактный D-триггер, работающий по переднему фронту. Инверторы реализованы по схеме согласно рис. 3.18.

Размещено на http://www.allbest.ru/

Рис. 3.17 Схема D-триггера

Размещено на http://www.allbest.ru/

Рис. 3.18 Схема инвертора

Триггер был отмоделирован для определения задержки записи в него. Временная диаграмма работы триггера показана на рис. 3.19. Из рисунка видно, что время записи в триггер составляет 1нс, что вполне подходит для использования в сигма-дельта модуляторе. Символ триггера представлен на рис. 3.20.

Размещено на http://www.allbest.ru/

Рис. 3.19 Работа триггера

Размещено на http://www.allbest.ru/

Рис. 3.20 Символ триггера

3.2 Моделирование сигма-дельта модулятора на КМОП структурах в составе АЦП

В исходной модели сигма-дельта АЦП (рис. 2.1.) содержались все идеальные компоненты (вычитатель, интегратор, компаратор, триггер, одноразрядный ЦАП). Все идеальные блоки в модели были заменены реальными. Схема сигма-дельта АЦП представлена на рис. 4.5.

Размещено на http://www.allbest.ru/

Рис. 3.21 Схема сигма-дельта АЦП, построенного на реальных блоках

Так как целью разработки являлся сигма-дельта модулятор, все опорные напряжения и источники сигналов тактирования и сброса не были детализированы, однако они должны обладать температурной независимостью и достаточно высокой точностью. Схема была исследована с использованием идеальных источников опорных напряжений и сигналов.

Моделирование проводится при различных входных сигналах и на различных участках времени. Из-за того, что схема очень сложная и содержит много элементов, ее моделирование происходит достаточно долго (порядка нескольких часов), поэтому для снятия характеристик были выбраны минимально возможные времена моделирования. Была определена частота передискретизации, для чего схема моделировалась с разной частотой следования тактовых импульсов. Частота передискретизации, на которой схема работает корректно, составила 10 МГц (период следования тактовых импульсов составил 10нс). Корректностью работы сигма-дельта модулятора считалась запись в триггер значений '0' и '1', соответствующих выходу компаратора, который в свою очередь успевал переключаться. При частотах ниже частоты 10МГц выходной сигнал компаратора не успевает записываться в триггер. Результат моделирования схемы на частоте 10МГц приведен на рис. 3.22. Выходные сигналы подписаны. На рисунке показан сигнал синхронизации, запись в триггер, работа компаратора, интегратора, а также выход вычитателя, все сигналы показаны в порядке следования сверху вниз. При более высокой частоте передискретизации компаратор не успевает сравнивать сигнал с выхода интегратора с нулевым потенциалом, а также в триггер не происходит записи нужного сигнала, а как следствие, результат преобразования, выполняемого данным АЦП, сне соответствует входному сигналу. Из-за того, что сигнал из модулятора подается на счетчик, работающий на протяжении 256 тактов следования синхросигнала, частота выборок отсчетов составляет Эта частота дискретизации АЦП.

Размещено на http://www.allbest.ru/

Рис. 3.22 Работа сигма-дельта модулятора на частоте 10МГц

Для измерения точности преобразования, выполняемого сигма-дельта АЦП, схема была отмоделирована на постоянном входном напряжении, равном +0.8В и -0.8В, и частоте передискретизации 10МГц. Погрешность преобразования постоянном входном сигнале можно определить, как . Погрешность была посчитана для напряжений +0.8В, -0.8В и было выбрано максимальное значение. Из-за того, что схема моделируется достаточно долго, пришлось ограничиться лишь этими значениями входного сигнала, однако их тоже вполне достаточно, чтобы говорить о погрешности преобразования. Результаты моделирования АЦП представлены на рис. 3.23., рис. 3.24., рис. 3.25. Погрешность преобразования была вычислена согласно следующей формуле что равно 0.5%.

Размещено на http://www.allbest.ru/

Рис. 3.23 Моделирование АЦП на входном сигнале +0.8В

Размещено на http://www.allbest.ru/

Рис. 3.24 Моделирование АЦП на входном сигнале -0.8В

Размещено на http://www.allbest.ru/

Рис. 3.25 Моделирование АЦП на входном сигнале 0В

Для измерения статических характеристик АЦП была снята передаточная характеристика (см. главу 1 п. 1.7.). Входной сигнал изменялся в диапазоне от 0 до +Vref. Характеристика было снята не для всех 256 значений выхода ЦАП, что представляется очень сложно и долго реализуемым, а для 5 значений. В результате, вычислены погрешности. Мультипликативная, дифференциальная и интегральная погрешности не превышают Ѕ LSB, достигается это строгим тактированием модулятора и равномерным сбросом счетчика, однако при использовании реальных источников входных сигналов тактирования эти значения могут заметно ухудшиться. Была так же измерена аддитивная погрешность, она составляет порядка 1.2мкс. Результаты представлены на рис. 3.26.

Размещено на http://www.allbest.ru/

Рис. 3.26 Передаточная характеристика сигма-дельта модулятора

В разработанном АЦП коэффициент избыточной дискретизации (передискретизации) составляет 256, чего более чем достаточно, ведь уже при избыточной дискретизации в 64, идеальный цифровой фильтр способен обеспечить отношение сигнал/шум на уровне 80 дБ[10]. Этим подразумевается, что значение эффективного числа разрядов для данного модулятора при использовании цифрового фильтра и дециматора составит 13 разрядов[11]. Откуда, заключим, что при использовании цифрового фильтра и дефиматора построенный АЦП будет обладать частотой дискретизации, равной

Заключение

В данной работе были проанализированы и систематизированы сведения об аналогово-цифровых преобразователях, приведена их классификация по схемотехническим признакам.

Разработана модель сигма-дельта АЦП на основе сигма-дельта модулятора первого порядка, включающая восьмиразрядный счетчик и параллельный регистр.

Был спроектирован в КМОП реализации сигма-дельта модулятор. Построенная на этом модуляторе, модель 8 разрядного АЦП имеет частоту передискретизации 10МГц, частоту дискретизации 39кГц, мультипликативная, дифференциальная и интегральная погрешности данного АПЦ не превышают Ѕ LSB, а аддитивная погрешность составляет 1.2мкс.

Спроектированный сигма-дельта АЦП может использоваться для построения сигма дельта АЦП с цифровым фильтром и дециматором, что обеспечит отношение сигнал/шум на уровне 80 дБ, а эффективное число разрядов составит 13. Частота дискретизации такого АЦП будет равна 156 кГц, а соответственно, он будет пригоден для оцифровки звука.

Список использованной литературы

1. Волович Г.И., Cхемотехника аналоговых и аналого-цифровых электронных устройств - М.: Издательский дом "Додэка-XXI", 2005, 528 с.

2. Гнатек Ю.Р., Справочник по цифро-аналоговым и аналого-цифровым преобразователям: Пер. С англ./Под ред. Ю.А. Рюжина. М.: Радио и связь, 1982, 552 с.

3. Sigma-delta ADCs and DACs//Application Note AN-283. Analog Devices. 1997, 16 pp.

4. Швец В.В., Нищирет Ю.А., Архитектура сигма-дельта АЦП и ЦАП: АО "Инструментальные системы": Статья в журнале CHIP News, N1 1998.

5. Хоровиц П., Хилл У., Искусство схемотехники: Т.2. Пер. с англ. Изд. 3-е. М.: Мир 1983, 590 с.

6. Титце У., Шенк К., Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. М.: Мир,1982. 512 с.

7. Ефимов И.Е., Козырь И.Я., Горбунов Ю.И. Микроэлектроника. М.: Высшая школа, 1987г.

8. Behzad Razavi, Design of Analog CMOS Integrated Circuits - International Edition 2001.

9. http://www.wbc-europe.com/en/services/pim_application_guide.html.

10. Steven R. Norsworthy, Richard Schreier, and Gabor C. Temes,Eds., Delta-Sigma Data Converters: Theory, Design, and Simulation, IEEE Press, 1996.

11. S. A. Jantzi, M. Snelgrove & P. F. Ferguson Jr., A 4th-Order Bandpass Sigma-Delta Modulator, IEEE Journal of Solid State Circuits, Vol. 38, No. 3, March 1993, pp. 282-291.

Размещено на Allbest.ru