Размещено на http://www.allbest.ru/

Курс лекций

Проектирование систем микропроцессоров и сервисное обслуживание

Фергана 2011



Лекция 1. Обработка информации в ИТ системах. Типы сигналов. Логические основы цифровой техники

План

1. Виды сигналов

2. Логические основы цифровой техники

3. Системы счисления

4. Методы представления логических функции

Ключевые слова и термины: дискретный сигнал, двоичный сигнал, реальные системы и инерции аппаратов, позиционные системы счисления, разряд, коэффициенты разряда, функции логической алгебры, комбинационные приборы, последовательные устройства.

Любая форма человеческой деятельности, связана с передачей и преобразованием информации.

Точной формулировки термина информация не существует, но мы будем понимать под информацией ведения об изменении состояния, каких либо объектов. Информация воплощенная и зафиксированная в некоторой материальной форме, называется сообщением или сигналом.

Виды сигналов

Сигналы могут быть непрерывными и дискретными (цифровыми).

Непрерывный (аналоговый сигнал) представляется некоторой физической величиной (электрическим током, напряжением и др.), изменение которой во времени отображают информацию о рассматриваемом процессе. Физическая величина передающая непрерывный сигнал, может в определенном интервале принимать любые значения, и изменятся в произвольные моменты времени.

Для дискретных сообщений характерно наличие фиксированного набора уровней, из которых в некоторые моменты времени формируются различные последовательности.

Сигнал дискретной формы изображен на рис. 1

Рисунок 1.Сигнал дискретной формы

Дискретный сигнал, имеющий два уровня принято называть двоичным (рис. 2)

Рисунок 2.Двоичный сигнал

На рис.2 показан двоичный сигнал, у которого переход от одного уровня к другому происходит мгновенно. Такой сигнал называется идеальным. Его использование очень удобно для теоретического анализа различных моделей систем и процессоров.

Однако все реальные системы и аппараты являются инерционными и срабатывают с запаздыванием во времени. В них переход между уровнями сигнала происходит в течение ненулевого отрезка времени как показано на рис. 3

Рисунок 3.Реальный двоичный сигнал

Системы счисления

Для представления в цифровых устройствах чисел, а также другой информации в процессе программирования наряду с привычной для нас десятичной системой счисления широко используются другие системы. Рассмотрим наиболее употребительные позиционные системы счисления. Числа в таких системах счисления представляются последовательностью цифр (цифр разрядов), разделенных запятой на две группы: группу разрядов, изображающую целую часть числа, и группу разрядов, изображающую дробную часть числа:

...а₂а₁а₀,а_-1а_-2...

Здесь а₀,а₁... обозначают цифры нулевого, первого и т. д. разрядов целой части числа, а_-1,а_-2 ... -- цифры первого, второго и т. д. разрядов дробной части числа.

Цифре разряда приписан вес р^к, где р -- основание системы счисления; к -- номер разряда, равный индексу при обозначениях цифр разрядов. Так, приведенная выше запись означает следующее количество:

N = ... + а₂ * р² +а₁ * р¹+а₀ * р⁰+а_-1 * р^-1+а_-2 * р^-2+...

Для представления цифр разрядов используется набор из р различных символов. Так, при р = 10 (т.е. в обычной десятичной системе счисления) для записи цифр разрядов используется набор из десяти символов: О, 1, 2,...,9. При этом запись 729,324₁₀ (здесь и далее индекс при числе указывает основание системы счисления, в которой представлено число) означает следующее количество:

Используя такой принцип представления чисел, но выбирая различные значения основания

р, можно строить разнообразные системы счисления.

В двоичной системе счисления основание системы счисления р = 2. Таким образом, для записи цифр разрядов требуется набор всего лишь из двух символов, в качестве которых используются 0 и 1.

Следовательно, в двоичной системе счисления число представляется последовательностью символов 0 и 1. При этом запись 11011,101₂ соответствует в десятичной системе счисления следующему числу:

В восьмеричной системе счисления основание системы счисления р=8. Следовательно, для представления цифр разрядов должно использоваться восемь разных символов, в качестве которых выбраны 0, 1, 2,..,7 (заметим, что символы 8 и 9 здесь не используются и в записи чисел встречаться не должны). Например, записи 735,46₈ в десятичной системе счисления соответствует следующее число:

т. е. запись 735,46₈ означает число, содержащее семь раз по 8² = 64, три раза по 8 =8, пять раз по 8° = 1 ,четыре раза по 8^-1 =1/8, шесть раз по 8^-2 = 1/64.

В шестнадцатеричной системе счисления основание системы счисления р = 16 и для записи цифр разрядов должен использоваться набор из 16 символов: О, 1, 2, ... ,9, А, В, С, D, Е, F. В нем используются 10 арабских цифр, и до требуемых шестнадцати их дополняют шестью начальными буквами латинского алфавита. При этом символу А в десятичной системе счисления соответствует 10, В -- 11, С -- 12, D -- 13,Е--14,F-15.

Запись АВ9,С2F₁₆ соответствует следующему числу в десятичной системе счисления:

Для хранения n-разрядных чисел в цифровой аппаратуре можно использовать устройства, содержащие п элементов, каждый из которых запоминает цифру соответствующего разряда числа. Наиболее просто осуществляется хранение чисел, представленных в двоичной системе счисления. Для запоминания цифры каждого разряда двоичного числа могут использоваться устройства с двумя устойчивыми состояниями (например, триггеры). Одному из этих устойчивых состояний ставится в соответствие цифра 0, другому -- цифра 1.

При хранении десятичных чисел каждая цифра десятичного числа представляется в двоичной форме. Такая форма представления чисел называется двоично-кодированной десятичной системой. Например, число 765,93₁₀ в двоично-кодированной десятичной системе представляется в следующем виде:

Следует заметить, что, несмотря на внешнее сходство двоично-кодированного десятичного числа, содержащего в разрядах лишь цифры О и 1, с двоичным числом, первое не является двоичным. В этом легко убедиться. Например, если целую часть приведенной выше записи рассматривать как двоичное число, то оно при переводе в десятичную форму означало бы 1893₁₀, что не совпадает с целой частью исходного числа 765.

Рассмотренный способ двоичного представления (кодирования) десятичных цифр использует так называемый код 8421 (название кода составлено из весовых коэффициентов разрядов двоичного числа).

Наряду с этим кодом при двоичном кодировании десятичных цифр используются различные другие коды, наиболее употребительные из которых приведены в табл.1.1.

Таблица 1.1

Десятичная цифра	Двоичное кодирование десятичной цифры
	код 8421	Код 2421	код 2 из 5	код с изб.3	код 3а+2	код 7421
0	0000	0000	1100	0011	00010	0000
1	0001	0001	0110	0100	00101	0001
2	0010	0010	0011	0101	01000	0010
3	0011	0011	0001	0110	01011	0011
4	0100	0100	1000	0111	01110	0100
5	0101	1011	1010	1000	10001	0101
6	0110	1100	0101	1001	10100	0110
7	0111	1101	0010	1010	10111	1000
8	1000	1110	1001	1011	11010	1001
9	1001	1111	0100	1100	11101	1010

Код 7421 интересен тем, что любая кодовая комбинация содержит не более двух единиц. В коде 2 из 5 все кодовые комбинации содержат точно две единицы. Это свойство используется для обнаружения ошибочных комбинаций (ошибочное распознавание любого из символов принятой кодовой комбинации изменяет число единиц в этой комбинации).

Пары десятичных цифр, сумма которых равна девяти, составляют цифры, взаимно дополняющие друг друга до девяти (0 и 9, 1 и 8, 2 и 7,...). В коде 2421 и коде с избытком 3 кодовая комбинация, соответствующая любой из десятичных цифр, представляет собой инверсию комбинации, соответствующей ее дополнению до девяти. Например, в коде 2421 паре взаимно дополняющих до девяти цифр 2 и 7 соответствуют комбинации 0010 и 1101, каждая из которых образуется как инверсия другой. Это свойство упрощает выполнение в цифровых устройствах арифметических операций над десятичными числами. Таким же свойством дополнения до девяти обладает код За + 2. Кроме того, этот код имеет и другое полезное свойство: любая пара кодовых комбинаций отличается не менее чем в двух разрядах, что позволяет обнаруживать ошибочные комбинации (ошибка, изменяющая цифру одного разряда любой из кодовых комбинаций, приводит к так называемой запрещенной комбинации, не используемой для представления десятичных цифр в этом коде).

Логические основы цифровой техники

Любое дискретное устройство осуществляющее сложную переработку информации, строится из некоторых элементарных компонентов - элементов.

При этом элементы соединяются по определенным правилам. Характер элементов их соединение определяет функционирования устройства в целом. Идеализированную модель устройства, отражающую лишь элементы и их соединения будем назвать схемой.

Информация, которая передается между отдельными узлами (блоками) сложного цифрового устройства, представляется в виде кодовых слов. Таким образом, на входы каждого узла поступают кодовые слова, на выходе узла образуется новое кодовое слово, представляющее собой результат обработки входных слов. Выходное слово зависит от того, какие слова поступают на входы узла. Поэтому можно говорить, что выходное слово есть функция, для которой аргументами являются входные слова. Для того чтобы подчеркнуть особенность таких функций, состоящую в том, что функция и ее аргументы могут принимать значения лог 0 и лог 1, будем эти функции называть функциями алгебры логики (ФАЛ).

Устройства, предназначенные для формирования функций алгебры логики, называются логическими устройствами или цифровыми устройствами.

Цифровые устройства (либо их узлы) можно делить на типы по различным признакам.

По способу ввода и вывода кодовых слов различают логические устройства последовательного, параллельного и смешанного действия.

На входы устройства последовательного действия символы кодовых слов поступают не одновременно, а последовательно во времени, символ за символом (в так называемой последовательной форме). В такой же последовательной форме выдается выходное слово. Пример такого устройства показан на рис. 3.1 ,а. Как нетрудно сообразить, устройство на рисунке выявляет несовпадение символов на входах, выдавая лог 1 при несовпадении и лог 0 при совпадении символов (действительно, при несовпадении входных символов, когда Вх₁ = 1 и Вх₂ = 0 или Вх₁ = 0 и Вх₂

== 1, на выходе устройства Вых = 1, при совпадении входных символов, когда Вх₁=1 и Вх₂=1 или Вх₁=0 и Вх₂=0, на выходе Вых = 0).

На входы устройства параллельного действия все п символов каждого входного кодового слова подаются одновременно (в так называемой параллельной форме) В такой же форме образуется на выходе выходное слово. Очевидно, при параллельной форме приема и выдачи кодовых слов в устройстве необходимо иметь для каждого разряда входного (выходного) слова отдельный вход (выход). Пример такого устройства показан на рис. 3.1 ,б. Устройство выполняет над разрядами входных слов ту же логическую операцию (выявляя несовпадение символов соответствующих разрядов входных слов), что и устройство, показанное на рис. 3.1 ,а, но в параллельной форме. Входы устройства разделены на две группы (I и II), каждая из которых предназначена для приема трехразрядного входного кодового слова в параллельной форме. На выходах устройства также в параллельной форме получается трехразрядное выходное слово.

Рис. 3.1

В устройствах смешанного действия входные и выходные кодовые слова представляются в разных формах. Например, входные слова -- в последовательной форме, выходные -- в параллельной. Устройства смешанного действия могут использоваться для преобразования кодовых слов из одной формы представления в другую (из последовательной формы в параллельную или наоборот).

По способу функционирования логические устройства (и их схемы) делят на два класса: комбинационные устройства (и соответственно комбинационные схемы) и последовательные устройства (последовательные схемы).

В комбинационном устройстве (называемом также автоматом без памяти) каждый символ на выходе (лог. 0 или лог. 1) определяется лишь символами (лог.0 или лог.1), действующими в данный момент времени на входах устройства, и не зависит от того, какие символы ранее действовали на этих входах. В этом смысле комбинационные устройства лишены памяти (они не хранят сведений о прошлом работы устройства).

В последовательных устройствах (или автоматах с памятью) выходной сигнал определяется не только набором символов, действующих на входах в данный момент времени, но и внутренним состоянием устройства, а последнее зависит от того, какие наборы символов действовали на входах во все предшествующие моменты времени в процессе работы устройства. Поэтому можно говорить, что последовательные устройства обладают памятью (они хранят сведения о прошлом работы устройства).

Рассмотрим примеры комбинационного и последовательного устройства. Пусть устройство (рис. 3.2,а) предназначено для формирования на выходе сигнала, определяющего совпадение сигналов на входах: на выходе формируется лог. 1 в случаях, когда на обоих входах действует либо лог. 1, либо лог.0; если на одном из входов действует лог. 1, а на другом -- лог.0, то на выходе устройства образуется лог. 0.

Размещено на http://www.allbest.ru/

Рис.3.2а) Рис.3.2б)

Такое устройство является комбинационным, в котором значение формируемой на выходе логической функции определяется лишь значениями ее аргументов в данный момент времени. Рассмотрим другой пример. Счетчик на рис. 3.2,6 подсчитывает импульсы. В каждый момент времени его состояние соответствует числу поступивших на вход импульсов. Выходная информация определяется тем, каково было состояние счетчика до данного интервала времени и поступает или нет на вход импульс в данном интервале времени. Таким образом, данное устройство является последовательным устройством.

Способы задания логических функций

В классической математике для задания функции обычно используются два способа: аналитический (запись формулой) и табличный (таблицами значений функции, какие приводятся, например, в справочниках). Подобными же способами могут задаваться логические функции.

При табличном способе строится так называемая таблица истинности, в которой приводятся все возможные сочетания значений аргументов и соответствующие им значения логической функции. Так как число таких сочетаний конечно, таблица истинности позволяет определять значение функции для любых значений аргументов (в отличие от таблиц математических функций, которые позволяют задавать значения функции не для всех, а лишь для некоторых значений аргументов).

Таблица истинности для логических функций одного аргумента приведена в табл. 4.1. Существуют всего четыре функции одного аргумента.

Таблица 4.1

Аргумент x	Функции
	f0(x)	f1(x)	f2(x)	f3(x)
0	0	0	1	1
1	0	1	0	1

Если число аргументов функции равно п, то число различных сочетаний (наборов) значений аргументов составляет 2ⁿ , а число различных функций п аргументов 2²ⁿ . Так, при п = 2 число наборов значений аргументов равно 2² = 4, число функций 2⁴ = 16. Таблица истинности функций двух аргументов представлена табл. 4.2.

Возможен и аналитический способ записи логической функции. В обычной математике аналитический способ представления функции предполагает запись функции в виде математического выражения, в котором аргументы функции связываются определенными математическими операциями. Подобно этому аналитический способ задания логической функции предусматривает запись функции в форме логического выражения, показывающего, какие и в какой последовательности должны выполняться логические операции над аргументами функции.

Функции одного аргумента (табл. 4.1) представляются следующими выражениями:

Рис. 4

Устройства, реализующие функции f₀(х),f₁(х) и f₃(x), оказываются тривиальными. Как видно из рис. 4.3, формирование функции f₀(х) требует разрыва между входом и выходом с подключением выхода к общей точке схемы, формирование функции f₁(х) -- соединения входа с выходом, формирование функции f₃(х) -- подключения выхода к источнику напряжения, соответствующего лог. 1 Таким образом, из всех функций одного аргумента практический интерес может представлять лишь функция f₂(x)=x (логическое НЕ).

Кроме таблицы истинности и уравнения функции существует способ называемый карта Карно.

Карта Карно с 2^n состояниями-клетками, соответствующими всем 2^n возможными состояниям входов элемента. входы разбиваются на две группы, и при этом столбцам карты соответствуют все комбинации одной группы, а строки другой. При этом комбинации входных сигналов располагаются так что соседние столбцы и строки отличаются состоянием только одного входа. Поскольку каждому входу приписан вес 1,2,4,Й,.,.,2^n, то каждая строка и столбец будут также иметь вес, равный сумме весов тех входов, которые в данном состоянии выхода имеет значение 1. Каждая клетка соответствует соединению с номером, равным сумме весов столбца и строки, образующих эту клетку. Единичное обозначение сигнала на выходе отмечается сплошной линией. Соединение клетки Карт содержат соседние наборы, отличающиеся значением одной переменной. Соседними являются и крайние клетки. Цифры в нижнем правом углу указывают номер набора. В средней части каждой клетки указано значение определяемой функций, которой она равна в данном наборе.

Число клеток карты Карно определяется числом надборов входных переменных. Так на рис.5 приведены Карты Карно для задания функции 2, 3, 4 переменных.

Рис. 5

Контрольные вопросы:

1. Какие виды существует сигналов?

2. Какие сигналы называются дискретными?

3. Какие сигналы называются аналоговыми?

4. Какие сигналы называются двоичными?

5. Какие системы счисления вы знаете?

6. Какие устройства называют логическими устройствами.

7. Для чего нужны Карно Карты?

8. Что такое позиционные системы счисления?

9. Что входит к функциям логической алгебры?

10. Расскажите про комбинационные приборы и последовательные устройства.

Лекция 2. Анализ и разработка логических схем. Синтез логических схем

План

1. Синтез логических схем

2. Совершенно нормальная конъюнктивная форма

3. Минимизация функции.

4. Минимизация функции с помощью Карно карт.

Ключевые слова и термины: канонические формы представления логических функции, синтезирование логических сооружений, совершенно нормальная дизъюнктивная форма (СНДФ) и совершенно нормальная конъюнктивная форма (СНКФ), минимизация функции, Карно карты.

Канонические формы представления логических функций

Синтез логического устройства распадается на несколько этапов. На первом этапе функцию, заданную в словесной, табличной или других формах требуется представить в виде логического выражения с использованием некоторого базиса. Дальнейшие этапы сводятся к получению минимальных форм функций, обеспечивающих при синтезе наименьшее количество электронного оборудования и рациональное построение функциональной схемы устройства. Для первого этапа обычно используется базис И, ИЛИ, НЕ независимо от базиса, который будет использован для построения логического устройства.

Для удобства последующих преобразований приняты следующие две исходные канонические формы представления функций: совершенная дизъюнктивная нормальная форма (СДНФ) и совершенная конъюнктивная нормальная форма (СКНФ).

Совершенная дизъюнктивная нормальная форма (СДНФ). Дизъюнктивной нормальной формой (ДНФ) называется такая форма представления функции, при которой логическое выражение функции строится в виде дизъюнкции ряда членов, каждый из которых является простой конъюнкцией аргументов или их инверсий. Примером ДНФ может служить выражение

(2.1)

Приведем форму представления функции, не являющуюся ДНФ. Например, функция

представлена не в ДНФ, так как последний член не является простой конъюнкцией аргументов. Также не является ДНФ следующая форма представления функции:

Если в каждом члене ДНФ представлены все аргументы (или их инверсии) функции, то такая форма называется СДНФ. Выражение (2.1) не является СДНФ, так как в нем лишь третий член содержит все аргументы функции.

Для перехода от ДНФ к СДНФ необходимо в каждый из членов, в которых представлены не все аргументы, ввести выражение вида,

где x_i -- отсутствующий в члене аргумент. Так как такая операция не может изменить значений функции. Покажем переход от ДНФ к СДНФ на примере следующего выражения:

Добавление в члены выражений вида приведет к функции

На основании

Отсюда после приведения подобных членов

т.е. имеем СДНФ. Если исходная функция задана в табличной форме, то СДНФ может быть получена непосредственно.

Таблица 2.1

X1	0	0	0	0	1	1	1	1
X2	0	0	1	1	0	0	1	1
X3	0	1	0	1	0	1	0	1
f(x1x2x3x4)	0	0	1	1	0	1	0	1



Пусть задана функция в форме табл. 2.1. Для этой функции СДНФ имеет вид (2.2)

Каждый член в (2.2) соответствует некоторому набору значений аргументов, при котором f(x₁,x₂,x₃) равна 1. Каждый из наборов аргументов, при которых f(x₁,x₂,x₃) равна 1 (3-, 4-, б-, 8-й столбцы наборов), обращает в единицу соответствующий член выражения (5.2), вследствие чего и вся функция оказывается равной единице.

Можно сформулировать следующее правило записи СДНФ функции, заданной таблицей истинности. Необходимо записать столько членов в виде конъюнкций всех аргументов, сколько единиц содержит функция в таблице. Каждая конъюнкция должна соответствовать определенному набору значений аргументов, обращающему функцию в единицу, и если в. этом наборе значение аргумента равно нулю, то в конъюнкцию входит инверсия данного аргумента. Следует отметить, что любая функция имеет единственную СДНФ.

Совершенная конъюнктивная нормальная форма (СКНФ). Конъюнктивной нормальной формой (КНФ) называется форма представления функции в виде конъюнкции ряда членов, каждый из которых является простой дизъюнкцией аргументов (или их инверсий).

Примером КНФ может служить следующая форма представления функции:

Приведем форму представления функций, не являющейся КНФ:



эта форма не является КНФ, так как в ней первый член не связан с остальными операцией конъюнкции).

В СКНФ в каждом члене КНФ должны быть представлены все аргументы. Для перехода от КНФ к СКНФ необходимо добавить к каждому члену, не содержащему всех аргументов, члены вида х_i*х_i где аргумент, не представленный в члене. Так как х_i *х =0, то такая операция не может повлиять на значение функции. Добавление х_i *х, к некоторому члену Y образует выражение вида Yvх_i *х, которое можно привести к виду

Справедливость данного равенства вытекает из распределительного закона, она может быть показана также путем раскрытия скобок в правой части выражения На примере функции

рассмотрим переход от КНФ

Подставив сюда значения z₁ и z₂, получим соответствующие члены приведенного выше выражения

при переходе от КНФ к СКНФ.

Совершенная КНФ функции легко строится по таблице истинности.

Рассмотрим в качестве примера функцию, приведенную в табл 2.1.

(2.3)

Выражение содержит столько членов, связанных операцией конъюнкции, сколько нулей имеется среди значений функции f(x₁,x₂,x₃) в таблице истинности. Таким образом, каждому набору значений аргументов, на котором функция равна нулю, соответствует определенный член СКНФ, принимающий на этом наборе значений нуль. Так как члены СКНФ связаны операцией конъюнкции, то при обращении в нуль одного из членов функция оказывается равной нулю.

Таким образом, можно сформулировать правило записи СКНФ функции, заданной таблицей истинности. Следует записать столько конъюнктивных членов, представляющих собой дизъюнкции всех аргументов, при скольких наборах значений аргументов функция равна нулю и если в наборе значение аргумента равно единице, то в дизъюнкцию входит инверсия этого аргумента. Любая функция имеет единственную СКНФ.

Структурная схема логического устройства может быть построена непосредственно по канонической форме (СДНФ или СКНФ) реализуемой функции. Получающиеся при этом схемы для функций (2.2 ) и (2.3) показаны на рис. 2.1,а и б.

Рис. 2.1

Недостаток такого метода построения структурных схем. обеспечивающего в общем правильное функционирование устройства, состоит в том, что получающиеся схемы чаще всего неоправданно сложные, требуют использования большого числа логических элементов, имеют низкие экономичность и надежность. Во многих случаях удается так упростить логическое выражение, не изменив функции, что соответствующая структурная схема оказывается существенно более простой. Методы такого упрощения функции называются методами минимизации функции.

Минимизация функций с использованием карт Карно

В таблице 2.2 приведена иллюстрация карты Карно для функций трех и четырех аргументов.

Аргументы функции делятся на две группы, комбинации значении аргументов одной группы приписываются столбцам таблицы, комбинации значений аргументов другой группы -- строкам таблицы. Столбцы и строки обозначаются комбинациями, соответствующими последовательности чисел в коде Грея (это сделано для того, чтобы склеивающиеся клетки находились рядом). Обозначения столбца и строки, на пересечении которых находится клетка таблицы, образуют набор, значение функции на этом наборе записывается в клетку.

Для получения минимизированной функции охватываются областями клетки таблицы, содержащие 1. Как и в случае минимизации с помощью карт Вейча, области должны быть прямоугольной формы и содержать 2^К клеток (при целочисленном значении к). Для каждой области составляется набор из двух комбинаций: приписанных столбцам и приписанных строкам, на пересечении которых расположена область. При этом если области соответствуют несколько комбинаций кода Грея, приписанных столбцам или строкам, то при составлении набора области записывается общая часть этих комбинаций, а на месте различающихся разрядов комбинаций ставятся звездочки. Например, для функции, представленной табл. 2.2, области I будет соответствовать набор 1.00 или член

Таким образом, для этой функции



Таблица 2.2

Для получения минимальной КНФ (МКНФ) областями охватываются клетки, содержащие 0, и члены МКНФ записываются через инверсии цифр, получаемых для наборов отдельных областей.

Контрольные вопросы:

1. Расскажите про синтеза логических схем

2. Что такое канонические формы представления логических функции?

3. Расскажите про синтезирования логических сооружений.

4. Что такое совершенно нормальная дизъюнктивная форма (СНДФ)?

5. Что такое совершенно нормальная конъюнктивная форма (СНКФ)?

6. что означает минимизация функции?

7. Для чего нужны Карно карты?

Лекция 3. Сложные логические схемы. Мультиплексоры

План

1. Процесс работы мультиплексоров и его задачи.

2. Шифраторы.

3. Дешифраторы.

4. Линейные дешифраторы.

5. Задачи триггеров



Ключевые слова и термины: мультиплексор, де мультиплексор, шифраторы (кодеры), дешифраторы (декодеры), пара фазный вход, триггеры, активный логический степень, пассивный логический степень, RS-триггер, синхроний триггер.

Назначение и принцип работы

Устройство, которое осуществляет выборку одного из нескольких входов и подключает его к своему выходу, называется мультиплексором. Мультиплексор имеет несколько информационных входов (D₀,D₁...), адресные входы (А_о,А₁,...), вход для подачи стробирующего сигнала С и один выход Q. На рис. 1, а показано символическое изображение мультиплексора с четырьмя информационными входами.

Рис. 1

Каждому информационному входу мультиплексора присваивается номер, называемый адресом. При подаче стробирующего сигнала на вход С мультиплексор выбирает один из входов, адрес которого задается двоичным кодом на адресных входах, и подключает его к выходу.

Таким образом, подавая на адресные входы адреса различных информационных входов, можно передавать цифровые сигналы с этих входов на выход Q. Очевидно, число информационных входов n_i и число адресных входов n_a связаны соотношением п_i =2^na. Функционирование мультиплексора определяется табл. 1



Таблица 1

Адресные входы	Стробирующий сигнал	Выходы
А1	А0	С	Q
X	X	0	0
0	0	1	D0
0	1	1	D1
1	0	1	D2
1	1	1	D3

Демультиплексор

Демультиплексор имеет один информационный вход и несколько выходов и осуществляет коммутацию входа к одному из выходов, имеющему заданный адрес (номер).

Шифраторы

Шифратор (называемый также кодером) осуществляет преобразование десятичных чисел в двоичную систему счисления. Пусть в шифраторе имеется m входов, последовательно пронумерованных десятичными числами (0,1,2,. ..,т-1), и п выходов. Подача сигнала на один из входов приводит к появлению на выходах n-разрядного двоичного числа, соответствующего номеру возбужденного входа.

Очевидно, трудно строить шифраторы с очень большим числом входов т, поэтому они используются для преобразования в двоичную систему счисления относительно небольших десятичных чисел.

Шифраторы широко используются в разнообразных устройствах ввода информации в цифровые системы. Такие устройства могут снабжаться клавиатурой, каждая клавиша которой связана с определенным входом шифратора. При нажатии выбранной клавиши подается сигнал на соответствующий вход шифратора, и на его выходе возникает двоичное число, соответствующее выгравированному на клавише символу.

На рис. 2 приведено символическое изображение шифратора, преобразующего десятичные числа 0, 1, 2,...,9 в двоичное представление в коде 8421. Символ СD образован из букв, входящих в

английское слово Сос1ег. Слева показаны 10 входов, обозначенных десятичными цифрами 0, 1, 2,...,9, справа--выходы шифратора; цифрами 1, 2, 4,8 обозначены весовые коэффициенты двоичных разрядов, соответствующих отдельным выходам.

Рис. 2

Из приведенного в табл.2 соответствия десятичного и двоичного кодов следует, что переменная х_i на выходе, обозначенном цифрой 1, равна лог.1, если это значение имеет одна из входных переменных У₁,У₃,У₅,У₇,У₉. Следовательно,

x₁=y₁vy₃vy₇vу₉

Для остальных выходов

х₂=y₂vy₃vy₆vy₇

х₄= y₄vy₅vy₆vy₇

х₈=y₈vy₉

Этой системе логических выражений соответствует схема на рис 3



Таблица 2

Номер входа (в десятичной системе)	Выходной код 8421
	Х8	Х4	Х3	X1
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
	1	0	0	1

На рис. 3.6 изображена схема шифратора на элементах ИЛИ-НЕ. Шифратор построен в соответствии со следующими выражениями:

При этом шифратор имеет инверсные выходы.

При выполнении шифратора на элементах И-НЕ следует пользоваться следующей системой логических выражений:

В этом случае предусмотрена подача на входы инверсных значений, т.е. для получения на выходе двоичного представления некоторой десятичной цифры необходимо на соответствующий вход подать лог. 0, на остальные входы -- лог. 1. Схема шифратора, выполненная на элементах И-НЕ, приведена на рис. 3, в.

Рис. 3

Изложенным способом могут быть построены шифраторы, выполняющие преобразование десятичных чисел в двоичное представление с использованием любого двоичного кода.

Дешифраторы

Для обратного преобразования двоичных чисел в небольшие по значению десятичные числа используются дешифраторы (называемые также декодерами). Входы дешифратора предназначаются для подачи двоичных чисел, выходы последовательно нумеруются десятичными числами. При подаче на входы двоичного числа появляется сигнал на определенном выходе, номер которого соответствует входному числу.

Дешифраторы имеют широкое применение. В частности, они используются в устройствах, печатающих на бумаге выводимые из цифрового устройства числа или текст. В таких устройствах двоичное число, поступая на вход дешифратора, вызывает появление сигнала на определенном его выходе. С помощью этого сигнала производится печать символа, соответствующего входному двоичному числу.

На рис. 4,а приведено символическое изображение дешифратора. Символ DС образован из букв английского слова Decoder. Слева показаны входы, на которых отмечены весовые коэффициенты двоичного кода справа -- выходы, пронумерованные десятичными числами, соответствующие отдельным комбинациям входного двоичного кода. На каждом выходе образуется уровень лог.1 при строго определенной комбинации входного кода. Дешифратор может иметь парафазные входы для подачи наряду с входными переменными их инверсий, как показано на рис. 4,б.

Размещено на http://www.allbest.ru/

Рис. 4

По способу построения различают линейные и прямоугольные дешифраторы.

Линейный дешифратор

Рассмотрим построение дешифратора, осуществляющего преобразование, заданное табл. 3



Таблица 3

Выходной код 8421	Номер выхода (в десятичной системе)
X8	X4	X2	X1
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9

На рис. 5, а, б показана структура дешифратора, построенного на элементах И-НЕ, и его изображение в схемах. Структура имеет особенности, характерные для дешифраторов в интегральном исполнении:

- для уменьшения числа входов формирование инверсий входных переменных осуществляется в самом дешифраторе;

- подключенные непосредственно к входам дополнительные инверторы уменьшают нагрузку со стороны дешифратора на его входные цепи.

Размещено на http://www.allbest.ru/

А)



Размещено на http://www.allbest.ru/

Б)

Рис. 5

Триггеры

Интегральные триггеры обычно реализуются на логических элементах И-НЕ, ИЛИ-НЕ. Обратимся к таблицам истинности функций, реализуемых логическими элементами И-НЕ и ИЛИ-НЕ (табл. 4). Каждый из этих элементов характеризуется некоторым логическим уровнем (лог. 0 или лог.1), наличие которого на одном из входов полностью определяет логический уровень на выходе.

Таблица 4

X1	X2	X1|X2	X1vX2
0	0	1	1
0	1	1	0
1	0	1	0
1	1	0	0

При этом логический уровень на выходе элемента не зависит ни от каких комбинаций логических уровней на других входах этого элемента. Таким логическим уровнем для элемента И-НЕ является лог.0, а для элемента ИЛИ-НЕ -- лог. 1.

Действительно, если на одном из входов элемента И-НЕ лог. 0, то на выходе этого элемента возникает лог. 1 независимо от того, каковы логические уровни на других входах; лог. 1 на одном из входов элемента ИЛИ-НЕ установит на выходе уровень лог. 0, который не будет зависеть от логических уровней на других входах элемента.

Логический уровень, наличие которого на одном из входов элемента однозначно определяет логический уровень на его выходе независимо от уровней на других входах, будем называть активным логическим уровнем. Таким образом, активный логический уровень для элементов И-НЕ -- лог.0, для элементов ИЛИ-НЕ -- лог.1.

Так как наличие активного логического уровня на одном из входов элемента определяет уровень на выходе элемента (выходной уровень элемента при этом не зависит от уровней на других входах), можно говорить, что при этом происходит логическое отключение остальных входов элемента.

Уровни, обратные активным, будем называть пассивными логическими уровнями. Пассивным уровнем для элементов И-НЕ является уровень лог.1. для элемента ИЛИ-НЕ - лог.0. При пассивном логическом уровне на одном из входов элемента уровень на выходе элемента определяется логическими уровнями на других его входах. Пользование понятиями активного и пассивного логических уровней облегчает анализ функционирования триггеров, построенных на элементах И-НЕ или ИЛИ-НЕ.

Назначение триггера

Триггер предназначен для хранения значения одной логической переменной (или значения одноразрядного двоичного числа; при хранении многоразрядных двоичных чисел для запоминания значения каждого разряда числа используется отдельный триггер). В соответствии с этим триггер имеет два состояния: одно из них обозначается как состояние 0, другое -- как состояние 1. Воздействуя на входы триггера, его устанавливают в нужное состояние.

Основные обозначения

Триггер имеет два выхода: прямой Q и инверсный Q. Состояние, в котором находится триггер, определяется уровнями напряжения на этих выходах: если напряжение на выходе Q соответствует уровню лог.0 (Q = 0), то принимается, что триггер находится в состоянии 0, при Q = 1 триггер, находится в состоянии 1. Логический уровень на инверсном выходе Q представляет собой инверсию состояния триггера (в "состоянии 0 Q = 1, и наоборот).

Триггеры имеют различные типы входов. Приведем их обозначения и назначения:

R (от англ. Reset) -- раздельный вход установки в состояние 0;

S (от англ. Set) -- раздельный вход установки в состояние 1,

К -- вход установки универсального триггера в состояние 0;

J -- вход установки универсального триггеров состояние 1;

Т -- счетный вход;

D (от англ. Delay) -- информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе;

С--управляющий (синхронизирующий) вход.

Наименование триггера определяется типами его входов. Например, RS-триггер -- триггер, имеющий входы типов R и S.

По характеру реакции на входные сигналы триггеры делятся на два типа: асинхронные и синхронные. В асинхронном триггере входные сигналы воздействуют на состояние триггера непосредственно с момента их подачи на входы, в синхронных триггерах -- только при подаче синхронизирующего сигнала на управляющий вход С.

Типы триггеров

Рассмотрим общие характеристики основных типов триггеров. Каждый тип триггера характеризуется таблицей переходов. Таблица переходов, приведенная в табл. 5,а, соответствует работе RS-триггера. Здесь Q₀ -- текущее состояние триггера (состояние до подачи на вход активного сигнала). При отсутствии на входах R и S активного уровня триггер сохраняет текущее состояние. Активный сигнал R = 1 устанавливает триггер в состояние 0, а сигнал R = 1 -- в состояние 1. Звездочкой в таблице отмечено состояние, соответствующее запрещенной комбинации входных сигналов.

Таблица 5,6 является таблицей переходов JK-триггера. Этот тип триггера отличается от RS-триггера отсутствием запрещенной комбинации входных сигналов, при J= К = I триггер устанавливается в состояние, противоположное текущему состоянию Q₀.

Таблица 5в является таблицей переходов D-триггера. Триггер устанавливается в состояние, соответствующее уровню сигнала на входе D.

Таблица 5г определяет работу Т-тригтера. При входном сигнале T=0 триггер сохраняет текущее состояние Q₀, при входном сигнале T=1 триггер переключается в состояние, противоположное текущему.

Таблица 5

0	0	Q0
0	1	0
1	0	1
1	1	-
J	K	Q
0	0	Q0
0	1	0
1	0	1
1	1	Q
D	Q
0	0
1	1
T	Q
0	Q0
1	Q0

а)	б)	в)	г)

RS-триггер с прямыми входами

Логическая структура триггера представлена на рис. 6,а. Триггер построен на двух логических элементах ИЛИ-НЕ, связанных таким образом, что выход каждого элемента подключен к одному из входов другого. Такое соединение элементов в устройстве обеспечивает два устойчивых состояния, в чем легко убедиться.

Пусть на входах R и S действуют пассивные для элементов ИЛИ-НЕ уровни лог. О, которые не влияют на состояние триггера. В состоянии 0 триггера на выходе элемента А имеем Q=0; это значение подается на вход элемента В; при этом на обоих входах элемента В действует уровень лог.0, а на его выходе Q=1; с выхода элемента В это значение поступает на вход элемента А, что обеспечивает на его выходе Q=0. Это одно из устойчивых состояний триггера. В состоянии 1 триггера на выходе элемента А имеем Q=1, что обусловливает на выходе элемента В Q = 0, при этом на обоих входах элемента А действуют уровни лог.0, что обеспечивает на выходе этого элемента уровень лог.1. Таким образом, в каждом из состояний триггера элементы А и В оказываются в противоположных состояниях.

Рис. 6

Переключение триггера из одного устойчивого состояния в другое происходит при подаче активных сигналов на входы.

При R=1 элемент А устанавливается в состояние, в котором на его выходе Q=0, следовательно, на инверсном выходе Q = 1, и таким образом, триггер устанавливается в состояние 0. Если триггер до подачи сигнала R = 1 находился в состоянии 0, то его состояние не изменится. Если же триггер находился в состоянии 1, то при R = 1 произойдет переключение элемента А и на его выходе установится Q= 0; это значение подается на вход элемента В, переключает его и на выходе элемента В устанавливается Q=1, после чего триггер оказывается в состоянии 0.

Таким образом, при переключении триггера из одного состояния в другое его элементы последовательно переключаются и время переключения равно удвоенному среднему времени задержки распространения сигнала в логическом элементе ИЛИ-НЕ: t_n=2t_з Очевидно, чем меньше t_n тем большее число переключении триггера удастся произвести в единицу времени, т.е. будет выше допустимая частота переключении или, иначе говоря, быстродействие триггера.

Процесс установления триггера в состояние 1 при подаче на его вход S = 1 аналогичен описанному.

Одновременная подача активных уровней лог. 1 на оба входа R и S не допускается, так как при этом на обоих выходах установится уровень лог.0, а после снятия со входов активных логических уровней состояние триггера окажется неопределенным: в силу случайных причин триггер может установиться либо в состояние 0, либо в состояние 1. На рис.6,6 приведена таблица состояний RS-триггера в форме карты Карно.

На рис 6,в показано условное обозначение асинхронного RS триггера.

RS-триггер

На рис. 7,б показаны логические структуры синхронного RS-триггера. Как видно из этих структур, синхронный RS-триггер состоит из асинхронного триггера с прямыми (либо инверсными) входами, на входах R и S которого включены логические элементы И (И-НЕ). С помощью логических элементов И (И-НЕ) обеспечивается передача активных логических уровней информационных входов S и R синхронного триггера на входы S и R входящего в его состав асинхронного триггера только при уровне лог. У на синхронизирующем входе С.

Таким образом, при С = 0 на входы асинхронного триггера не передаются активные уровни и триггер сохраняет ранее установленное в нем состояние QQ. При С = 1 состояние триггера определяется действующими на входах уровнями так же, как и в рассмотренном выше асинхронном RS-триггере.

Следовательно, функционирование синхронного RS-триггера может быть описано логическим выражением

Нормальная работа синхронного RS-триггера требует, чтобы за время действия лог.1 на синхронизирующем входе С уровни на информационных входах S и R оставались неизменными. Смена уровней на входах допускается лишь в то время, когда С = 0 и триггер не реагирует на уровни на входах S и R.

На рис. 7.в показано условное обозначение синхронного RS-триггера.

Рис. 7

Контрольные вопросы

1. Дайте описания для мультиплексора

2. Дайте описания для де мультиплексора

3. Дайте описания для шифратора (кодер)

4. Какие типы триггеров существует?

5. Что такой пара фазный вход?

6. Что такой активный логический степень?

Лекция 4. Семейство логических схем

План

1. Параметры логических интегральных микросхем.

2. Диодно-транзисторная логика

3. Транзисторные логические элементы.

Ключевые слова и термины: информационные сигналы, логический ноль, микросхема, микропроцессор, устойчивость к статистическим волнам, диод, диодно-транзисторная логика, напряжение транзистора, транзисторы, логическая степень сигналов, сложный инвертор, интегральные микросхемы.

В большинстве современных ЭВМ и цифровых устройствах различного назначения обработка информации происходит с помощью двоичного кода, когда информационные сигналы могут принимать только два значения: 1 и 0. Операции по обработке двоичной информации выполняют логические элементы.

Используя набор логических элементов, выполняющие элементарные логические операции И, ИЛИ, НЕ, можно реализовать в двоичном коде любую сложную логическую функцию.

Параметры логических интегральных микросхем

1. Входное U¹_вх и выходное U¹_вых напряжение логической единицы - значение высокого уровня напряжения на входе и выходе микросхемы;

2. Входное U⁰_вх и выходное U⁰_вых напряжение логического нуля - значение низкого уровня напряжения на входе и выходе микросхемы;

3. Входной I¹_вх и выходной I¹_вых токи логической единицы, входной I⁰_вх и выходной I⁰_вых токи логического нуля;

4. Логический период сигнала , пороговое напряжение U_{пор вх} - напряжение на входе, при котором состояние микросхемы изменяется на противоположное;

5. Входное сопротивление логической ИМС - отношение приращения входного напряжения к приращению входного тока (различают R⁰_вх и R¹_вх), выходное сопротивление - отношение приращения выходного напряжения к приращения выходного тока (различают R⁰_вых и R¹_вых);

6. Статическая помехоустойчивость - максимально допустимое напряжение статической помехи по высокому U¹_пом и низкому U⁰_пом уровням входного напряжения, при котором еще не происходят изменения уровня выходного напряжения микросхемы;

7. Средне потребляемая мощность P_{потр ср} = (P⁰_потр + Р¹_потр)/2 , где P⁰_потр и Р¹_потр - мощности, потребляемые микросхемой в состоянии соответственно логического нуля и единицы на выходе;

8. Коэффициент объединения по входу К_об, показывающий, какое число аналогичных логических ИМС можно подключить к входу данной схемы, и определяющий максимальное число входов логической ИМС;

Коэффициент разветвления по входу Кразв, показывающий какое количество аналогичных нагрузочных микросхем можно подключить к выходу данной ИМС, и характеризующий нагрузочную способность логической ИМС.

Диодно-транзисторная логика. Одним из первых семейств цифровой логики мы рассмотрим диодно-транзисторную логику. Основная схема ДТЛ приведена в соответствии с рисунком 1а.

Рис. 1

Если отбросит часть схемы, изображенную пунктиром, схема превращается в инвертор, и по ней можно построить передаточную характеристику Ux от Ua. Если напряжение на входе А равно 0, то диод VD1 смещен в прямом направлении и напряжение U1 равно +0,6 В. Эта величина недостаточна для открывания диодов VD2 и VD3 и перехода база-эмиттер транзистора VТ1.

Поэтому ток i1 течет через диод VD1, источник напряжения Ua и на землю. Транзистор VТ1 закрыт, при этом Ux = +5 В. Если Ua увеличивается, то U1 также растет до тех пор, пор пока не достигнет 1,2 В. При этом U1 = 1,8 В. В этот момент VD2, VD2, VТ1 открываются и ток i1 течет через транзистор VТ1 и переводит его в насыщение. Дальнейшее увеличение напряжение Ua запирает диод VD1. но не может повлиять на величину U1 или состояние транзистора VТ1. Это относительно резкое изменение величины напряжение Ux от +0,5 В до величены на насыщенном транзисторе Uкэ нас приведено, в соответствии с рисунком 1б. Из графика видно, что интервалы напряжений, соответствующие логическим состояниям 0 и 1, примерно равны

0?U₀?1.2 B

1.5?U₁?5 В

Практически U₀ обычно меньше 0,4 В, а U₁ очень близко к 5 В, что обеспечивает хороший шумовой запас по постоянному току.

Если на вход подано напряжение, соответствующее логической 1, то диод VD₁ смещен в обратном направлении и, следовательно, потребляет минимальную мощность с выхода предыдущей схемы. Однако если на входе поддерживается напряжение логического 0, то ток i₁ должен течь из входной клеммы элемента через насыщенный транзистор на землю. Это соответствует одной единичной нагрузке. Если к одному выходу подсоединено n входов, то насыщенный транзистор должен пропускать ток, в n раз больше чем i₁. Если n увеличивается, то будет расти и напряжение U_a, что эквивалентно увеличению напряжения выходного транзистора. Этот эффект приведен в соответствии с рисунком 1б, где передаточная характеристика изображена для случая одной выходной единичной нагрузки и для случая восьми единичных нагрузок (максимально допустимое количество для базового элемента ДТЛ). цифровой сигнал микропроцессор компьютер

Если к схеме, в соответствии с рисунком 1а, добавить второй диод для получения входа U_b, то напряжение U_x будет соответствовать логической 1, если хотя бы один из входов будет в состоянии логического нуля. Логический нуль на выходе можно получить только в том случае, если на обоих входах присутствует напряжение логической единице, т.е. логическая операция выполняемая данной схемой имеет вид:

Х =

Что соответствует операции НЕ-И. Добавлением дополнительных диодов для расширения объема входа число входов в базовом элементе ДТЛ НЕ-И может доведено до 20.

Если выходы двух (и более) ДТЛ элементов НЕ-И соединены вместе, результирующая схема осуществляет операцию И на выходов элементов НЕ-И. Из схемы видно, что если хотя бы на одном из двух выходов присутствует напряжение логического нуля, то общий выход находится в состоянии логического нуля. Если оба выхода элемента НЕ-И в состоянии логической 1, то на выходе - тоже логическая единица. Такое соединение называется проводным И. Выходная нагрузочная способность такой схемы должна быть уменьшена на одну единичную нагрузку для каждого дополнительного выхода проводном соединении, так как следует учитывать возможность шунтирования общего выхода коллекторными сопротивлениями транзисторов, выходные напряжения которых соответствуют логической единицы.