Цифровое устройство обработки данных

Общая часть задания. В памяти, с адреса 00, записан массив из 16 однобайтовых чисел со знаком, представленных в дополнительном коде. Подсчитать количество чисел, удовлетворяющих условию х1, результат записать в память по адресу 10₁₆. Числа, удовлетворяющие условию х2, модифицировать и записать в память по исходному адресу.

Задание согласно варианту (№12).

Условие X1: Число в старшей тетради > 7;

Условие X2: Число не кратно 2;

Операция: Логическая операция или с маской A6h;

Тип триггера JK.

1. Структура цифрового устройства обработки данных

Цифровое устройство обработки данных (процессор) при проектировании можно представить в виде системы, состоящей из операционного устройства (ОУ) и управляющего устройства (УУ) (Рис.1).

Описание управляющего автомата на языке Verilog

//oper automat

module automatv (c,x1,x2,x3,we,inc,wn,ina,q,res);

input c,x1,x2,x3;

output we,inc,wn,ina,res;

reg we,inc,wn,ina,res;

output q;

reg[2:0]q;

always @(posedge c)

case (q)

3'b000:begin res=0;

q=3'b001;end

3'b001:

if (x1) begin

q=3'b010;

inc=1; end

else if (x2) begin

q=3'b011;

we=1;end

else begin q=3'b100;

ina=1; end

3'b010:begin inc=0;

if (x2)begin

q=3'b011;we=1;

end

else begin

q=3'b100;

ina=1;end

end

3'b011:begin we=0;

q=3'b100;

ina=1;end

3'b100:begin ina=0;

if (x3)begin

q=3'b101;

wn=1;we=1;end

else begin

q=3'b001;end

end

3'b101: begin

wn=0;

we=0;

res=1;

q=3'b000;end

endcase

endmodule

5. Тестирование управляющего автомата

При разработке устройства курсового проекта необходимо выбрать ПЛИС, содержащую блоки памяти, и сделать это следует на этапе проектирования управляющего автомата. Из меню необходимо выбрать Assign / Device, и в открывшемся окне указать семейство: Device Family - FLEX10KE и тип микросхемы: Devices - AUTO.

Для тестирования управляющего автомата необходимо по графу составить таблицу изменений состояний автомата при всех возможных комбинациях управляющих сигналов и выделить циклы повторяющихся состояний.

Последовательность состояний, формируемая при х1=1, х2=1 и х3=1 соответствует основному циклу алгоритма, в котором имеются все состояния. Такой цикли целесообразно использовать при отладке автомата и операционного устройства. Необходимо проверить формирование всех управляющих сигналов, соответствие алгоритму моментов их появления. После удачного тестирования автомата создайте символ.

В проекте необходимо представить иерархический проект управляющего автомата с вариантом описания на языке Verilog.

Иерархический проект «тестирование автоматов»:

Временные диаграммы:

X1=0, X2=0, X3=0:

X1=1, X2=0, X3=0:

X1=0, X2=1, X3=0:

X1=1, X2=1, X3=0:

X1=0, X2=0, X3=1:

X1=1, X2=0, X3=1:

X1=0, X2=1, X3=1:

X1=1, X2=1, X3=1:

Вывод: оба описания управляющего автомата работают верно, в соответствии с поставленными условиями.

6. Разработка АЛУ и счетчиков

цифровой триггер verilog управляющий автомат

Для построения устройства в соответствии с функциональной схемой (Рис. 2) необходимо создать модули АЛУ и счетчиков.

В схеме АЛУ (Рис. 8) формируются признаки, и выполняется модификация данных. Признак х1 = 1, если число отрицательное, признак х2 = 1, если число нечетно. Модификация данных - поменять местами тетрады в байте. Для АЛУ создан символ, который будет использован в схеме устройства.

Для построения счетчиков выбраны модули, описание на языке Verilog. В устройстве содержатся два счетчика, описания которых различаются разрядностью выходных сигналов. Счетчик адреса - 5-разрядный, а счетчик чисел - 8-разрядный. Счетчики должны срабатывать по фронту синхроимпульсов и иметь входы разрешения счета и синхронного сброса. Это необходимо для работы системы синхронизации. После компиляции каждого из описаний необходимо создать символы модулей «count5» и «count8».

Описание счетчика count5 на языке verilog:

//5 razr

module count5(c,ina,res,a);

input c,ina,res;

output [4:0]a;

reg[4:0]a;

//output x3;

//reg x3;

always @(posedge c)

if (res==0&ina==1) a=a+1'b1;

else if (res==1)a=0;

endmodule

Символ счетчика count5:

Временные диаграммы счетчика count5:

Вывод: счетчик работает верно.

Описание счетчика count8 на языке verilog:

//8 razr

module count8(c,inc,res,n);

input c,inc,res;

output [7:0]n;

reg[7:0]n;

always @(posedge c)

if (res==0&inc==1) n=n+1'b1;

else if (res==1)n=0;

endmodule

Символ счетчика count8:

Временные диаграммы счетчика count8:

Вывод: счетчик работает верно.

7. Разработка принципиальной схемы устройства

Принципиальная схема устройства составляется по функциональной схеме (см. рис. 2), в виде файла «device1.gdf». Вначале необходимо выбрать все модули устройства.

В качестве устройства памяти из библиотеки «mega_lpm» выбран параметризированный модуль «lpm_ram_dq», в котором имеются раздельные шины для входных и выходных данных. После выбора модуля открывается окно редактирования выводов и параметров модуля. В верхней части окна «Edit Ports/Parameters» необходимо для вывода «Outclock» выбрать «Unused - неиспользуемый», а для всех остальных выводов выбрать «Used».

Значения параметров «Parameter Value» необходимы следующие: «LPM_Address_Control» - «Registred» (синхронный, фиксируемый в регистре), «LPM_InData» - «none» (по умолчанию), «LPN_NumWords» - «none», «LPM_OutData» - «Unregistred» (асинхронный), «LPM_Width» - 8 (разрядность данных), «LPM_WidthAd» - 5 (разрядность адреса). В строке «LPM_File» впоследствии необходимо указать путь к файлу инициализации памяти. Выбранные сигналы определяют разрядность и емкость памяти, а также асинхронное чтение из памяти, при котором изменение данных на выходе происходит сразу же после смены адреса.

Символ устройства памяти LPM_RAM_DQ:

Мультиплексор для коммутации 8-разрядных шин на два направления выбран из библиотеки макрофункций «mf».

На схеме также содержится управляющий автомат, который будет запускать, и синхронизировать устройства схемы посредством управляющих сигналов.

Код адреса используется для формирования признака «x3» - конец массива. При х3 = 1 производится запись кода счетчика «n» в ячейку, адрес которой на 1 больше последнего адреса массива.

Схема Мультиплексора:

Временные диаграммы:

Вывод: мультиплексор работает верно.

Шины на схеме имеют обозначения: q[2..0] - состояния автомата, a[4..0] - адрес памяти, do[7..0] данные с выхода памяти, d[7..0] - модифицированные данные с выхода АЛУ, n[7..0] - код счетчика чисел, удовлетворяющих условию х1, di[7..0] данные на входе памяти, предназначенные для записи.

8. Моделирование устройства

Время моделирования установлено 12 мкс. из меню редактора диаграмм File/End Time.

1 этап отладки выполняется с фиксированными значениями признаков на входах управляющего автомата, и с блокировкой записи в память. Для модуля LPM_RAM_DQ сигнал we = 0 (вывод подключен к метке g - gnd), а вывод we управляющего автомата не используется. В результате запись в память происходить не будет, содержимое памяти на данном этапе не модифицируется. Признаки результата на входах управляющего автомата временно зафиксированы: х1 = 1, х2 = 1, х3 = 1, для этого входы необходимо подключить к метке «v». Такое сочетание признаков соответствует основному циклу алгоритма.

Для проверки работы памяти, АЛУ и формирователей признаков необходимо инициализировать память.

Тестовый массив данных содержит 4 группы по 4 числа. Каждой группе чисел соответствует определенная комбинация признаков: 1 группа, х2 = 0, х1 = 0 - четные числа старший разряд<=7 (например, 12, 24, 46,68); 2 группа, х2 = 0, х1 = 1 - четные старший разряд>7 (8A, 9C, AE, B0); 3 группа, х2 = 1, х1 = 0 - нечетные старший разряд<=7 (13,35, 57,69); 4 группа, х2 = 1, х1 = 1 - нечетные старший разряд>7 (89, 9B, AD, BF). записи

Данные записаны в файл d.mif.

Схема Устройства Device1:

Временная диаграмма:

2 этап отладки

На управляющий автомат поданы сигналы Х, формируемые в АЛУ. Выходной сигнал автомата «we» подан на управление записью в память, для этого сигнала добавлен терминал для вывода сигнала при моделировании. В результате схема устройства приводится к окончательному виду, предназначенному для завершающего этапа тестирования устройства с замкнутыми обратными связями.

Схема Устройства Device1:

Временная диаграмма:

Размещено на Allbest.ru