Спеціалізований арифметико-логічний пристрій комп’ютера (АЛП) для виконання операцій додавання та віднімання

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Курсова робота

«Спеціалізований арифметико-логічний пристрій комп'ютера (АЛП) для виконання операцій додавання та віднімання»

Вступ

Комп'ютерна схемотехніка - це технічний напрямок, зв'язаний із розробкою, обслуговування цифрових комп'ютерних, комп'ютеризованих та інтегрованих систем.

Швидке розширення областей застосування електричних пристроїв - одна з особливостей сучасного наукового-технічного прогресу. Цей прогрес в певні мірі пов'язаний з впровадженням інтегральних мікросхем в комп'ютерну техніку. Застосування інтегральних мікросхем дозволило удосконалити і створити нові методи проектування, конструювання і виробництва радіоелектронної апаратури призначення, підвищити їх технічні і експлуатаційні характеристики, традиційно виконаних на механічних принципах дії.

Метою курсового проекту є здобуття навиків проектування цифрових пристроїв, а саме створення спеціалізованого арифметико-логічного пристрою комп'ютера на виконання операції додавання чи віднімання в доповняльному коді. Тема курсового проекту «Спеціалізований арифметико-логічний пристрій комп'ютера» актуальна у зв'язку з широким застосуванням цифрової обчислювальної техніки.

Курсовий проект складається з двох частин: пояснювальної записки і графічного матеріалу.

Курсове проектування містить такі етапи:

­ визначення теми і оформлення завдання на курсове проектування;

­ безпосереднє виконання курсового проекту;

­ оформлення пояснювальної записки та графічного матеріалу;

­ захист курсового проекту.

1. Аналіз арифметико-логічних пристроїв

арифметичний логічний пристрій комп'ютер

Арифметико-логічний пристрій (АЛП) - блок центрального процесора, який під управлінням пристрою управління призначення для виконання арифметичних операцій і логічних перетворень над даними, що представлені у вигляді машинних слів, названих в такому випадку операндами.

Арифметично-логічні пристрої в залежності від функцій, що вони виконують, можна розділити на дві частини:

1. Мікропрограмний пристрій, що задає послідовність мікрокоманд.

2. Операційний пристрій, в якому виконуються всі послідовності мікрокоманд.

В склад арифметико-логічного пристрою, умовно, входять регістри, які служать для обробки інформації, що приходить з оперативної чи пасивної пам'яті і логічні схеми, які використовуються для обробки слів за мікрокомандами, які попадають в АЛП з зовнішніх джерел і викликають в ньому перетворення інформації.

Операції що виконуються в АЛП являються логічними операціями, які можна розділити на наступні групи:

­ операції двійкової арифметики для чисел з фіксованою комою;

­ операції двійкової чи шіснадцяткової арифметики для чисел з плаваючою комою;

­ операції десяткової арифметики;

­ операції індексної арифметики (при модифікації адрес команд);

­ операції спеціальної арифметики;

­ операції над логічними командами (логічні операції);

­ операції над алфавітно-цифровими полями.

1.1 Поняття архітектури і структури комп'ютерів

арифметичний логічний пристрій вузол

Комп'ютер - це електронний пристрій, що виконує операції введення інформації, зберігання та оброблення її за певною програмою, виведення одержаних результатів у формі, придатній для сприйняття людиною. За кожну з названих операцій відповідають спеціальні блоки комп'ютера:

­ пристрій введення;

­ центральний процессор;

­ запам'ятовуючий пристрій;

­ пристрій виведення.

Всі ці блоки складаються з окремих дрібніших пристроїв. Зокрема в центральний процесор можуть входити арифметико-логічний пристрій АЛП), внутрішній запам'ятовуючий пристрій у вигляді регістрів процесора та внутрішньої кеш-пам'яті, керуючий пристрій (КП). Пристрій введення, як правило, теж не є однією конструктивною одиницею. Оскільки види інформації, що вводиться, різноманітні, джерел може бути декілька. Це стосується і пристрою виведення.

Запам'ятовуючий пристрій - це блок ЕОМ, призначений для тимчасового (оперативна пам'ять) та тривалого (постійна пам'ять) зберігання програм, вхідних і результуючих даних та деяких проміжних результатів. Інформація в оперативній пам'яті зберігається тимчасово лише при включенному живленні, але оперативна пам'ять має більшу швидкодію. В постійній пам'яті дані можуть зберігатися навіть при вимкненому комп'ютері, протее швидкість обміну даними між постійною пам'яттю та центральним процесором, у переважній більшості випадків, значно менша.

Арифметико-логічний пристрій - це блок ЕОМ, в якому відбувається перетворення даних за командами програми: арифметичні дії над числами, перетворення кодів та ін.

Керуючий пристрій координує роботу всіх блоків комп'ютера. У певній послідовності він вибирає з оперативної пам'яті команду за командою.

Кожна команда декодується, за потреби елементи даних з указаних в команді комірок оперативної пам'яті передаються в АЛП. АЛП настроюється на виконання дії, вказаної поточною командою (в цій дії можуть братии участь також пристрої введення-виведення); дається команда на виконання цієї дії. Цей процес буде продовжуватися доти, доки не виникне одна з наступних ситуацій: вичерпано вхідні дані, з одного з пристроїв надійшла команда на припинення роботи, вимкнено живлення комп'ютера.

Рис. 1.1 - Загальна структура комп'ютера

Описаний принцип побудови ЕОМ носить назву архітектури фон Неймана - американського вченого угорського походження Джона фон Неймана, який її запропонував.

1.2 Основи побудови арифметико-логічних пристроїв

Принцип мікропрограмного керування

Розвиток мікроелектронної бази запам'ятовуючих пристроїв дозволило створити пам'ять, параметри якої суттєво знизили вплив мікропрограмування на продуктивність процесора і ЕОМ в цілому. Розвиток методів паралельної обробки даних та паралельного програмування показало, що складні алгоритми можуть бути ефективно реалізовані за допомогою мікропрограмного керування, що зумовило застосування принципів мікропрограмного управління в ЕОМ високої продуктивності.

Мікропрограмний принцип управління забезпечує реалізацію однієї машинної команди шляхом виконання мікрокоманд, записаних в постійній пам'яті.

Мікрокоманди міститять інформацію про мікрооперації, що виконується протягом одного машинного такту, а також інформацію про формування адреси чергових мікрокоманд.

Реалізація принципу мікропрограмного управління передбачає примусову вибірку мікрокоманд.

Принцип мікропрограмного управління передбачає можливість зберігання мікропрограм системи команд ЕОМ в запам'ятовуючому пристрої того чи іншого типу. Крім того це дозволяє оперативно змінювати систему команд конкретної ЕОМ при вирішенні певного класу задач. 

Для вибору порядку проходження мікрооперацій аналізуються логічні умови, які набувають значення одиниці (так) чи нуля (ні) залежно від значень операндів і результатів обчислень. Мікроалгоритм операції, записаний в термінах мікрооперацій і логічних умов, називається мікропрограмою. Кожна машинна операція має свою мікропрограму.

Операційний та керуючий блоки

Усі цифрові пристрої, у тому числі й АЛП, може бути представленим у вигляді композиції операційного та керуючого пристроїв. В операційному пристрої виконуються арифметико-логічні операції. Керуючий пристрій забезпечує виконання операцій за допомогою послідовності керуючих сигналів, яку він виробляє залежно від мікропрограми. В математичних моделях АЛП перший пристрій подається операційним автоматом, а другий - керуючим автоматом.

Автомамт операцімйний - пристрій цифрової електронної обчислювальної машини, в якому відбуваються перетворення кодів чисел або слів.



Рис. 1.2 - Структура математичної моделі АЛП

Операційний автомат складається із набору регістрів з комбінаційною логікою у входах запом'ятовуючих елементів регістрів. Вхідні сигнали операційного автомату ототожнюються з вихідними сигналами керуючого автомата - сигналами мікрооперацій. Ці сигнали визначають перетворення множини станів операційних автоматів. Вихідними сигналами операційних автоматів є рядки значень логічних умов, які характеризують стани його регістрів.

В теорії зручно розглядати операційний автомат як нескінченний автомат Мура спеціального виду (багаторегістровий автомат).

Операційний автомат (ОА) приймає по входу А операнди, по входу Y - керуючі сигнали {y}, передає на вхід Z результати операції і формує множину значень логічних умов {x}.

Керуючий автомат (КА) генерує послідовність керуючих сигналів, яка передбачена мікропрограмою і відповідає значенням логічних умов. Інакше кажучи, керуючий автомат задає порядок виконання дій в операційному автоматі, який виходить з алгоритму виконання операцій. Найменування операції, яку необхідно виконувати у пристрої, визначається кодом операції. По відношенню до керуючого автомату сигнали коду операції, за допомогою яких кодується найменування операції, і повідомлювальні сигнали х1,…, хi, які формуються в операційному автоматі, грають однакову роль: вони впливають на порядок генерування керуючих сигналів y. Тому сигнали коду операції і умовні сигнали відносяться до одного класу - до класу повідомлювальних сигналів, які поступають на вхід керуючого автомату. 
тобто кожна операція - це визначена послідовність мікрооперацій. які називаються мікроопераціями що містить більш прості операції що будь-яка операція розглядається як складнаВ основі опису керуючих автоматів лежить принцип мікропрограмного керування.

Керуючий автомат (КА) приймає по входу X логічні умови {x} і залежно від їх значень та коду операції по входу F формує послідовність керуючих сигналів {y}.

Класифікація арифметико-логічних пристроїв

Арифметико-логічні пристрої класифікують за такими ознаками:

­ способом оброблення даних - паралельні, послідовні, паралельно-послідовні;

­ системою числення - двійкові, десяткові та ін.;

­ формою подання чисел - з плаваючою комою, з фіксованою комою, цілі двійкові та десяткові числа;

­ часом виконання операцій - синхронні та асинхронні;

­ способом виконання мікрооперацій - із закріпленими мікроопераціями, із спільними операціями;

­ типом керуючого автомата - зі схемною або програмовною логікою;

­ методом побудови - багатофункціональні та блокові.

За способом дії над операндами АЛП діляться на послідовні та паралельні. У послідовних АЛП операнди представляються у послідовному коді, а операції проводяться послідовно у часі над їх окремими розрядами. У паралельних АЛП операнди представляються паралельним кодом і операції відбуваються паралельно у часі над усіма розрядами операндів.

За способом представлення чисел розрізняють АЛП:

­ для чисел з фіксованою комою;

­ для чисел з плаваючою комою;

­ для десяткових чисел.

За характером використання елементів та вузлів АЛП діляться на блокові і багатофункціональні. У блоковому АЛП операції над числами з фіксованою і плаваючою комою, десятковими числами і алфавітно-цифровими полями виконуються в окремих блоках, при цьому підвищується швидкість роботи, так як блоки можуть паралельно виконувати відповідні операції, але значно зростають витрати устаткування. У багатофункціональних АЛП операції для всіх форм представлення чисел виконуються одними і тими ж схемами, які комутуються потрібним чином в залежності від необхідного режиму роботи.

За своїми функціями АЛП є операційним блоком, що виконує мікрооперації, що забезпечують прийом з інших пристроїв (наприклад, пам'яті) операндів, їх перетворення і видачу результатів перетворення в інші пристрої. Арифметико - логічний пристрій управляється керуючим блоком, що генерує керуючі сигнали, які ініціюють виконання в АЛП певних мікрооперацій. Генерується управляючим блоком послідовність сигналів визначається кодом операції команди і сповіщають сигналами.

Узагальнена структура арифметико-логічних пристроїв

Узагальнену і найбільш поширену структуру арифметично-логічного пристрою подано на рис 1.3.

В АЛБ виділяють комбінаційний суматор SM, вхідні регістри А і В для приймання операндів та вихідний регістр С для записування результату. В АЛБ є логічні схеми, які виробляють множини {хі} сигналів логічних умов (ознак результату), наприклад, нульовий або від'ємний результат та ін.



Рис. 1.3 - Узагальнена структура АЛП

Регістри загального призначення використовують для приймання і зберігання операндів, проміжних та кінцевих результатів. Блок контролю забезпечує перевірку правильності виконання арифметико-логічних операцій одночасною реалізацією тієї ж команди дублюючою апаратурою і порівнянням результатів або виконанням дій над спеціальними кодами, одержаними від операндів під час додавання за модулем два, модулем три та ін. У разі виявлення помилок і збоїв у роботі ОА блок контролю посилає в КА код помилок {kі}.

На АЛП поступає код операції від центрального пристрою керування. Застосування в АЛП пристроїв керування зі схемною логікою прискорює виконання операцій. Застосування КА з програмовною логікою забезпечує гнучкість мікропрограмування, дозволяє змінювати склад мікропрограм у разі введення нових команд. У сучасних АЛП можуть поєднуватись обидва типи КА.

1.3 Типові функціональні вузли комп'ютерів

У комп'ютерах команди виконуються послідовністю мікрооперацій елементарних дій в одному машинному такті), наприклад, інкремент (збільшення), декремент (зменшення) слова, зсув, інверсія, пересилання слова і т. ін. Електронні схеми, призначені для виконання мікрооперацій, азиваються типовими функціональними вузлами комп'ютера.

За логікою роботи функціональні вузли поділяють на комбінаційні (автомати без пам'яті) і накопичувальні (автомати з пам'яттю).

У комбінаційних вузлах стан виходів залежить тільки від комбінації вхідних сигналів у певний момент часу. До комбінаційних типових функціональних вузлів належать:

­ двійкові та двійково-десяткові суматори - призначені для додавання двох двійкових або двійково-десяткових чисел;

­ дешифратори - використовуються для дешифрації вхідного двійкового позиційного коду;

­ шифратори - перетворюють вхідний унітарний код у вихідний двійковий позиційний;

­ мультиплексори - комутатори множини вхідних ліній на єдину вихідну;

­ демультиплексори - комутатори єдиної вхідної лінії на одну із множини вихідних;

­ компаратори - виробляють ознаки порівняння слів на: дорівнює, більше, менше;

­ схеми контролю за модулем два - використовуються для контролю інформації в процесах зберігання, передачі та виконання операцій;

­ перетворювачі кодів - призначені для перетворення коду з однієї форми в іншу, наприклад, прямого коду в доповняльний.

У накопичувальних вузлах логічний стан виходів визначається як комбінацією вхідних сигналів, так і станом пам'яті в певний момент часу. До накопичувальних (послідовнісних) типових функціональних вузлів належать:

­ регістри - призначені для записування, тимчасового зберігання і видачі двійкової інформації;

­ лічильники - призначені для рахування імпульсів.

1.4 Етапи логічного проектування функціональних вузлів комп'ютерів

Проектування типових функціональних вузлів комп'ютера містить у собі такі етапи:

1. Змістовна постановка задачі. Указують тип і розрядність проектованого вузла, особливості його зв'язків з іншими вузлами, тип схемної логіки, вимоги до швидкодії споживаної потужності.

2. Аналіз розмірності (розрядності) задачі. На основі аналізу розмірності задачі приймають рішення про проектування вузла як цілісної системи або, у випадку великої розмірності, розбивають його на модульно-розрядні частини. Наприклад, синтезується однорозрядний суматор і потім за допомогою ланцюгів перенесення будується регулярна структура багаторозрядного суматора.

3. Формалізоване задання алгоритмів роботи вузла. Логіку функціонування вузла задають таблицями істинності чи мікрооперацій, графом, картами Карно.

4. Подання алгоритмів роботи вузла аналітичними виразами. Вигляд логічних рівнянь залежить від способу формалізованого задання роботи вузла. У разі використання таблиць істинності логічні рівняння записуються в канонічних формах - досконалих диз'юнктивних (ДДНФ) чи кон'юнктивних (ДКНФ) формах. Якщо робота вузла описується таблицею мікрооперацій, то в логічні рівняння як змінні включаються також і керуючі сигнали.

5. Мінімізація одержаних логічних рівнянь, поданих у вигляді ДДНФ. Зручно виконувати за допомогою карт Карно чи діаграм Вейча (якщо число змінних не більше шести). Якщо число змінних більше шести, то використовують машинні способи мінімізації. Мінімізовані форми логічних рівнянь забезпечують побудову схем меншої вартості.

6. Перетворення мінімальних форм рівнянь до вигляду, зручного для реалізації в заданому елементному базисі. Проектування вузлів часто здійснюють на універсальних логічних елементах НЕ І або НЕ ЧИ. Для переходу до такого елементного базису виконують перетворення мінімальних диз'юнктивних або кон'юнктивних нормальних форм за допомогою правил подвійної інверсії з наступним застосуванням правил де Моргана.

1.5 Синтез заданого функціонального вузла

Для правильної роботи арифметико-логічного пристрою комп'ютера на виконання операції додавання чи віднімання в доповняльному коді нам потрібно синтезувати такі основні функціоналні вузли комп'ютера: лінійний дешифратор на три входи х₁-х₃ і вісім прямих виводів F0 - F7; схема контролю за парністю; схема перетворювача прямого коду в доповняльний.

Проектування лінійного дешифратора на три входи х₁-х₃ і вісім прямих виводів F0 - F7.

Логіка функціонування дешифратора задається таблицею іс-тинності (табл. 1.1.).

Таблиця 1.1 - Таблиця істинності лінійного дешифратора «3>8»

Х3	Х2	Х1	F0	F1	F2	F3	F4	F5	F6	F7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

На підставі даних табл. 1.1 записується система логічних рівнянь для прямих виходів лінійного дешифратора у ДДНФ:

F0?= Х 3 Х 2 Х 1; F1?= Х 3 Х 2 Х 1; F2?= Х 3 Х 2 Х 1; F3?= Х 3 Х 2 Х 1;

F4?= Х 3 Х 2 Х 1; F5?= Х 3 Х 2 Х 1; F6?= Х 3 Х 2 Х 1; F7?= Х 3 Х 2 Х 1.

Згідно із системою для побудови лінійного дешифратора «3>8»

необхідно використати 8 тривходових логічних елементів І та три елементи НЕ (рис. 1.4).

Рис. 1.4. Принципіальна схема лінійного дешифратора «3>8» з прямими виходами

Проектування схеми контролю за парністю.

У комп'ютерах широко використовується контроль парності (синонім - за паритетом або відповідністю). Цей спосіб заснований на допущенні, що в двійковому числі найчастіше виникають одиничні помилки - втрата або поява зайвої одиниці. У обох випадках число одиниць зміниться на одну. Якщо двійкове число мало непарне число одиниць, то після одиничної помилки воно виявиться парним і навпаки.

На практиці контроль парності здійснюється таким чином. Для підвищення ефективності контролю двійкове слово розбивається на частини, як правило, байти. До кожного байта додається додатковий контрольний розряд. Вміст контрольного розряду залежить від вибраного способу контролю (за парністю або непарністю). При контролі за парністю значення контрольного розряду виби рається таким, щоб загальне число одиниць у байті й контрольному біті було парним.

У разі контролю за парністю значення контрольного (паритетного) біта визначається додаванням за модулем два значень розрядів байта:

Fк.п = A1 ? A2 ? A3 ? A4 ? A5 ? A6 ? A7 ? A8.

У разі контролю за непарністю значення контрольного біта набуває такого виразу:

Fк.н = A1 ? A2 ? A3 ? A4 ? A5 ? A6 ? A7 ? A8 = Fк.п.

Умову парності отримуємо складанням за модулем два восьмирозрядного слова, що реалізується за допомогою ступінчастого включення двовходових елементів ВИКЛЮЧАЛЬНЕ ЧИ (рис. 1.5):

* на першому рівні отримують функції F1 - F4:

F1 = А1?A2;

F2 = А3?А4;

F3 = A5?A6;

F4 = А7?A8;

* на другому і третьому рівнях реалізуються функції:

F5= F1?F2;

F6 = F3?F4;

М = F5?F6.

Для задання ознаки контролю вводиться керуючий сигнал V, який разом із сигналом М поступає на входи схеми виключальне ЧИ в четвертому рівні; на прямому й інверсному виходах цього рівня формуються пряме й інверсне значення контрольного розряду:

F = M ?V;

F = M ?V.

Рис. 1.5. Схема контролю за парністю

Проектування схеми перетворювача прямого коду в доповняльний.

Доповняльний код додатного двійкового числа збігається з його прямим і оберненим кодами. Доповняльний код від'ємного двійкового числа утворюється з його оберненого коду додаванням до молодшого розряду одиниці.

Знаковий розряд прямого коду використовується як керуючий сигнал: якщо Хзн = 0, то вихідний код повторює значення вхідного; якщо Хзн = 1 реалізується перетворення згідно з табл. 1.2.

Карту Карно відповідно до табл. 1.2 для отримання мінімальних форм функцій перетворення прямого коду в доповняльний показано на рис. 1.6.

Таблиця 1.2. Відповідність між кодами беззнакових розрядів.

Прямий код	Доповняльний код	Прямий код	Доповняльний код
X4	X3	X2	X1	Y4	Y3	Y2	Y1	X4	X3	X2	X1	Y4	Y3	Y2	Y1
0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0
0	0	0	1	1	1	1	1	1	0	0	1	0	1	1	1
0	0	1	0	1	1	1	0	1	0	1	0	0	1	1	0
0	0	1	1	1	1	0	1	1	0	1	1	0	1	0	1
0	1	0	0	1	1	0	0	1	1	0	0	0	1	0	0
0	1	0	1	1	0	1	1	1	1	0	1	0	0	1	1
0	1	1	0	1	0	1	0	1	1	1	0	0	0	1	0
0	1	1	1	1	0	0	1	1	1	1	1	0	0	0	1

Рис. 1.6. Карта Карно для функцій перетворювача прямого коду в доповняльний: а - Y1; б - Y2; в - Y3; г - Y4

На основі карт Карно з урахуванням знакового розряду Хзн прямого коду для функцій Y1, Y2, Y3, Y4, що представляють виходи перетворювача, отримуємо:

Y_зн = X _зн; Y₁ = X ₁; Y₂ = X ₂?X ₁ X _зн;

Y₃ = X ₃?(X ₂?X ₁) X _зн; Y₄ = X ₄? (X ₃?X ₂?X ₁) X _зн.

У загальному вигляді для Yi справедливе рівняння:

Y_i=X _i ?(X _i?1 ?? X _i?2 ?…? X ₁) X _зн.

Схеми перетворювачів прямого коду в доповняльний на основі виразів показано на рис. 1.7.

Рис. 1.7. Схеми перетворювачів прямого коду в доповняльний

2. Проектування спеціалізавоного арифметико-логічного пристрою для операцій додавання і віднімання. Шифр - АЛП

2.1 Початкові дані до проекту

Перед проектуванням спеціалізованого арифметико-логічного пристрою для операцій додавання і віднімання нам дано такі початкові дані до проекту:

1. Типи арифметичних операцій - додавання та віднімання двійкових чисел.

2. Початковий код подання операндів - доповняльний.

3. Розрядність операндів - 8 біт.

4. Код виконання операцій у суматорі - доповняльний.

5. Структура операційного блока - із закріпленими мікроопераціями.

6. Тип керуючого блока - автомат Мілі з пам'яттю на T-тригерах.

7. Схема логічної ознаки переповнення розрядної сітки.

Схема логічної порозрядної операції ВИКЛЮЧАЛЬНЕ І кодів початкових операндів А і В.

Елементна база - інтегральні схеми ТТЛШ серій К1531, КР1533

2.2 Алгоритми додавання і віднімання двійкових чисел

Алгоритм додавання та віднімання двійкових чисел можна виконувати в обернених або доповняльних кодах. У сучасних комп'ютерах часто операнди зберігаються у пам'яті і оброблюються в доповняльних кодах. Використання доповняльних кодів в операціях додавання і віднімання та для зберігання операндів у пам'яті має такі переваги:

­ однозначне подання знака результату як додатного, так і від'ємного;

­ під час записування в пам'ять від'ємного результату не витрачається час для його перетворення в прямий код;

­ менше дій для аналізу знака результату, зокрема переповнення розрядної сітки.

Алгоритм додавання (код команди К[1]) або віднімання (код команди К[2]) виконується у такій послідовності:

­ у регістри RGA і RGB із вхідної шини один за одним паралельним кодом записуються відповідні їм операнди А і В;

­ під час операції віднімання (код команди К[2]=1) операнд В безумовно інвертується;

­ мікрооперації додавання або віднімання виконуються в доповняльних кодах протягом одного машинного такту;

­ аналізується результат операції. Проводиться контроль за виникненням одиничної помилки - контроль за парністю. При контролі за парністю значення контрольного розряду виби рається таким, щоб загальне число одиниць у байті й контрольному біті було парним. Таким чином у двійковому числі найчастіше виникають одиничні помилки - втрата або поява зайвої одиниці. У обох випад ках число одиниць зміниться на одну. Якщо двійкове число мало непар не число одиниць, то після одиничної помилки воно виявиться парним і навпаки.

2.3 Функціональна схема арифметико-логічного пристрою для операцій додавання та віднімання

Функціональну схему восьмирозрядного АЛП для виконання мікропрограми додавання та віднімання подано композицією модуля операційного блока МОБ і модуля керуючого блока МКБ. Схема містить:

­ регістри RGA і RGВ для приймання із вхідної шини Ш1 операндів А і В та їх зберігання протягом часу виконання мікропрограми;

­ схему інвертування BIN змісту регістра RGB;

­ схему NAND для порозрядного логічного ВИКЛЮЧАЛЬНЕ I кодів операндів А і В;

­ схеми електронних ключів SW1 і SW2 для комутації операндів;

­ комбінаційний суматор SM. На вхід перенесення сумматора подається логічна одиниця при операції віднімання;

­ регістр результату RGD;

­ схему ознаки переповнення Р;

­ модуль керуючого блока МКБ3 на основі автомата Мілі з пам'яттю на Т-тригерах.

2.4 Мікропрограма додавання та віднімання двійкових чисел

Суміщена мікропрограма додавання та віднімання двійкових чисел має вигляд:

Початок. Якщо К[1] або К[2], то М1, інакше - чекати

М1 y1: RGA:= A <приймання першого операнда>

y2: RGB:= В <приймання другого операнда>

Якщо К[1], то

y3: RGC:= В, інакше

y4: RGC:= В <пересилання з інвертуванням другого операнда>

Якщо К[1], то

у5: SM:= В + С, інакше у6: SM:= В + С + 1

Якщо П3_, то перейти до МІ, інакше

y7: RGD:= SM <присвоєння результату>

y8: Ш 2:= D <пересилання результату в оперативну пам'ять>

Перейти до Мі

МІ y9: Тп:= ПП <фіксація переповнення>

Мі Кінець.

2.5 Принципіальна схема модуля операційного блока МОБ

Модуль МОБ3 будується на мікросхемах ТТЛШ серії КР1533 за винятком суматора, взятого із серії К1531.

Принципіальна схема модуля МОБ містить:

­ DD1, DD2 - два восьмирозрядні регістри RGA і RGB типу ИР35;

­ DD3, DD4 - дві мікросхеми типу ЛП5. Призначені для інвертування змісту регістра RGB;

­ DD5-DD8 - чотири мікросхеми типу ЛИ1. Реалізують схеми електронних ключів;

­ DD9 - мікросхему допоміжного регістра RGС типу ИР35, позиційне позначення;

­ DD10, DD11 - дві мікросхеми чотирирозрядних суматорів типу ИМ6;

­ DD12 - мікросхему регістра результату з трьома станами типу ИР22.

2.6 Проектування модуля керуючого блока МКБ

Проектування модуля МКБ на основі автомата Мілі з пам'яттю на Т-тригерах виконується в такій послідовності.

1. Розмічається закодований граф мікропрограми додавання і віднімання. Визначається максимальна кількість станів автомата Мілі, яка дорівнює L = 6. Для реалізації такої кількості станів необхідно використати n =log₂6= 3 тригери.

2. На основі розміченого графу мікропрограми будується граф автомата Мілі (рис. 2.1), який інтерпретує мікропрограму додавання і віднімання.



Рис. 2.1 - Граф автомата Мілі для інтерпретації мікропрограми додавання і віднімання

3. Стани автомата Мілі кодуються значеннями виходів трьох Т-тригерів: z₁ = ₃₂₁, z₂ = ₃₂Q₁,…, z₆ = Q₃₂Q₁.

4. На основі графу автомата Мілі записується його структурна таблиця переходів (табл. 2.1).

Таблиця 2.1. Структурна таблиця переходів автомата Мілі для інтерпретації мікропрограми додавання і віднімання

zi	k (zі)	zj	k (zj)	{xi}	{yi}	Т-тригери
						Т3, Т2, Т1
z1	000	z1 z2 z2	000 001 001	1 2 в1 1 в2	- y1 y1	? Т1 Т1
z2	001	z3	010	1	y2	Т2
z3	010	z4 z4	011 011	в1 1	y3 y4	Т2, Т1 Т2, Т1
z4	011	z5 z5	100 100	в1 1	y5 y6	Т3 Т3
z5	100	z6 z1	101 000	1 х1	y7 y9	Т3, Т1 -
z6	101	z1	000	1	y8	-

5 На підставі даних табл. 2.1 записуються системи логічних рівнянь:

­ для вихідних сигналів:

y₁=z₁в₁?z₁₁в₂=z₁в₁?z₁в₂ (використовується тотожність в₁?₁в₂ =в₁?в₂);

y₂=z₂;

y₃=z₃в₁;

y₄=z₃₁;

y₅=z₄в₁;

y₆=z₄₁;

y₇=z₅₁;

y₈= z₆;

y₉= z₅ х₁.

­ для функцій збудження входів Т-тригерів:

Т₁= z₁в₁?z₁₁в₂?z₃? z₅₁= z₁в₁? z₁в₂? z₃? z₅₁=y₁?z₃?y₇ (враховуючи вирази для вихідних сигналів мікрооперацій);

Т₂= z₂ ? z₃;

Т₃= z₄ ? z₅₁= z₄ ? y₇;

­ ознака переповнення ц₃ = х₁ визначається за формулою:

ц₃ = х₁=[8][8] SM[8] ?A[8] C[8] SM[8].

6. Будується принципіальна схема модуля МКБ (рис. 2.4). Відповідність між входами керування мікросхем і сигналами мікрооперацій наведена в табл. 2.2.

Таблиця 2.2. Таблиця відповідності між входами керування мікросхем і сигналами мікрооперацій.

	LA	LB	LC	Tлп	LD		D4=Tли	Тп
Сигнали мікрооперацій	у1	у2	у3? у4	у4	у7	8	Тли = у5 ? у6	у9

Пояснення до табл. 2.2:

­ LA=у₁; LB=у₂ - записування операндів у регістри RGA, RGB;

­ LC= у₃ ? у₄ - записування у регістр RGC, при цьому одночасно формується сигнал LС= у₃ ? у₄ для керування мікросхемами ВИКЛЮЧАЛЬНЕ І;

­ Т_ЛП - сигнал на виході четвертого тригера мікросхеми ТМ9 для керування електронними ключами і входом перенесення Z суматора;

­ LD=у₇ - записування результату у регістр RGD;

­ = ₈ - пересилання результату в пам'ять;

­ Т_ЛИ = у₅ ? у₆ =D₄ - вихід четвертого тригера мікросхеми ТМ9 для керування електронними ключами;

­ Т_П=у₉ - вихід п'ятого тригера мікросхеми ТМ9 для фіксації переповнення.

3. Вибір елементної бази і побудова принципіальної схеми АЛП

3.1 Характеристика сучасної елементної бази

Елементну базу сучасних комп'ютерів складають інтегральні мікросхеми - мікроелектронні вироби з високою щільністю пакування елементів і з'єднань між ними. З погляду специфікації, випробувань, постачання й експлуатації мікросхеми розглядаються як єдине ціле.

Набір цифрових мікросхем із загальними конструктивно - технічними і схемотехнічними ознаками утворює серію інтегральних мікросхем (ІМС). До серії ІМС ставляться такі вимоги:

- наявність функціонально-повної системи логічних елементів, широкий набір типових вузлів і зручність їх застосування (монтаж, компонування, охолодження і взаємозамінність);

- наявність допоміжних мікросхем для узгодження навантажувальних характеристик елементів і формування електричних сигналів;

- досягнення високого рівня технології виробництва мікросхем.

- Логічні, схемотехнічні й експлуатаційні властивості логічних

- елементів визначаються сукупністю характеристик і параметрів, до яких відносять:

- функції логічних елементів - ЧИ, І, НЕ, НЕ-ЧИ, ВИКЛЮЧАЛЬНЕ ЧИ, НЕ-І-ЧИ та ін.;

- логічні угоди - спосіб кодування двійкових змінних потенціальними сигналами - позитивний чи негативний;

- коефіцієнт об'єднання за входом N, який характеризує кількість логічних входів елемента;

- коефіцієнт об'єднання за виходом К₀ - характеризує допустиму кількість з'єднаних між собою виходів логічних елементів;

- коефіцієнт розгалужування N₀;

- потужність споживання і робота перемикання;

- надійність елементів і допустимі значення механічних впливів, діапазони тиску і температури навколишнього середовища, стійкість до радіаційних впливів;

- маса, вартість і конструктивне оформлення.

- У більшості випадків зазначені характеристики і параметри стосуються і ІМС, які реалізовані на цих елементах.

- Прийнято такі визначення і буквені позначення електричних параметрів цифрових мікросхем (ДСТУ 2883-94):

- вхідні U_i і вихідні U_O рівні напруг (індекси - від англійських слів Input і Output);

- вхідний J_j і вихідний J_O струми;

- вхідний струм J_JL - за низького рівня напруги на вході, I_JH - за високого;

- вихідний струм J_OL - за низького рівня напруги на виході, а J_OH - за високого;

Сучасні елементи споживають потужність від мікроватів до десятків міліватів.

Одним з основних параметрів, які визначають сфери використання ІМС, є швидкодія. З цим параметром безпосередньо пов'язані споживана потужність, ступінь інтеграції та інші параметри.

Особливостями схемотехніки ЕЗЛ та її характеристик є:

- можливість об'єднання виходів декількох елементів для утворення нових функцій;

- можливість роботи на низькоомному навантаженні завдяки наявності емітерних повторювачів;

- невелике значення роботи перемикання і незалежність споживаної потужності від частоти перемикання;

- висока стабільність динамічних параметрів у разі зміни температури і напруги живлення;

- використання від'ємного джерела живлення і заземлення колекторних кіл, що зменшує залежність вихідних сигналів від завад у шинах живлення.

До недоліків елементів ЕЗЛ відносять складність схем, значне споживання потужності та труднощі узгодження з мікросхемами ТТЛ і ТТЛШ.

Промисловість випускає ряд серій ЕЗЛ: К100, К137, К138, К187, К223, К229, К700, К500 і К1500. Високі техніко-економічні характеристики мікросхем серій К500 і К1500 обумовили їх широке застосування у швидкодійних цифрових пристроях. Мікросхеми ЕЗЛ серії К500 виготовляють за напівпровідниковою дифузійною планарно-епітаксіальною технологією. Усі компоненти мікросхеми розміщують в одному кристалі кремнію й ізолюють обернено зміщеними переходами. Компоненти формуються дифузією домішок у тонкому епітаксіальному прошарку монокристалічного кремнію.

Мікросхеми ТТЛШ призначено для застосування в цифрових пристроях високої швидкодії. Серії мікросхем ТТЛШ вміщують широкий набір логічних елементів, тригерів, вузлів (регістри, лічильники, суматори та ін.). Наявність готових вузлів у серіях дозволяє зменшувати кількість корпусів мікросхем і одержувати значний виграш в об'ємі апаратури.

Серії елементів ТТЛІІІ мають функціональну і технічну повноту, працюють від джерела живлення плює 5 В, сумісні за рівнями логічних сигналів, а частина - і за розведенням (цоколівкою) виводів корпусів мікросхем.

До першого покоління мікросхем ТТЛІІІ належать серії К530, К531, К533, К555. Вони замінили мікросхеми на елементах ТТЛ серій К130, К131, К155, К134, К158 (роки розробки 1967-1968). За рахунок застосування діода Шотткі між колектором і базою транзистора позбулися насиченого режиму роботи і досягли більш високої швидкодії

Мікросхеми ТТЛШ серій КР1530, КР1531 і КР1533 - це група перспективних мікросхем, які прийшли на зміну серіям К530, КР531, К533, К555.

Серії мікросхем ТТЛШ перекривають широкий діапазон робочих частот: до 30 МГц (серії К533, К555), до 50 МГц (серії КР1533), до 80…100 МГц (серії К530, КР531, КР1531), до 150…200 МГц (серія КР1530).

У нашій країні найбільш освоєні мікросхеми ТТЛШ серії КР1533. їх виготовляють за вдосконаленою епітаксіально - планарною технологією з діодами Шотткі і оксидною ізоляцією, одно- і дворівневою металізованою розводкою. Конструктивно мікросхеми серії КР1533 розміщені в стандартних пластмасових корпусах з кількістю виводів 14, 16, 20 і 24.

Основна галузь застосування КМОН мікросхем - цифрові пристрої середньої швидкодії (до 10 МГц).

Мікросхеми швидкодіючої серії КР1554 мають функціональну і технічну повноту і вміщують логічні елементи, тригери, регістри, лічильники, дешифратори, мультиплексори і т. ін.

3.2 Вибір інтегральних мікросхем для побудови принципіальної схеми арифметико-логічного пристрою

Для побудови швидкодіючих цифрових мікросхем рекомендується використовувати мікросхеми ТТЛШ другого покоління серій КР1530, КР1531 і КР1533. У нашій країні найбільшу номенклатуру виробів має серія КР1533. В її складі є широкий набір чотири- і восьмирозрядних регістрів, дешифраторів, тригерів, логічних елементів.

Вибираючи конкретний тип регістра, враховують такі вимоги:

- високу швидкодію, мінімальну споживану потужність, що забезпечує мінімальну роботу перемикання;

- найбільшу розрядність;

- забезпечення керованого паралельного записування та зчитування інформації;

- наявність входу скидання;

- можливість виконання мікрооперацій зсуву в схемах АЛП при операціях множення та ділення.

Перерахованим вимогам відповідають мікросхеми регістрів типу КР1533ИР35.

Мікросхема КР1533ИР35 - це восьмирозрядний регістр на D - тригерах. Інформація записується по фронту тактового імпульсу при L=1, R =1 і відразу передається на вихід. При R = 0 на виходах регістра встановлюються низькі рівні напруги (лог. 0 при позитивному кодуванні).

Для дешифрації станів пам'яті керуючих автоматів використовують подвоєний дешифратор з індивідуальними інформаційними та стробуючими входами. Якщо Е1 = Е2 = 1, виходи дешифратора установлюються в стан високого рівня, якщо Е1 = Е2 = 0, то здійснюється дешифрація вхідного слова.

Для виконання мікрооперації додавання та віднімання в доповняльних кодах необхідно створити додатковий знаковий розряд П для 8-розрядного комбінаційного суматора SМ. Схема додаткового знакового розряду спрощена, оскільки не потрібна схема перенесення.

Для реалізації розряду П використовують мікросхему КР1533ЛП5, яка містить чотири логічні елементи ВИКЛЮЧАЛЬНЕ I. Два логічні елементи ВИКЛЮЧАЛЬНЕ I реалізують функцію, третій логічний елемент інвертує значення розряду перенесення від суматора. Четвертий логічний елемент ВИКЛЮЧАЛЬНЕ I використовується для вироблення ознаки переповнення.

Для побудови логічних схем пристроїв використовують мікросхеми НЕ, диз'юнкторів, кон'юнкторів.

Указівки до застосування і експлуатації мікросхем серії КР1533:

- температурний діапазон робочого середовища від мінус 10^оС до плюс 70°С;

- нароблення на відмову - 50000 год;

- інтенсивність відмов - не більше 0,9-10⁶ год^-1;

- допустимі відхилення напруги живлення від номінального - не більше ±2%;

- мікросхеми призначені як для автоматизованого, так і ручного монтажу апаратури;

- мікросхеми замінювати тільки при вимкнених джерелах живлення;

- вільні входи підключати до джерела постійної напруги 5В±10% через резистор R = 1кОм або заземляти;

- ємність входу - не більше 5 пФ;

- допускається підключення до виходів ємності не більше 200 пФ, при цьому норми на динамічні параметри не регламентуються;

- допустиме значення статичного потенціалу - до 200 В;

- допускається короткочасна (протягом не більше 5 мс) дія напруги живлення до 7 В;

- власних резонансних частот мікросхем до 20 кГц немає;

- максимальний час фронту наростання та час спаду вхідного імпульсу - не більше 1 мкс.

Висновки

Під час виконання данного курсового проекту було розроблено спеціалізований арифметико-логічний пристрій для комп'ютера, який виконує операцію додавання та віднімання двійкових чисел. Початковий код операндів подається в доповняльних кодах. Розрядність операндів - 8 біт. Для правильної роботи арифметико-логічного пристрою комп'ютера на виконання операції додавання чи віднімання в доповняльному коді було синтезовано наступні основні функціоналні вузли комп'ютера: лінійний дешифратор на три входи х₁-х₃ і вісім прямих виводів F0 - F7; схема контролю за парністю; схема перетворювача прямого коду в доповняльний.

Даний пристрій був побудований з мікросхем серії КР1533, КР1531 типу ТТЛШ.

При розробці спеціалізованого арифметико-логічного пристрою були додержані усі вимоги до виконання курсового проекту:

- одерждано прогресивні технічні рішення;

- проведено аналіз і синтез комбінаційних схем;

- проведено мінімізацію кількості елементів;

- оптимально вибрані сучасні швидкодіючі інтегральні мікросхеми;

- забезпечено електричні режими роботи інтегральних мікросхем;

- додержання всіх вимог чинних державних стандартів.

Список використаної літератури

1. Алексенко А.Г., Шагурин П.И. Микросхемотехника: Учеб. пособие для вузов. - М.: Радио и связь, 1990, - 496 с.

2. Бабич М.П., Жуков І. А. Комп'ютерна схемотехніка. Навч. посібник. - К.: НАУ, 2002. - 508 с.

3. Прикладная теория цифровых автоматов / К.Г. Самофалов, А.М. Романкевич, В.Н. Валуйский и др. - К.: Вища шк., 1987. - 375 с.

4. Схемотехника ЭВМ: Учебник / Под ред. Г.Н. Соловьева. - М.: Высш. шк., 1985. - 391 с.

5. Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги: Справ. Т.3. - М.: КУбК-а, 1997. - 544 с.

6. Логические ИС КР1533, КР1554: Справ. В 2-х частях / И.И. Петровский, А.В. Прибыльский, А.А. Троян, В.С. Чувелев. - М.: Бином, 1993. - 496 с.

7. Логические основы и схемотехника цифровых ЭВМ: Практикум. / В.И. Жабин, В.В. Ткаченко, А.А. Зайцев, Р.Л. Антонов - К.: ВЕК+, 1999. - 128 с.

8. ГОСТ 2.743-91. ЕСКД. Обозначения условные графические в схемах. Элементы цифровой техники. - Введ. 01.01.93.

Размещено на Allbest.ru