Автоматическая система управления

Размещено на http://allbest.ru/

Размещено на http://allbest.ru/

Министерство образования и науки Украины

Севастопольский национальный технический университет

Кафедра радиотехники и телекоммуникаций

КУРСОВАЯ РАБОТА

на тему «Автоматическая система управления»

по дисциплине «Цифровые устройства»

Выполнил: Савочкин Д.А.

Принял: ассистент Лукьянчук Г.А.

Севастополь 2010

СОДЕРЖАНИЕ

Введение

Техническое задание

1. Разработка структурной схемы автоматической системы управления

2. Общие принципы построения устройства

3. Микропроцессор и вспомогательные устройства

3.1 Микропроцессор

3.2 Системный контроллер

3.3 Буферный регистр

4. Оперативное запоминающее устройство

5. ПЗУ и РПЗУ

6. Организация ввода-вывода

Выводы

Библиографический список

ВВЕДЕНИЕ

В настоящее время широко используются микропроцессорные устройства и системы. Их назначение и область применения очень велика. Так, различного рода микропроцессорные системы используются и в быту, и на предприятиях для управления многими исполнительными устройствами, такими как автоматизированные системы управления и промышленные роботы, также используются как неотъемлемые части многих измерительных комплексов. Такое обширное распространение микропроцессорные системы получили благодаря их неоспоримым качествам, таким как высокие функциональные возможности и эксплуатационные характеристиками, придавшие средствам вычислительной техники и автоматики качественно новые свойства: появились и получили широкое распространение микрокалькуляторы, микро-ЭВМ, персональные ЭВМ, интеллектуальные роботы, системы автоматизированного проектирования и конструирования. Такие характеристики микропроцессоров как малые габариты, масса, потребляемая мощность и энерго- и материалосберегающие технологии, унифицированность и надёжность позволили применять их в областях, в которых использование традиционных средств вычислительной техники было принципиально невозможным. В настоящей курсовой работе детально рассмотрено устройство автоматической системы управления как фундаментальной единицы любого автоматизированного процесса. Задачей контроллера является обеспечение обмена данных между двумя и более устройствами, которые не могут быть подключены между собой непосредственно. Также контроллер может выполнять функции, существенно облегчающие работу центрального процессора. В данной курсовой работе будет детально рассмотрена автоматическая система управления на базе микропроцессора КР580ВМ80А, который является аналогом микропроцессора фирмы INTEL i8080A.

ТЕХНИЧЕСКОЕ ЗАДАНИЕ

Целью данного курсового проекта является разработка автоматической системы управления, которая соответствовала бы следующим параметрам:

Тип микропроцессора - КР580ВМ80;

Объём ОЗУ - 40 кБ;

Объём ПЗУ - 10 кБ;

Объём РПЗУ - 5 кБ;

Тип ОЗУ - динамическое;

Число каналов - 4;

Число выходных каналов - 4;

Датчики цифровые;

Исполнительные механизмы аналоговые Uвых = 5 В на R = 1 КОм.

1. РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ УСТРОЙСТВА

Любая система обработки информации, построенная на основе микропроцессора (МП), содержит большое число функциональных устройств, главным из которых является МП. Все устройства должны иметь стандартный интерфейс для подключения к информационной шине.

Структурная схема разрабатываемого устройства представлена на рис. 1.

Рис. 1 -- Обобщённая структурная схема.

ЦПУ -Центральное процессорное устройство;

ЗГ -- Задающий генератор;

СК - Системный контроллер.

ОЗУ -- Оперативное запоминающее устройство.

ПЗУ -- Постоянное запоминающее устройство.

РПЗУ -- репрограммируемое ПЗУ (PROM)

КДП -- контроллер динамического ОЗУ.

ЦАП -- цифро-аналоговый преобразователь.

2. ОБЩИЕ ПРИНЦИПЫ ПОСТРОЕНИЯ УСТРОЙСТВА

Целью курсового проекта является построение автоматической системы управления на базе процессора КР580ВМ80, имеющей 40 килобайт динамического ОЗУ, 10 килобайт репрограммируемой памяти, 5 килобайт программируемой памяти.

В основу системы положен микропроцессор КР580ВМ80 , имеющий 8-ми разрядную шину данных, 16-разрядную шину адреса. Тактовые импульсы и некоторые другие сигналы формируются генератором тактовых импульсов. ПЗУ содержит необходимые программы начальной инициализации микроконтроллеров, обеспечивающих ввод/вывод. Модуль ОЗУ Содержит контроллер динамической памяти, чтобы регенерировать информацию в микросхемах памяти, принимать запросы от ЦП и выдавать ему требуемое; есть шинные формирователи для приема информации с шины и гарантии согласования по уровням.

Центральный процессорный модуль включает в себя микропроцессор, предназначенный для выполнения роли центрального устройства управления и устройства арифметико-логического преобразования данных. В качестве устройства управления он генерирует последовательности синхронизирующих и логических сигналов, которые определяют последовательность срабатывания всех устройств и компонентов схемы. Микропроцессор задаёт и последовательно осуществляет микрооперации извлечения команд программы из памяти системы на расшифровку и исполнение, тем самым осуществляя реализацию принципа программного управления. В состав ЦПМ также входят:

генератор тактовых импульсов (ГТИ);

шинные формирователи (ШФ);

системный контроллер.

Генератор тактовых импульсов предназначен для выработки тактовых синхросерий, управляющих работой МП и сигналов начальной установки и готовности, синхронизироанные тактовыми импульсами, а также сигнал для фиксации слова-состояния МП, формирования сигналов, управляющих памятью и внешними устройствами и буферизации шины данных. Шинные формирователи используются для повышения нагрузочной способности микросхем. В качестве шинного формирователя может также использоваться буферный регистр. Логика выборки кристаллов ОЗУ/ПЗУ позволяет сохранить число корпусов на плате и стандартизировать монтажную схему независимо от распределения физической памяти в адресном пространстве. Память микропроцессора физически реализуется в виде иерархической структуры, состоящей из ряда уровней. Верхние уровни строятся на основе полупроводниковых постоянных и оперативных запоминающих устройств, а также - на основе магнитных внешних запоминающих устройств. Полупроводниковые постоянные запоминающие устройства (ПЗУ) предназначены для хранения заранее записанных данных и используются только в режиме чтения информации. Они энергонезависимые, т.е. сохраняют информацию при выключении питания и имеют высокую скорость работы. Полупроводниковые оперативные запоминающие устройства (ОЗУ) работают в режимах оперативной записи и чтения данных в темпе микропроцессора. Полупроводниковые ОЗУ энергозависимы, то есть теряют информацию при выключении питания.

В простейших случаях устройства ввода-вывода подключаются к шинам через порты, а в более сложных - с помощью специальных устройств, называемых интерфейсом. В узком смысле слова под интерфейсом понимают устройство сопряжения (согласования) модулей микроЭВМ. При использовании сложных периферийных устройств, он выполняет роль переводчика с одного языка программирования на другой, согласовывает форматы данных, осуществляет синхронизацию обмена данными. Помимо этого, интерфейс выполняет функции портов - производит дешифрацию адреса, обеспечивает двунаправленность работы шины данных. Программируемый параллельных адаптер предназначен для организации параллельного обмена данными между МПС и внешними устройствами (клавиатура, индикатор). В зависимости от вида взаимодействия МП, памяти и устройства ввода-вывода различают три способа обмена данными:

программный;

с прерыванием программы;

с помощью прямого доступа к памяти.

Способ обмена данными с прерыванием программы может возникнуть при эксплуатации ЭВМ в условиях повышенного риска (медицина, авиация и т.д.), когда требуется немедленная передача данных в МП для внеочередной их обработки и выработки управляющих сигналов, нормализирующих обстановку. Для обеспечения этого режима используется контроллер прерываний, предназначенный для фиксации запросов на прерывание, установления приоритетов запросов на прерывание, выдачи на ШД последовательно 3-х байт команды вызова подпрограммы обработки прерываний - Call, опроса внешних устройств (ВУ) и маскирование запросов на прерывание. Несколько контроллеров прерывания могут соединяться каскадно для расширения числа уровней прерывания до заданного.

Третий способ обмена данными осуществляется с помощью режима прямого доступа к памяти, при котором данные между внешним устройством и памятью обмениваются напрямую, минуя микропроцессор. Этот режим реализуется при помощи контроллера прямого доступа к памяти.

Связь между устройствами МПС осуществляется через информационные магистрали, функционально состоящие из магистралей (шин) адресов, данных и управления.

Шина адреса. В простых устройствах МПС, в которых все устройства, кроме микропроцессора, являются пассивными, только микропроцессор может вырабатывать адреса передаваемой в системе информации. Поэтому в таких МПС шина адреса (ША) - однонаправленная: МП генерирует сигналы кода адреса, а остальные устройства, подключённые к ША, могут только воспринимать их, выполняя непрерывно микрооперацию опознания кода адреса. Количество линий связи в ША совпадает с разрядностью передаваемого кода адреса.

Шина данных. По ШД передаются данные, которыми обмениваются устройства МПС (МП, ОЗУ, дисплеи и др.). Для обеспечения обмена данными между различными устройствами системы ШД реализуются двунаправленными. Разрядность ШД определяется разрядностью МП. Если в МП обрабатываются данные по программам двойной разрядности, то слова двойной длины пересылается в два цикла, т.е. имеется временное мультиплексирование.

Шина управления. По ШУ передаются управляющие сигналы, предназначенные для синхронизации и определения операций в устройствах МПС. Эти сигналы передаются по совокупности линий связи, в целом образующих шину сигналов управления. Все сигналы управления в МПС согласованы с системными сигналами синхронизации. Эти сигналы задают начало и последовательность срабатывания различных устройств системы, а также различных блоков и узлов внутри всех кристаллов БИС. Для задания главной последовательности синхронизирующих импульсов применяется внешний кварц или генератор на его основе. Выдаваемые микропроцессором сигналы синхронизации бывают однофазными, реже двухфазными. Каждый МП имеет уникальную систему сигналов управления, поэтому конкретное описание всех шин ШУ как и цоколевки выводов корпуса, даётся в технической документации на конкретный МП.

3. МИКРОПРОЦЕССОР И ВСПОМОГАТЕЛЬЫЕ УСТРОЙСТВА

3.1 Микропроцессор

Схема содержит АЛУ, блок регистров, устройство управления и буфер данных. Обмен информацией между составными частями схемы осуществляется с помощью 8-разрядной внутренней шины. По шине передаются команды, адреса, данные, а также информация SW (Status Word) о состоянии процессора в текущем машинном цикле.

Размещено на http://allbest.ru/

Размещено на http://allbest.ru/

Рис. 2 -- Микропроцессор КР580ВМ80

В состав интерфейса МП входят трехстабильная 16-разрядная шина адреса А15-А0, трехстабильная двунаправленная 8-разрядная мультиплексированная шина состояния/данных D7-D0, две линии двухфазной синхронизации F1, F2 и десять линий управления, из которых четыре входных, а шесть выходных. Каждая линия управления имеет свое функциональное назначение:

D0 - D8 -- Двунаправленная 8-разрядная шина данных, которая выполняет: передачу управляющего слова; обмен данными между регистрами микропроцессора и блоками МПС.

A0 - A15 -- Направленная от микропроцессора 16 - разрядная шина, которая выполняет: передачу адреса ячейки памяти при обращении памяти; передачу адреса внешнего устройства. В этом случае 8-разрядный адрес УВВ появляется на выводах А0 - А7 и дублируются на линиях А8 - А15.

Сигналы управления шиной данных:

DBIN -- Выходной сигнал “Прием”. Если DBIN=1, то шина данных настроена на прием данных в микропроцессор из памяти или УВВ. Если DBIN=0, то шина данных настроена на вывод информации из микропроцессора;

WR -- Выходной сигнал “Выдача данных”. Если WR=0, то микропроцессор зафиксировал на шине данных 8-разрядный код, который должен быть воспринят памятью или УВВ.

Сигналы управления вводом-выводом:

READY -- Входной сигнал “Готовность” от УВВ или памяти. Если READY=1, то УВВ или память готовы к обмену данными с микропроцессором. Если READY=1, то УВВ или память не готовы к обмену данными с микропроцессором.

WAIT -- Выходной сигнал “Ожидание”. Если WAIT=1, то находится в режиме “Ожидание”;

INT -- Входной сигнал “Запрос прерывания” от УВВ. Если INT=1 следовательно, одному из УВВ требуется обслуживание;

INTE -- Выходной сигнал “Разрешения прерывания”. Этот информирует УВВ о возможности или невозможности микропроцессором запросов на прерывание. Если INTE=1, то прерывания разрешены. Если INTE=0, то прерывания запрещены;

HOLD -- Входной сигнал “Запрос захвата шин” от УВВ. Если HOLD=1, значит, одно из УВВ требует обмена по прямому доступу к памяти;

HLDA -- Выходной сигнал “Подтверждение захвата шин”. Если HLDA=1, то микропроцессор отключился от системных шин и “отдал” их в распоряжение УВВ и памяти;

Сигналы синхронизации:

F1, F2 -- Входные сигналы от тактового генератора;

SYNC -- Выходной сигнал “Синхронизация”. Если SYNC=1, то на шину данных микропроцессор выставил восемь управляющих сигналов;

RESET -- Входной сигнал “Сброс”. Сигнал начальной установки микропроцессора. Если RESET=1 в течение 3 - 4 периодов тактовой частоты, то микропроцессор прекращает свою работу, обнуляет счетчик команд и бездействует. Как только RESET=0, микропроцессор начинает выполнять команду, записанную по адресу 0000Н.

Рис. 3-- Схема микропроцессора КР580ВМ80

WAIT -- сигнал ожидания готовности;

INTE -- разрешение прерывания;

INT -- запрос векторного прерывания;

HOLD -- запрос доступа к магистрали;

HLDA -- подтверждение доступа к магистрали.

Рис. 4-- Схема центрального микропроцессорного блока.

3.2 Системный контроллер

На рис. 7 представлено обозначение системного контроллера и формирователя шины КР580ВК38.



Рис. 5 -- Системный контроллер КР580ВК38

Таблица 1 -- Технические параметры КР580ВК38

Технические параметры
Технология ТТЛШ
Число активных элементов в кристалле 1141
Напряжение питания, В +5
Потребляемый ток (Uпит = 5,25 В), мА 190
Масса, г5

Таблица 2 -- Функциональное назначение выводов КР580ВК38

Обозначение	Функциональное назначение выводов
BUSEN	Управление передачей данных и выдачей сигналов
INTA	Подтверждение запроса прерывания
DBIN	Чтение из ЗУ
WR	Запись в ЗУ
STSTB	STSTB -- строб сигнала состояния.
HLDA	HLDA -- сигнал подтверждения захвата шин
I/OW, I/OR	I/OW, I/OR -- input/outpit write/read
MEMR, MEMWR	MEMR, MEMWR -- сигналы чтения и записи в память
D0...D7	D0...D7 -- выводы буфера данных подключаемых к МП
DB0...DB7	DB0...DB7 -- выводы к ШД

Специальная БИС типа КР580ВК38 представляет собой системный контроллер и формирователь шины данных для МС на базе МП ВМ80. Схема формирует базовый набор управляющих стробов магистрали типа И41 и обеспечивает двунаправленную буферизацию шины данных МП от основной памяти и устройств ввода-вывода. В БИС использована биполярная ТТЛШ технология, гарантирующая небольшие задержки и высокую нагрузочную способность.

Двунаправленный 8-разрядный шинный формирователь обеспечивает выход DB7-DB0 со стороны системной магистрали с током нагрузки до 10 мА и емкостью нагрузки до 100 пФ, а также изолирует шину данных МП D7-D0 от системной. Задержка, вносимая формирователем в шину данных, не превышает 40 нс. Формирователь выполнен по схеме с тремя состояниями.

Рис. 6 -- Временные диаграммы работы системного контроллера КР580ВК38

В состав контроллера входит регистр-защелка, который по стробу фиксирует слово состояния SW выдаваемое МП в начале каждого машинного цикла.

Слово состояния определяет тип текущего машинного цикла, в зависимости от которого логическая схема контроллера формирует один из пяти управляющих стробов системной магистрали , , , , . Временные диаграммы их генерации приведены на рис. 8 и зависят от длительности стробов DBIN и микропроцессора. Трехстабильные выходные буферы шины данных и управляющих сигналов открываются асинхронно входным сигналом . При =1 буферы находятся в состоянии с высоким выходным сопротивлением.

3.3 Буферный регистр

На рис. 7 представлено обозначение буферного регистра КР580ИР82.

Рис. 9 -- Буферный регистр КР580ИР82

Таблица 3 -- Технические параметры КР580ИР82

Технические параметры
Технология ТТЛШ
Число активных элементов в кристалле524
Длительность сигнала строба, нс15
Напряжение питания, В55 %
Ток потребления от источника питания, мА160
Рассеиваемая мощность, Вт1
Масса, г4
Диапазон рабочих температур, -10 до+70

Микросхема КР580ИР82 -- это 8-разрядный D-регистр защелка без инверсии и с тремя состояниями на выходе.

Выполненный по биполярной технологии буферный регистр КР580ИР82 используется в качестве 8-разрядного фиксатора или буфера.

Основой схемы является 8-разрядный регистр-защелка со статическим синхровходом STB (Strobe). Запись данных в регистр разрешена при STB=1. В противном случае регистр находится в режиме хранения. На выходе регистра имеется трехстабильный буфер, управляемый сигналом (Output Enable). Буфер обеспечивает выходной ток до 32 мА и емкость нагрузки до 300 пФ. Если управляющий сигнал активен, то данные регистра передаются на выход микросхемы.

Рис. 8 -- Временные диаграммы работы регистра КР580ИР82

При =1 выходной буфер закрыт и находится в высокоомном состоянии. Временные диаграммы работы регистра представлены на рис. 8.

4. ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

ОЗУ, использованное в проекте - динамического типа, размером в 40 килобайт. То, что ОЗУ - динамическое, предопределило использование контроллера. Модуль памяти выполнен на элементах памяти К565РУ5Б-Д (8 шт ). Технические параметры приведены в таблице 4.

Таблица 4 -- Параметры ИС К565РУ5Б-Д

Тип микросхемы	Емкость Бит	Время записи (считывания)	Напряжение Питания, В	Обращение	Хранение
К565РУ5Б-Д	64K?1	230 460	+5	250…160	21

Обозначение приведено на рис. 9.

Рис. 9 -- Микросхема динамического ОЗУ К565РУ5Б-Д.

Для построения необходимого объема памяти и обеспечения требуемой разрядности будем использовать схему для увеличения разрядности ОЗУ. Таблица истинности (таблица 5) для К565РУ5б-Д приведена ниже.

Таблица 5 -- Таблица истинности микросхемы динамического ОЗУ К565РУ5Б-Д

		A	Q0	D0	D1	Режим работы
1 1 0 0 0 0	1 0 1 0 0 0	X X X 0 0 1	X X A A A A	X X X 0 1 X	Z Z Z Z Z D	Хранение Хранение Запись 1 Запись 0 Регенерация Считывание

Так как используется динамическое ОЗУ, то будем использовать контролер ДОЗУ КР1810ВТ3.

Данная микросхема используется для управления ОЗУ устройств на микросхемах серий К580, К1810, К1821. Контроллер вырабатывает необходимые сигналы управление чтением, записью для ОЗУ емкостью 4К,16К,64К и более на микросхемах серии К565.

Рис.10 -- условное графическое изображение ИС КР1810ВТ3.

Назначение выводов КДП. - защищённый выбор кристалла. Сигнал низкого уровня на этом входе инициализирует выполнение функций чтения/записи в ЗУ, причём если сигнал сформирован, то цикл памяти аннулировать нельзя.

- входной сигнал, указывающий КДП на то, что ЦП выполняет функции записи данных в ЗУ. Участвует в формировании сигнала .

- входной сигнал, указывающий КДП на то, что ЦП выполняет функцию чтения данных из ЗУ.

- запрос регенерации. Для режима опережающего чтения этот вход используется для инициализации цикла чтения и подключается к выходу ЦП.

- инициализация записи, выходной сигнал (строб), используемый для выполнения функции записи данных в ЗУ.

- строб адреса столбца. Выходной сигнал, вырабатываемый после формирования на выходах старшего байта ЗУ, с помощью которого осуществляется запись (защелкивание) на внутренних регистрах ИС ЗУ старшего байта адреса.

- готовность данных. Выходной сигнал, вырабатываемый КДП в конце цикла чтения/записи и сообщающий ЦП об окончании цикла взаимодействия.

- готовность системы. Выходной сигнал, вырабатываемый КДП в начале цикла обращения к памяти. Если запрос к памяти от ЦП приходится на цикл регенерации, то задерживается до начала цикла чтения/записи.

- выходные линии для подключения внешнего кварцевого резонатора.

- вход выбора режима. Сигнал высокого уровня на этом входе задаёт режим работы КДП с ОЗУ ёмкостью 16К слов, а сигнал низкого уровня - режим работы с ОЗУ ёмкостью 64К.

Адресация к ячейкам памяти осуществляется линиями А12 - А0 шины адреса. Инициализацию осуществляем сигналом на входе , который формируется путём дешифрации адресов А15, А14, А13. Далее в таблице приведём карту распределения памяти. В цикле чтения данные с шины фиксируются в выходных буферах регистра сигналом . В цикле записи данные поступают от ЦП через входной буфер на шину памяти и записываются в адресуемую ячейку сигналом . Входной буфер открывается сигналом от ЦП. Сигнал может быть использован как квитирующий, сообщающий ЦП о завершении циклов памяти. Как правило, этот сигнал используется для формирования сигнала для ЦП [8].

Для обеспечения поставленной задачи мы применяем два банка динамического ОЗУ построенных на микросхемах К 565 РУ5Б-Д.общей емкостью 64Кб.

Для построения требуемого объёма воспользуемся режимом 64К,при этом потребуется 8 микросхем.- для увеличения разрядности памяти. Структура блока ОЗУ приведена на Рис.11.

Рис. 11 -- Структура блока ОЗУ в режиме 64К.

Карта распределения памяти составляется с учетом того, что при включении питания микропроцессорной системы(или при подаче сигнала начальной установки ) процессор обращается к ПЗУ поэтому нулевой адрес присваивается ПЗУ.

Карта и структура распределения памяти приведена ниже.

Таблица 6 -- Карта распределения памяти

	Адреса памяти
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	НЕХ
10k	0 1	0 0	0 1	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0000 2800
5k	1 1	1 0	0 0	0 0	0 1	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	0 0	3000 4400
40K	1 1	0 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	5FFF FFFF

Рис.12 -- Структура памяти.

5. ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО И РЕПРОГРАММИРУМОЕ ПЗУ

Для реализации ПЗУ нужного объема воспользуемся микросхемой обладающей требуемой разрядностью и объемом памяти. Для этих целей лучше подходит микросхема КР568РЕ3. Параметры приведены в таблице 7.

Таблица 7 -- Параметры микросхемы КР568РЕ3

Тип микросхемы	Емкость Бит	Время записи (считывания)	Напряжение Питания, В	Технология
КР568РЕ3	16K?8	800	+5,+12	ТТЛШ -- 3

Условное графическое изображение приведено на рис. 13.

Рис. 13 -- Условное графическое изображение КР568РЕ3.

Для реализации РПЗУ воспользуемся микросхемой К573РФ1 (рис. 14) параметры которой приведены в таблице 8.

Таблица 8 -- Параметры микросхемы КР573РФ1

Тип микросхемы	Емкость Бит	Время записи (считывания)	Напряжение Питания, В			,В
К573РФ1	1K?8	0,45	+5,+12	300	30 мин	26

Для реализации заданного объема памяти понадобится 5 микросхем. Наращивание объема проведем по способу страничной организации памяти.

Основная отличительная способность микросхем РПЗУ заключается в их способности к многократному (от 100 до 10 тыс.) перепрограммированию. Это свойство микросхем обеспечено применением ЭП со свойствами управляемых «перемычек», функции которых выполняют транзисторы со структурой МНОП и транзисторы n-МОП с плавающим затвором с использованием механизма лавинной инжекции заряда.

Особенностью микросхемы К573РФ6 является то, что стирание осуществляется с помощью ульрафиолетового излучения. Для стирания записанной информации микросхему извлекают из контактного устройства, замыкают все её выводы полоской фольгой и помещают под источник УФ света, обеспечив её обдув. Время стирания информации составляет 30 - 60 мин. ОЗУ,РПЗУ и ПЗУ объединим по способу страничной организации памяти. Из таблицы распределения адресного пространства видно, что для формирования сигнала CS (Chip Select), формируемого дешифратором и осуществляющего выбор по командам МП необходимых микросхем памяти, достаточно выделить с ША три бита: А13, А14 и А15.Карта распределения памяти приведена в таблице 6.

Рис. 14 -- Условное графическое изображение КР573РФ1.

6. ОРГАНИЗАЦИЯ ВВОДА-ВЫВОДА

автоматический микропроцессор структурный устройство

Для организации ввода-вывода используем периферийный адаптер КР580ВВ55.

Это однокристальное устройство параллельного ВВ информации произвольного формата. В состав выполняемых им процедур входят параллельный обмен данными с квинтированием и без него в режиме программного управления так и по прерываниям. При этом обеспечивается организация не только однонаправленного, но и двунаправленного ВВ. В состав входят три двунаправленных 8-разрядных порта ,разбитых на две группы, два устройства управления группами портов и интерфейсная логика для согласовании с системной магистралью. Структурная схема и условное графическое изображение приведены на рис 15.

Рис.15 -- Программируемый периферийный адаптер КР580ВВ55.



Рис. 16 -- Структура слова состояния ВВ55.

Рис.17 -- Временные диаграммы работы ВВ55 в режиме однонаправленного ВВ.

Рис. 18 -- Устройство блока КР580ВВ55.

По техническому заданию нужно обеспечить аналоговый ВВ поэтому используем ЦАП .Для этих целей лучше всего подходит 8 - разрядный ЦАП TDA8712. ЦАП включим по типовой схеме включения.

Рис 19. Схема включения TDA8712.

ВЫВОДЫ

В курсовой работе была разработана МПС на комплекте КР580. Комплект КР580 содержит набор БИС для построения микропроцессорных систем относительно невысокого быстродействия, работающих с тактовой частотой 2,5 МГц. В основном на комплекте данной серии строятся микропроцессорные системы, решающие задачи, связанные с управлениями разнообразными технологическими операциями. В этот комплект входит микропроцессор с фиксированным набором команд, что облегчает составление программ, а также повышает быстродействие по сравнению с микропрограммируемыми микропроцессорами.

Результаты выполнения задания оформлены в виде пояснительной записки, в состав которой входит текстовая часть, отражающая ход проектирования, и ряд документов, выполненных в соответствии с требованиями стандартов ЕСКД.

Проделаны следующие этапы:

-- произведен анализ, расчет и выбор элементной базы;

-- разработана принципиальная схема АСУ;

-- сделан выбор конструктивных решений.

Получены основные результаты:

-- спроектирована АСУ на базе МП КР580ВК80 с учетом индивидуального технического задания;

-- применено ПЗУ объемом 10 кБ на микросхемах К573РФ1, организацией 1 кБ 1;

-- ОЗУ выполнено на микросхемах К565РУ5Б-Д, организацией 64 кБ 1;

-- регенерация ОЗУ производиться при помощи контроллера регенерации памяти выполненного на микросхеме К1810ВТ03, что освобождает микропроцессор от сложной программы регенерации. При обращении МП для чтения или записи данных из ОЗУ в момент регенерации контроллер К1810ВТ03 выставляет сигнал , который поступает на вывод RDYIN ЗГ К580ГФ24.Этот сигнал синхронизируется с тактовыми импульсами генератора и через вывод RDY поступает на вход RDY МП для ожидания окончания цикла регенрации;

-- РПЗУ выполнено на микросхеме К573РФ1 c организацией 1 кБ 8;

-- преобразование цифрового кода в аналоговый сигнал производится ЦАП на микросхеме ТDA8712;

Достигнуты следующие цели курсового проектирования:

-- закреплены и углублены теоретические знания проектирования микропроцессорных устройств для применения их в практическом решении задач АСУ;

-- получены умения пользоваться научно-технической литературой и обосновывать предлагаемые научно-технические решения;

-- получены навыки самостоятельной работы.

Разработанная схема автоматической системы управления на базе микросхемы КР580ВМ80А полностью удовлетворяет требованиям технического задания и достижения целей курсового проекта.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1.Гутников В.С. Интегральная электроника в измерительных устройствах. -- 2-е изд., перераб. и доп. -- Л.: Энергоатомиздат. Ленингр. отд-ние, 1988. -- 304 с.: ил.

2.Щелкунов Н.Н. Микропроцессорные средства и системы/ Н.Н. Щелкунов, А.П. Дианов. -- М.: Радио и связь, 1989. -- 288 с.

3.Методические указания по оформлению текстовых работ для студентов дневной и заочной форм обучения направления 0907 -- “ Радиотехника“ / Севастополь: Изд-во СевНТУ, 2009. -- 15 с.

5.Самофалов К.Г. Микропроцессоры/ К.Г. Самофалов, О.В. Викторов. -- К.: Технiка, 1989. -- 312 с.

5.Аналоговые и цифровые интегральные микросхемы: Справочное пособие/ С.В. Якубовский, Н.А. Барканов, Л.Н. Ниссельсон и др.// Под ред. С.В. Якубовского. -- М.: Радио и связь, 1984. -- 432 с.

6.Микропроцессорный комплект К1810: Структура, М59 программирование, применение: Справочная книга/ Ю.М. Казаринов, В.Н. Номоконов, Г.С. Подклетнов, Ф.В. Филиппов; под ред. Ю.М. Казаринова. -- М.: Высш. шк., 1990. -- 269 с.: ил.

Размещено на Allbest.ru