Синтез центрального обрабатывающего устройства ЦВМ
Описание форматов команд и обрабатываемых данных. Содержательная ГСА функционирования центрального обрабатывающего устройства, его структурная схема. Архитектура внешних выводов процессорного блока. Синтез управляющего автомата. Кодирование операций.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 17.12.2013 |
| Размер файла | 1,4 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Размещено на http://www.allbest.ru/
Введение
Целью данного курсового проектирования является практическое закрепление основных разделов дисциплины «Цифровые ЭВМ», посвященных изучению принципов структурной и функциональной организации цифровых вычислительных машин и их узлов, путем проектирования основных блоков компьютера.
Объектом курсового проектирования является центральное обрабатывающее устройство (ЦОУ), реализующее заданную совокупность команд из системы команд абстрактной ЦВМ[1].
1. Постановка задачи
обрабатывающий процессорный архитектура автомат
Объектом курсового проектирования является центральное обрабатывающее устройство (ЦОУ), реализующее заданную совокупность команд из системы команд абстрактной ЦВМ.
Предполагается, что проектированию подлежит процессор с традиционной принстонской архитектурой.
К функциям процессорного блока относятся:
- управление потоком обработки команд исполняемой компьютером программы;
- управление процессом исполнения команд;
- управление процессом взаимодействия всех блоков ЦОУ.
ЦОУ обеспечивает реализацию хранящейся в ОП программы, команды которой принадлежат ограниченному (в учебных целях) множеству типовых команд, исполняемых компьютером. К ним относятся:
арифметическая команда,
логическая команда,
команда пересылки данных (команда обмена данными между регистровой памятью (РП) процессора и ОП),
команда обращения к устройству ввода / вывода,
команда передачи управления,
команда «стоп».
Процессор, обеспечивающий исполнение каждой команды, должен:
1) осуществить выборку команды из ОП в строгом соответствии с форматом команды,
2) расшифровать код операции в команде,
3) выполнить расшифрованную операцию,
4) подготовить компьютер к выполнению следующей команды.
Обобщенная структурная схема процессора, в котором связь между составляющими этот процессор компонентами осуществляется через систему управляемых раздельных шин, приведена на рисунке 1.
Рисунок 1. Обобщенная структурная схема процессора
На рисунке 1 используются следующие сокращения:
УУ - устройство управления;
ГСС - генератор синхросигналов,
АЛУ - арифметико-логическое устройство;
РП - сверхоперативная регистровая память;
СмА - сумматор адресный;
БУР - блок управляющих регистров, в числе которых:
РК - регистр команд,
СчАК - счетчик адреса команд,
РПР - регистр признака результата,
РКП - регистр кода прерывания (регистр флагов прерывания),
ТП - триггер переходов;
БВР - блок внутренних регистров прямого доступа (ВР1, …, ВРk),
используемых для эффективной организации процесса исполнения команд;
ОСВ - внешние осведомительные сигналы;
УСВ - внешние управляющие сигналы;
Д - данные.
Исходные данные для курсового проектирования:
Перечень аппаратно поддерживаемых типов данных:
· F4 - 32-разрядные числа в формате с плавающей точкой (данные для арифметической команды);
· L1 - двоичный вектор длиной 1 байт (данные для логической команды);
· I2 - 16-разрядные целые числа (данные для команд обращения к памяти).
Типы команд:
· Арифметическая команда - вычитание с плавающей точкой (-);
· Логическая команда - дизъюнкция (V) над вектором длиной 1 байт;
· Команда передачи управления - условный переход по маске;
· Команда обращения к памяти - запись в память полуслова;
· Команда ввода / вывода - передача байта из МВВ в процессор;
· Команда «Стоп».
Способы адресации операндов в команде - непосредственная, прямая, регистровая, косвенная через регистр, относительная.
Основные характеристики ОП:
· - емкость ОП в мегабайтах;
· - ширина выборки (разрядность слова ОП в байтах);
Характеристики РП:
· - емкость РП - определяется количеством регистров в блоке.
· Тип - универсальная регистровая память (один блок как для регистров общего назначения (РОН), так и для регистров, предназначенных для хранения чисел в формате с плавающей точкой (РПТ)).
· Разрядность регистра - 4 байта.
Тип устройства управления - управляющий автомат с программируемой логикой.
Способ адресации микрокоманд (МК) в микропрограммах (МП) - естественная адресация.
Способ кодирования поля МО в МК - горизонтально-вертикальный.
2. Описание форматов команд и обрабатываемых данных
2.1 Форматы данных
На рисунке 2 показаны основные структурные единицы данных, обрабатываемых проектируемым устройством (а) и форматы их представления в процессе обработки (б).
Целые числа могут быть представлены как со знаком (S), так и без знака (для представления адресов). Числа со знаком представляются в дополнительном коде. Диапазон представления целых чисел - [2n, 2n1], где n - количество разрядов числа без учета разряда знака.
Двоичные числа с плавающей точкой представляются в виде двух чисел с фиксированной точкой: порядка (Р) и мантиссы (М), при этом Р - целое со знаком, . В случае так называемой нормализованной мантиссы для двоичной системы счисления. Диапазон представления чисел с плавающей точкой - .
Рисунок 2. Форматы данных
2.2 Описание форматов команд
Будем считать, что проектируемое устройство, реализующее пять определенных вариантом задания команд, является фрагментом процессора, реализующего от 128 до 256 команд. При этом в поле КОП команды будем выделять три поля: КОП (0:1) - для кода формата команды (или кода длины команды), КОП (2:4) - для кода класса команды, КОП (5:7) - для номера команды в списке класса.
ЦОУ реализует следующие команды:
1. Вычитание чисел с плавающей точкой. Способы адресации: регистровый для первого операнда, относительный - для второго. Длина команды - 4 байта: КОП (0:7); R1 (8:11) - адрес РП, содержащего первый операнд; B2 (12:15) - регистр базового адреса ячейки ОП; D (16:31) - смещение. Поскольку под смещение отведено 16 бит, то размер сегмента 2D = 64 Кб. Тогда общее количество сегментов 227-16=2048. Команда формирует следующие флаги: переполнение порядка, исчезновение порядка, потеря значимости. Возможные прерывания: нарушение адресации, нарушение спецификации.
|
КОП |
R1 |
B1 |
D |
|
|
0 7 |
8 11 |
12 15 |
16 31 |
2. Дизъюнкция над векторами длиной 1 байт. Способы адресации: регистровый для первого операнда, косвенный через регистр - для второго. Длина команды - 2 байта: КОП (0:7); R1 (8:11) - адрес РП, содержащего первый операнд; R2R(12:15) - регистр с адресом ячейки ОП. Возможные прерывания - нарушение адресации.
|
КОП |
R1 |
R2r |
|
|
0 7 |
8 11 |
12 15 |
3. Запись данных длиной в полуслово из РП в ОП. Способ адресации: регистровый для первого операнда, косвенный - для второго. Длина команды - 4 байта: КОП (0:7); R1 (8:11) - адрес РП, содержащего пересылаемые данные; Ау(16:31) - ячейка ОП, содержащая исполнительный адрес. Косвенный адрес позволяется обратиться к первым 64 Кб оперативной памяти, по которому храниться исполнительный адрес данных для выполнения логической операции. Возможные прерывания: нарушение адресации, нарушение спецификации.
|
КОП |
R1 |
Ay |
||
|
0 7 |
8 11 |
16 31 |
4. Условный переход по маске. Способ адресации - косвенный через регистр. Длина команды - 2 байта: КОП (0:7); M1 (8:11) - маска; R2 (12:15) - регистр с адресом ОП.
|
M1 |
Разр. |
||
|
0 |
8 |
||
|
1 |
9 |
||
|
2 |
10 |
||
|
3 |
11 |
||
|
КОП |
R1 |
R2r |
|
|
0 7 |
8 11 |
12 15 |
5. Передача байта из МВВ в процессор. Способ адресации - прямая. Длина команды - 2 байта: КОП (0:7); НУВВ (8:15) - номер устройства ввода-вывода. Общее количество адресуемых УВВ - 256.
|
КОП |
НУВВ |
||
|
0 7 |
8 |
15 |
Для заданных команд подобраны все способы адресации. Сведем полученную систему команд в таблицу 1.
Таблица 1. Система команд
|
Номер класса |
Номер команды |
Название |
Содержание |
ПР |
Флаги |
Код двоичный |
h- код |
|||
|
01 |
234 |
567 |
||||||||
|
3 |
2 |
Вычитание с ПТ |
(R1):=(R1)+((B1)+D) |
>0 <0 =0 |
A, S, ППР, ИП, ПЗ |
10 |
011 |
010 |
9А |
|
|
4 |
1 |
Поразрядное ИЛИ |
(R1):=(R1) V((R2)) |
0 |
A |
01 |
100 |
001 |
61 |
|
|
1 |
3 |
Запись из РП в ОП |
((A)):=® |
нет |
A, S |
10 |
001 |
011 |
4В |
|
|
6 |
1 |
Условный переход по маске |
(СчАК):=(R2), если М1 |
нет |
A, S |
01 |
110 |
001 |
71 |
|
|
7 |
5 |
Ввод |
(ПортД):= (НУВВ) |
нет |
нет |
01 |
111 |
101 |
3D |
|
|
Стоп |
Стоп |
11 |
111 |
111 |
FF |
3. Содержательная ГСА функционирования ЦОУ
Алгоритм работы ЦОУ должен обеспечивать выполнение следующих действий:
1) Выборка команды;
2) Выполнение команды;
3) Если обнаружены нарушения адресации или спецификации - сформировать прерывание;
4) Подготовиться к выборке следующей команды.
Если очередная команда Стоп, то ЦОУ прекращает работу. Схема алгоритма функционирования ЦОУ представлена на рисунке 3.
Рисунок 3. Схема алгоритма функционирования ЦОУ
Длины команд составляют 2 и 4 байта, а ширина выборки - 8 байт. Корректный адрес команды при таких предположениях должен быть кратен 2, а его значение не превышать предельно допустимое, определяемое емкостью ОП. Пример размещения команд в ОП представлен на рисунке 4.
Рисунок 4. Размещение команд в ОП
Содержательная ГСА функционирования ЦОУ приведена на чертеже 2009.M42д.17.01
4. Структурная схема ЦОУ
Структурная схема ЦОУ содержит следующие элементы:
Арифметико-логическое устройство (АЛУ) - предназначено для выполнения арифметических и логических операций над операндами (Р1 и Р2). Длина операндов - слово. По управляющим сигналам у21 и у36 выполняются вычитание с плавающей точкой и поразрядное или соответственно. На битах (0:1) шины АЛУ (ШАЛУ) формируется признак результата, на ШАЛУ (2:4) флаги. Осведомительный сигнал ZАЛУ формирует 1, когда выполняется операция, и 0, когда операция завершена.
Управляющий автомат (УА) - предназначен для формирования управляющих сигналов {yj}. На вход УА поступают осведомительные сигналы {xi} от операционного автомата.
Оперативная память (ОП) - необходима для хранения данных. Объем ОП составляет 256 Мб, длина слова ОП составляет 64 бита. Слово считывается из ОП по адресу, расположенному на регистре адреса оперативной памяти (АРП) (длина регистра составляет) log2 (Еоп) (= 25 бит), целиком в регистр слова регистровой памяти (СРП) (длина регистра = ШВ = 64 бит). По управляющим сигналам у4 и у40 выполняется чтение двойного слова из ОП и запись двойного слова в ОП соответственно. Осведомительный сигнал ZОП формирует 0 по окончании процедуры записи (считывания) в (из) ОП.
Модуль ввода / вывода (МВВ) - предназначен для реализации конкретной команды ввода / вывода на конкретном устройстве. Организация ввода / вывода осуществляется по принципу программного управления, т.е. по инициативе процессора и под его полным контролем. Управляющий сигнал y47 осуществляет передачу байта из УВВ на порт данных ЦОУ. Осведомительный сигнал ZВВ формирует 0 по завершении операции.
Регистровая память (РП) - предназначена для временного хранения данных в формате с фиксированной и плавающей точкой. Объем РП - 32 регистра (16 регистров общего назначения (РОН), 16 регистров с плавающей точкой (РПТ)). Регистр адреса регистровой памяти (АРП) (длина составляет) log2 (Ерп) (= 5 бит) содержит номер выбираемого регистра. Через регистр слова регистровой памяти (СРП) осуществляется запись или считывание данных. Длина всех регистров составляет 4 байта. По управляющим сигналам у13 и у23 осуществляется чтение слова регистровой памяти и запись слова регистровой памяти соответственно.
Триггер команды (ТРК) - триггер, состояние которого указывает на номер полуслова, загружаемого из ОП.
Триггер перехода (ТП) - сбрасывается в нулевое состояние, если исполняемая команда относится к группе команд обработки данных, и устанавливается в 1 в случае формирования адреса перехода при исполнении команды передачи управления.
Регистр признаков (РПр) - содержит информацию о признаке результата операции на АЛУ. Длина - 2 бита.
Регистр флагов (РФл) - содержит информацию о сформированных флагах после операции на АЛУ. Длина - 3 бита.
Порт данных (ПортД) - предназначен для хранения данных в процессе обмена информацией процессора с ОП и устройствами ввода / вывода (УВВ).
Порт адреса (ПортА) - предназначен для хранения в процессоре адреса слова ОП или номера УВВ.
Счетчик адреса команды (СчАК), предназначенный для хранения адреса очередной выбираемой из ОП команды, обеспечивает адресацию к любому байту ОП. Разрядность СчАК равна разрядности АОП + 3 разряда для определения байта в двойном слове и составляет 28 разрядов.
Сумматор адреса (СмА), предназначен для вычисления исполнительного адреса (АИСП) в случае его задания в виде нескольких компонент (например, при относительной адресации АИСП=(B)+D). СмА содержит 29 разрядов (старший разряд фиксируют переполнение).
Буферный регистр(БР) предназначен для запоминания второго полуслова слова считанного из ОП. БР позволяет уменьшить количество обращений к оперативной памяти. Возможность использования информации из ранее выбранного слова имеет смысл лишь в том случае, когда сохраняется естественный порядок выполнения команд, а если была выполнена команда передачи управления, то данные в буферном регистре не действительны. Буферный регистр является 64-разрядным.
Регистр команд (РК) - содержит код считанной команды из ОП. Разрядность РК определяется самой длинной командой и составляет 32 разряда.
5. Архитектура внешних выводов процессорного блока
Архитектура внешних выводов ориентирована на использование корпусов со 132 выводами. К ним относятся:
1) 1:64 - выводы данных;
2) 65:96 - адресные выводы (25 + 7 для увеличения разрядности ША);
3) 97 - используется для сигнала «ЧтОП»;
4) 98 - используется для сигнала «ЗпОП»;
5) 99 - питание;
6) 100 - используется для сигнала «Ввод»;
7) 101 - используется для приема сигнала готовности (ZОП, ZВВ) от медленных внешних по отношению к процессору устройств (ОП, МВВ);
8) 102 - сброс;
9) 103 - установка;
10) 104 - синхронизация;
11) 105:132 - земля.
УГО ЦОУ представлено на рисунке 5.
Рисунок 5. УГО ЦОУ
6. Синтез управляющего автомата
6.1 Структурная схема УА
Структурная схема УА приведена на рисунке 6.
Рисунок 6. Структурная схема УА
Память микропрограмм (ПМП) организована в виде ПЗУ. В качестве АМК используется счетчик. Пуск автомата осуществляется подачей в схему управляющего сигнала В, разрешающего подачу тактирующих сигналов на ПМП, останов - подачей управляющего сигнала А. Сигнал Сброс или Уст (установка) устанавливает на СчАМК адрес начальной микрокоманды в микропрограмме. Управляющий сигнал ЧтМК выбирает из ПМП на регистр МК (РМК) очередную МК. Схема формирователя сигналов МО (ФСМО) расшифровывает поле МО и вырабатывает управляющие сигналы, инициирующие выполнение процессором конкретной МК. Формирователь адреса, сравнивая поле ЛУ в МК с двоичным вектором осведомительных сигналов (x1, x2,…, x31), принимает решение о передаче кода на СчАМК.
6.2 Адресация микрокоманд
Использование принципа естественной адресации МК предполагает использование двух различных форматов МК: В.М - для операционных МК и В.Х.А - для управляющих МК. Здесь В, М, Х, А - поля микрокоманд: В-одноразрядное поле бит-маркера (В=0 для операционных МК и В=1 для управляющих МК), М - поле для представления кода МО, включенных в МК, Х - поле кода (номера) проверяемого логического условия, А - поле адреса МК, исполнение которой осуществляется в случае истинности проверяемого логического условия.
Исполнительный адрес МК вычисляется по следующему правилу:
Здесь i - индекс осведомительного сигнала xi, значение которого равно 1.
6.3 Кодирование микроопераций
При горизонтально-вертикальном способе кодирования МО, все множество МО разбивается на подмножества, в каждое из которых включаются только несовместимые по времени исполнения МО. Внутри каждого подмножества сигналы управления кодируются вертикальным способом. Подмножества в операционной части МК располагаются по горизонтальному принципу. Другое название этого способа - кодирование раздельными полями. Расшифровка кодов МО осуществляется ФСМО, представляющим собой R дешифраторов (по одному на каждое выделенное подмножество МО).
Разобьем все микрооперации на подмножества несовместимых (приложение А) и объединим их в группы по 15 (максимально) микроопераций. Получим следующую таблицу:
Таблица 2. Кодирование МО
Номер микрооперации в подмножестве определяет ее код. Всего выделено 5 подмножеств, которые определяют формат операционной микрокоманды:
|
B |
M1 |
M2 |
M3 |
M4 |
M5 |
М5 |
||||||||||
|
0 |
Рисунок 7. Формат операционной микрокоманды
6.4 Микропрограмма функционирования ЦОУ
Количество осведомительных сигналов ЦОУ - 32, что потребует 5 бит в поле МК для логического условия. Общее количество микрокоманд составляет 117, что потребует 7 бит в поле МК для определения адреса. Формат управляющей микрокоманды представлен на рисунке 8.
|
B |
X |
A |
|||||||||||
|
1 |
Рисунок 8. Управляющая микрокоманда
Микропрограмма функционирования УА представлена в приложении Б.
6.5 Разработка принципиальной схемы УА
Электрическая принципиальная схема УА приведена на чертеже 2009.М42д.17.03.
Для реализации ПМП была взята ИМС К155РЕ3. Микросхема представляет собой электрически программируемое посредством пережигания плавких перемычек постоянное запоминающее устройство (ППЗУ) емкостью 256 бит (32x8). В исходном состоянии по всем адресам и разрядам записан логический ноль. Корпус К155РЕ3 типа 238.16-2, масса не более 2 г.
Рисунок 9.1. Корпус ИМС 155РЕ3
Рисунок 9.2. УГО ИМС 155РЕ3
1 - выход B1;
2 - выход B2;
3 - выход B3;
4 - выход B4;
5 - выход B5;
6 - выход B6;
7 - выход B7;
8 - общий;
9 - выход B8;
10 - вход адресный A0;
11 - вход адресный A1;
12 - вход адресный A2;
13 - вход адресный A3;
14 - вход адресный A4;
15 - вход разрешения выборки PB;
16 - напряжение питания;
Таблица 3. Электрические параметры ИМС К155РЕ3
|
1 |
Номинальное напряжение питания |
5 В 5% |
|
|
2 |
Выходное напряжение низкого уровня |
не более 0,5 В |
|
|
3 |
Напряжение на антизвонном диоде |
не менее -1,5 В |
|
|
4 |
Входной ток низкого уровня |
не более -1 мА |
|
|
5 |
Входной ток высокого уровняпо выводам 10-14по выводу 15 |
не более 0,04 мАне более 0,08 мА |
|
|
6 |
Выходной ток высокого уровня |
не более 0,1 мА |
|
|
7 |
Ток утечки на входе |
не более 1 мА |
|
|
8 |
Ток потребления |
не более 110 мА |
|
|
9 |
Потребляемая статическая мощность |
не более 550 мВт |
|
|
10 |
Время выборки разрешения при включении |
не более 50 нс |
|
|
11 |
Время выборки разрешения при выключении |
не более 50 нс |
|
|
12 |
Время выборки адреса при включении |
не более 65 нс |
|
|
12 |
Время выборки адреса при выключении |
не более 65 нс |
Зарубежные аналоги S8223 [4-6]
Для реализации 117 команд используется 8 МС К155РЕ3, которые разбиты на 2 группы по 4 микросхемы. Выходы (данные) всех микросхем группы соединены по соответствующим выводам и подаются на РМК.
В качестве РКМ использовались ИМС К155ИР1. Микросхема представляет собой четырехразрядный универсальный сдвиговый регистр. Корпус К155ИР1 типа 201.14-1, масса не более 1 г, КМ155ИР1 типа 201.14-8, масса не более 2,2 г.
Рисунок 9.3. Корпус К155ИР1
1 - информационный вход V1;
2 - вход первого разряда D1;
3 - вход второго разряда D2;
4 - вход третьего разряда D3;
5 - вход четвертого разряда D4;
6 - вход выбора режима V2;
7 - общий;
8 - вход синхронизации C2;
9 - вход синхронизации C1;
10 - выход четвертого разряда;
11 - выход третьего разряда;
12 - выход второго разряда;
13 - выход первого разряда;
14 - напряжение питания;
Таблица 4. Электрические параметры К155ИР1
|
1 |
Номинальное напряжение питания |
5 В 5% |
|
|
2 |
Выходное напряжение низкого уровня |
не более 0,4 В |
|
|
3 |
Выходное напряжение высокого уровня |
не менее 2,4 В |
|
|
4 |
Входной ток низкого уровняпо выводам 1-5,8,9по выводу 6 |
не более -1,6 мАне более -3,2 мА |
|
|
5 |
Входной ток высокого уровняпо выводам 1-5,8,9по выводу 6 |
не более 0,04 мАне более 0,08 мА |
|
|
6 |
Ток короткого замыкания |
-18… - 57 мА |
|
|
7 |
Ток потребления |
не более 82 мА |
|
|
8 |
Потребляемая мощность |
не более 430 мВт |
Зарубежные аналоги: SN7495N, SN7495J [4-6]
Поскольку длина микрокоманды составляет 16 бит, то для реализации РМК используется 4 микросхемы К155ИР1.
В качестве формирователя сигналов микроопераций используется МС К155ИД3, К155ИД4. К155ИД3 представляет собой дешифратор-демультиплексор 4 линии на 16. Содержит 225 итнегральных элементов. Корпус К155ИД3 типа 239.24-2.
Рисунок 9.4 УГО ИМС К155ИД3
1 - 11 - выходы Y1 - Y11;
13 - 17 - выходы Y12 - Y16;
12 - общий;
18, 19 - стробирующие входы;
24 - напряжение питания;
20 - 23 - информационные входы;
Таблица 5. Электрические параметры К155ИД3
|
1 |
Номинальное напряжение питания |
5 В 5% |
|
|
2 |
Выходное напряжение низкого уровня |
не более 0,4 В |
|
|
3 |
Выходное напряжение высокого уровня |
не менее 2,4 В |
|
|
4 |
Входной ток низкого уровня |
не более -1,6 мА |
|
|
5 |
Входной ток высокого уровня |
не более 0,04 мА |
|
|
6 |
Ток потребления |
не более 56 мА |
|
|
7 |
Время задержки распространения при включениипо входам 20 - 23по входам 18, 19 |
не более 33 нсне более 27 нс |
|
|
8 |
Время задержки распространения при выключениипо входам 20 - 23по входам 18, 19 |
не более 36 нсне более 30 нс |
|
|
9 |
Время дешифрации |
не более 35 нс |
|
|
10 |
Потребляемая мощность |
не более 294 мВт |
Зарубежные аналоги SN74154N [4-6]
Для дешифрации множества М1 используется две ИМС К155ИД3, образующих вместе дешифратор на 5 входов и 32 выхода. Для этого старший разряд множества М1 исходным подается на 19 ногу первой и инвертированным на 19 ногу второй МС. Для дешифрации множества М2 используется одна К МСК155ИД3.
К155ИД4 представляет собой сдвоенный дешифратор-демультиплексор 2 на 4. Содержит 131 интегральных элементов. Корпус К155ИД4 типа 238.16-1, КМ155ИД4 типа 201.16-5, КБ155ИД4-4 - бескорпусная.
Рисунок 9.5. Корпус ИМС 155ИД4
Рисунок 9.6. УГО К155ИД4
1 - информационный вход D;
2 - стробирующий вход S1;
3 - адресный вход B;
4 - выход D8;
5 - выход D4;
6 - выход D2;
7 - выход D1;
8 - общий;
9 - выход E1;
10 - выход E2;
11 - выход E4;
12 - выход E8;
13 - адресный вход A;
14 - стробирующий вход S2;
15 - информационный вход E;
16 - напряжение питания;
Таблица 6. Электрические параметры К155ИД4
|
1 |
Номинальное напряжение питания |
5 В 5% |
|
|
2 |
Выходное напряжение низкого уровня |
не более 0,4 В |
|
|
3 |
Выходное напряжение высокого уровня |
не менее 2,4 В |
|
|
4 |
Входной ток низкого уровня |
не более -1,6 мА |
|
|
5 |
Входной ток высокого уровня |
не более 0,04 мА |
|
|
6 |
Напряжение на антизвонном диоде |
не менее -1,5 В |
|
|
7 |
Ток потребления |
не более 40 мА |
|
|
8 |
Входной пробивной ток |
не более 1 мА |
|
|
9 |
Потребляемая статическая мощность (30 МГц) |
не более 210 мВт |
Зарубежные аналоги: SN74155N, SN74155J [4-6]
Два МС К155ИД4 используются для дешифрации множеств М3 и М4. Еще одна МС 155ИД4 используется для определения номера МС К155РЕ3 в группе.
В качестве выбора условия используется МС К155КП1. Микросхема представляет собой селектор-мультиплексор данных на 16 каналов со стробированием. Позволяет с помощью четырех адресных входов A-F передать данный поступающие на один из входов D0-D15 к выходу Y. Если на вход разрешения С подано напряжение высокого уровня, то на выходе Y также появится высокий уровень независимо от адреса остальных входов. Напряжение низкого уровня на входе Е разрешает прохождение данных от входов D0-D15. Корпус К155КП1 типа 239.24-1, масса не более 4 г.
Рисунок 9.7. Корпус ИМС К155КП1
Рисунок 9.8. УГО К155КП1
1 - вход информационный D7;
2 - вход информационный D6;
3 - вход информационный D5;
4 - вход информационный D4;
5 - вход информационный D3;
6 - вход информационный D2;
7 - вход информационный D1;
8 - вход информационный D0;
9 - стробирующий вход; 10 - выход;
11 - вход адресный F; 12 - общий;
13 - вход адресный E;
14 - вход адресный B; 15 - вход адресный A;
16 - вход информационный D15;
17 - вход информационный D14;
18 - вход информационный D13;
19 - вход информационный D12;
20 - вход информационный D11;
21 - вход информационный D10;
22 - вход информационный D9;
23 - вход информационный D8;
24 - напряжение питания;
Таблица 7. Электрические параметры К155КП1
|
1 |
Номинальное напряжение питания |
5 В 5% |
|
|
2 |
Выходное напряжение низкого уровня |
не более 0,4 В |
|
|
3 |
Выходное напряжение высокого уровня |
не менее 2,4 В |
|
|
4 |
Входной ток низкого уровня |
не более -1,6 мА |
|
|
5 |
Входной ток высокого уровня |
не более 0,04 мА |
|
|
6 |
Ток потребления |
не более 68 мА |
|
|
7 |
Потребляемая статическая мощность |
не более 357 мВт |
|
|
8 |
Время задержки распространения при включениипо стробирующему входу 9по адресным входам 11,13,14,15по информационным входам 1-8, 16-23 |
не более 30 нсне более 33 нсне более 14 нс |
|
|
9 |
Время задержки распространения при выключениипо стробирующему входу 9по адресным входам 11,13,14,15по информационным входам 1-8, 16-23 |
не более 24 нсне более 35 нсне более 20 нс |
Зарубежные аналоги SN74150N [4-6]
Общее количество условие 32, поэтому в принципиальной схеме используются две МС К155КП1.
В качестве счетчика адреса микрокоманд используется МС К155ИЕ7. Микросхема представляет собой четырехразрядный двоичный реверсивный счетчик. Содержит 276 интегральных элементов. Корпус К155ИЕ7 типа 238.16-2, КМ155ИД7 типа 201.16-6.
Рисунок 9.9. Корпус ИМС К155ИЕ7
9.10. УГО К155ИЕ7
1 - вход информационный D2;
2 - выход второго разряда Q2;
3 - выход первого разряда Q1;
4 - вход «обратный счет»;
5 - вход «прямой счет»;
6 - выход третьего разряда Q3;
7 - выход четвертого разряда Q4;
8 - общий;
9 - вход информационный D8;
10 - вход информационный D4;
11 - вход предварительной записи;
12 - выход «прямой перенос»;
13 - выход «обратный перенос»;
14 - вход установки «0» R;
15 - вход информационный D1;
16 - напряжение питания;
Таблица 8. Электрические параметры К155ИЕ7
|
1 |
Номинальное напряжение питания |
5 В 5% |
|
|
2 |
Выходное напряжение низкого уровня при Uп=4,75 В |
не более 0,4 В |
|
|
3 |
Выходное напряжение высокого уровня при Uп=4,75 В |
не менее 2,4 В |
|
|
4 |
Напряжение на антизвонном диоде при Uп=4,75 В |
не менее -1,5 В |
|
|
5 |
Помехоустойчивость |
не менее 0,4 В |
|
|
6 |
Входной ток низкого уровня |
не более 1,6 мА |
|
|
7 |
Входной ток высокого уровня |
не более 0,04 мА |
|
|
8 |
Входной пробивной ток |
не более 1 мА |
|
|
9 |
Ток короткого замыкания |
-18… - 65 мА |
|
|
10 |
Ток потребления |
не более 102 мА |
|
|
11 |
Потребляемая статическая мощность |
не более 535 мВт |
|
|
12 |
Время задержки выключения от входа «уст. 0» до выхода Q |
не более 35 нс |
|
|
13 |
Время задержки выключения от входа предварительной записи до выхода Q |
не более 40 нс |
|
|
14 |
Время задержки включения от входа предварительной записи до выхода Q |
не более 40 нс |
|
|
15 |
Время задержки выключения от входа «прямой счет» до выхода «прямой перенос» |
не более 26 нс |
|
|
16 |
Время задержки включения от входа «прямой счет» до выхода «прямой перенос» |
не более 24 нс |
|
|
17 |
Время задержки включения от входа «обратный счет» до выхода Q |
не более 47 нс |
|
|
18 |
Время задержки выключения от входа «обратный счет» до выхода Q |
не более 38 нс |
|
|
19 |
Коэффициент разветвления по выходу |
10 |
|
|
20 |
Максимальная длительность фронта (среза) входного импульса |
не более 150 нс |
Зарубежные аналоги SN74193N, SN74193J [4-6]
Для обеспечения необходимой разрядности используются две МС К155ИЕ7. Для выполнения операции увеличения счетчика, содержащего старшие биты адреса, 12-я нога «младшей» микросхемы замыкается на 5 ногу «старшей».
Для разрешения подачи синхроимпульсов СС1, СС2 и СС3 используется МС К155ТМ2. Микросхема представляет собой два независимых D-триггера, срабатывающих по положительному фронту тактового сигнала. Корпус К155ТМ2 типа 201.14-2, масса не более 1 г и у КМ155ТМ2 типа 201.14-8, масса не более 2,2 г.
Рисунок 9.11. Корпус К155ТМ2
1 - инверсный вход установки «0» R1;
2 - вход D1;
3 - вход синхронизации C1;
4 - инверсный вход установки «1» S1;
5 - выход Q1;
6 - выход инверсный Q1;
7 - общий;
8 - выход инверсный Q2;
9 - вход Q2;
10 - инверсный вход установки «1» S2;
11 - вход синхронизации C2;
12 - вход D2;
13 - инверсный вход установки «0» R2;
14 - напряжение питания;
Таблица 9. Электрические параметры К155ТМ2
|
1 |
Номинальное напряжение питания |
5 В 5% |
|
|
2 |
Выходное напряжение низкого уровня |
не более 0,4 В |
|
|
3 |
Выходное напряжение высокого уровня |
не менее 2,4 В |
|
|
4 |
Напряжение на антизвонном диоде |
не менее -1,5 В |
|
|
5 |
Входной ток низкого уровняпо входам 2,4,10,12по входам 1,3,11,13 |
не более -1,6 мАне более -3,2 мА |
|
|
6 |
Входной ток высокого уровняпо входам 2,12по входам 4,3,11,10 |
не более 0,04 мАне более 0,08 мА |
|
|
7 |
Входной пробивной ток |
не более 1 мА |
|
|
8 |
Ток короткого замыкания |
-18… - 55 мА |
|
|
9 |
Ток потребления |
не более 30 мА |
|
|
10 |
Потребляемая статическая мощность на один триггер |
не более 78,75 мВт |
|
|
11 |
Время задержки распространения при включении |
не более 40 нс |
|
|
12 |
Время задержки распространения при выключении |
не более 25 нс |
|
|
13 |
Тактовая частота |
не более 15 мГц |
Зарубежные аналоги: SN7474N, SN7474J [4-6]
7. Определение временных характеристик и моделирование работы ЦОУ
Временные характеристики работы ЦОУ рассчитываются, исходя из алгоритма функционирования ЦОУ (алгоритма исполнения МК) и схемотехнических особенностей реальных схем, составляющих процессор.
Промежуток времени, достаточный для реализации процессором любой МК, называется тактом. Другими словами, такт - это период синхросерии, обеспечивающей стабильную работу операционного устройства (ОУ). Так как любое ОУ, в том числе и проектируемое ЦОУ, состоит из управляющего устройства (управляющего автомата) и обрабатывающего блока (операционного автомата), такт операционного устройства в случае последовательной работы УУ и ОБ определяется по формуле:
,
где время срабатывания управляющего устройства,
время срабатывания обрабатывающего блока, определяемое по времени исполнения самой длительной МО [1]. Расчетное значение тактовой частоты определяется величиной F=1/TОУ.
Временная диаграмма работы ОУ с учетом реальных задержек в схемах устройства строится в соответствии со следующими временными соотношениями:
, где максимальное время выборки слова из ПМП;
нс
, где время, необходимое для записи слова в РМК;
нс
, где время срабатывания ФСМО (схема этого устройства и время срабатывания зависит от используемого способа кодирования МО), суммарное время срабатывания всех схем, включенных в ФА;
нс
, где время исполнения в ОБ k-ой микрооперации (в случае синхронизации с постоянным тактом);
нс
; , где время срабатывания счетчика АМК (СчАК);
нс
нс
нс - интервал , гарантирующий загрузку «правильного слова» в РМК.
нс
На рисунке 10 приведена временная диаграмма процесса исполнения МК.
Рисунок 10. Временная диаграмма процесса исполнения МК
Расчетное значение тактовой частоты определяется величиной F=1/TОУ.
Гц
Рабочая частота Fр выбирается из гостированного ряда частот {F} при условии, что FР?0,8F.
Гц
Таким образом, рабочая частота составляет 1 МГц[3].
Выполним моделирование на следующем участке ГСА:
Входные данные: адрес микрокоманды - 93, условие x31 - 0.
Из ПМП на РК поступает следующая команда:
|
A |
B |
M1 |
M2 |
M3 |
M4 |
M5 |
||||||||||||
|
X |
A |
|||||||||||||||||
|
A+93 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
x |
x |
x |
Поскольку бит В (РМК(0)) равен 1, то микрокоманда управляющая (на входах разрешения дешифраторов ФСМО формируется сигнал уровня логическая 1). Значения битов РМК(0) и РМК(1) выбирают мультиплексор DD2, на который подается значение условия х31 (уровень логического нуля). Сигнал Хх2 с выхода мультиплексора формирует сигналы ~LD (логическая 1) и +1 (), что увеличивает значение СчАМК на единицу. Полученный адрес поступает на адресные входы ПМП.
Из ПМП на РК поступает следующая команда:
|
A |
B |
M1 |
M2 |
M3 |
M4 |
M5 |
||||||||||||
|
X |
A |
|||||||||||||||||
|
A+94 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
Данная микрокоманда является операционной. На все дешифраторы ФСМО (DD7-DD10, DD38) поступают сигналы разрешения дешифрации. На входы дешифратора DD7 и DD8 поступают 11111, что является кодом МО у49. На вход DD9 поступает 0011, что соответствует МО у13. На входы DD10 и DD38 поступают 10 и 01, формирующие МО у4 и у28. МО у48 формируется схемной логикой.
Вырабатываются сигналы ~LD (логическая 1) и +1 () что обеспечивает переход на следующий адрес.
Из ПМП на РК поступает следующая команда:
|
A |
B |
M1 |
M2 |
M3 |
M4 |
M5 |
||||||||||||
|
X |
A |
|||||||||||||||||
|
A+95 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
x |
x |
Данная микрокоманда является управляющей. Выбирается мультиплексор DD1, на выходе которого формируется логическая 1. Этот сигнал формирует ~LD() и +1 (логический 0), что обеспечивает загрузку адреса из поля адреса в РМК в СчАМК. Модифицированный адрес (84) поступает на входы ПМП.
Заключение
В ходе курсовой работы было спроектировано ЦОУ, способное выполнять определенную часть из общей системы команд. Устройство управления представляет собой управляющий автомат с программируемой логикой и естественным принципом адресации. Результатом данной курсовой работы является:
1. Определенные форматы команд и данных и сформированная система команд;
2. Содержательная граф-схема функционирования ЦОУ;
3. Структурная схема ЦОУ;
4. Архитектура внешних выводов ЦОУ;
5. Форматы микрокоманд, кодирование микрокоманд и микропрограмма функционирования управляющего автомата;
6. Принципиальная схема УА;
7. Рассчитанные временные характеристики ЦОУ.
Перечень ссылок
1. Синтез центрального обрабатывающего устройства ЦВМ: Методические указания к курсовому проектированию по дисциплине «Цифровые ЭВМ» для студентов направления 6.050102 - «Компьютерная инженерия» дневной и заочной форм обучения/ Разраб. Ю.К. Апраксин, Т.В. Волкова. Севастополь: Изд-во СевНТУ, 2008. 36 с.
2. Синтез управляющих автоматов с программируемой логикой: Методические указания к циклу лабораторных работ по дисциплине «Цифровые ЭВМ» для студентов направления 6.050102 - «Компьютерная инженерия» дневной формы обучения/ Разраб. Ю.К. Апраксин, Т.В. Волкова. Севастополь: Изд-во СевНТУ, 2009. 44 с.
3. Альтшуллер Г.Б. Кварцевые генераторы: Справ. пособие/ Г.Б. Альтшуллер, Н.Н. Елфимов, В.Г. Шакулин - М.: Радио и связь, 1984. - 232 с., ил.
4. Шило В.Л. Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1987 - 352 с.
5. А.В. Нефедов. Интегральные микросхемы и их зарубежные аналоги: Справочник. Том 2./А.В. - М.:ИП РадиоСофт, 1998 г. - 640 с.:ил.
6. Перельман Б.Л., Шевелев В.И. Отечественные микросхемы и зарубежные аналоги Справочник. «НТЦ Микротех», 1998 г., 376 с.
Размещено на Allbest.ru
Подобные документы
Теоретические основы процессоров. Построение процессоров и их общая структура. Цифровые автоматы. Расчёт количества триггеров и кодирование состояний ЦА. Структурная схема управляющего устройства. Построение графа функционирования управляющего устройства.
курсовая работа [85,0 K], добавлен 08.11.2008Структурная схема и синтез цифрового автомата. Построение алгоритма, графа и таблицы его функционирования в микрокомандах. Кодирование состояний автомата. Функции возбуждения триггеров и формирования управляющих сигналов. Схема управляющего устройства.
курсовая работа [789,4 K], добавлен 25.11.2010Обобщенная схема конечного цифрового автомата. Структурная и каскадная схема мультиплексора. Кодирование входных и выходных сигналов и состояний автомата. Схема разработанного цифрового устройства. Синтез дешифратора автомата. Выбор серии микросхем.
контрольная работа [279,1 K], добавлен 07.01.2015Функциональная схема и механизм работы цифрового устройства обработки данных. Синтез управляющего автомата, выбор типа триггера, описание управляющего автомата и счётчиков на языке Verilog. Процесс тестирования и моделирования управляющего автомата.
курсовая работа [3,2 M], добавлен 05.12.2012Синтез дискретного устройства, его структурная схема. Расчет дешифратора и индикаторов, их проектирование. Карты Карно. Синтез счетной схемы. Делитель частоты. Проектирование конечного автомата и его описание. Анализ сигналов и минимизация автомата.
курсовая работа [217,8 K], добавлен 21.02.2009Проект устройства сбора данных (УСД), предназначеный для измерения, сбора, обработки, хранения и отображения информации с реальных объектов. Разработка блока выработки адресов каналов коммутатора. Абстрактный синтез УУ. Синтез управляющего устройства.
курсовая работа [257,7 K], добавлен 19.06.2010Исследование структурной схемы цифрового автомата и операционного устройства. Алгоритм функционирования цифрового автомата в микрооперациях. Кодирование его состояний. Характеристика функций возбуждения триггеров и формирования управляющих сигналов.
курсовая работа [3,6 M], добавлен 06.12.2013Структурная схема разрабатываемого устройства. Синтез схемы блока АЛУ и блока признаков результата. Номинальные значения параметров компонентов. Открытие созданной принципиальной схемы. Анализ переходных процессов. Выполнение логических операций.
дипломная работа [1,5 M], добавлен 29.09.2014Структурная схема устройства управления. Алгоритм работы микроконтроллера в его составе. Строение центрального процессорного элемента – микроконтроллера AVR семейства Classic. Принципиальная схема устройства, расчет временных параметров ее работы.
курсовая работа [636,5 K], добавлен 03.12.2013Структурный синтез управляющего автомата. Кодирование внутренних состояний и выбор памяти. Составление таблицы траекторий. Выбор микросхем и аналоговых элементов. Устройства сопряжения и нормализация шкалы датчика. Устройство коммутации с элементами.
курсовая работа [206,1 K], добавлен 23.02.2009
