Синтез дискретного устройства
Теория дискретных устройств. Логическое проектирование дешифраторов. Временная диаграмма и принципиальная схема делителя частоты на десять. Расчет мультивибратора и сопротивлений. Синтез счетной схемы. Печатная плата синтезируемого дискретного устройства.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 24.03.2012 |
| Размер файла | 2,1 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Введение
Теория дискретных устройств - наука, изучающая способы описания и преобразования структурных элементов. Предметом данной науки является математический аппарат алгебры логики, способы задания и реализации функций алгебры логики, методы, используемые при преобразовании логических структур комбинационных систем и конечных автоматов.
Теория дискретных устройств - сравнительно молодая и быстроразвивающаяся отрасль науки. Её появление в 30-х годах двадцатого столетия связанно с усложнением и совершенствованием релейных систем управления, когда возникла необходимость в их математическом описании. Основы теории ДУ начали закладываться в 1938 - 1940 гг., когда учёные СССР, США, Японии доказали применимость булевой алгебры логики при анализе и синтезе контактных схем. Применение аппарата алгебры логики при решении задач дискретной техники получило существенное развитие в трудах многих учёных. Создание ЭВМ внесло большой вклад в развитие теории ДУ. На сегодняшний день, зачастую, без использования ЭВМ невозможно решать те или иные практические задачи, связанные с анализом, разработкой и усовершенствованием дискретных устройств.
Устройства железнодорожной автоматики, телемеханики и связи в основном относятся к классу дискретных устройств. Увеличение пропускной и провозной способности железных дорог, повышение скоростей и интенсивности движения поездов - всё это, и многое другое, обусловлено постоянным развитием автоматизированных управляющих систем, базирующихся на теории дискретных устройств.
1. Синтез дискретных устройств
Цель работы: Изучение методов, используемых при анализе и логическом проектировании дискретных устройств.
Структура и алгоритм функционирования проектируемого дискретного устройства
В данной курсовой работе требуется произвести синтез дискретного устройства (ДУ), представленного ниже:
Устройство состоит из генератора тактовых импульсов (ГТИ), делителя частоты, счётной схемы, двух дешифраторов и элементов индикации. Частота вырабатываемых генератором импульсов, уменьшается делителем до 0,1 Гц. Счётная схема, в зависимости от числа поступающих на её вход импульсов, устанавливается в одно из устойчивых состояний, соответствующих определённым комбинациям кода. Каждая кодовая комбинация, отображается на индикаторах соответствующим ей шестнадцатеричным числом.
Частота вырабатываемых генератором тактовых импульсов f = 310 Гц. Счётная схема имеет 8 устойчивых состояний: 22, 19, 16, 13, 10, 7, 4, 1. Используемая для построения ДУ элементная база: "ИЛИ - НЕ". Серия используемых логических элементов: 176. Десятичный эквивалент в счётной схеме кодируется кодом 8421.
2. Логическое проектирование дешифраторов
В синтезируемом ДУ дешифратор расшифровывает значение выдаваемой в каждом состоянии счётной схемы кодовой комбинации, преобразуя её в код, отображающий на индикаторе соответствующее данной комбинации шестнадцатеричное число.
Составим таблицу соответствия кодовых комбинаций на выходе счётной схемы и входах дешифраторов:
|
№ |
Сохр. в сч. сх. кодовая комбинация |
10 |
16 |
Индикатор |
Значение функции |
|||||||||||||||||||
|
Индикатор A |
Индикатор B |
|||||||||||||||||||||||
|
Q5 |
Q4 |
Q3 |
Q2 |
Q1 |
||||||||||||||||||||
|
A |
B |
f1 |
f2 |
f3 |
f4 |
f5 |
f6 |
f7 |
f1 |
f2 |
f3 |
f4 |
f5 |
f6 |
f7 |
|||||||||
|
1 |
1 |
0 |
1 |
1 |
0 |
22 |
16 |
1 |
6 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
|
|
2 |
1 |
0 |
0 |
1 |
1 |
19 |
13 |
1 |
3 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
|
|
3 |
1 |
0 |
0 |
0 |
0 |
16 |
10 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
|
|
4 |
0 |
1 |
1 |
0 |
1 |
13 |
d |
0 |
d |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
|
|
5 |
0 |
1 |
0 |
1 |
0 |
10 |
A |
0 |
A |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
|
|
6 |
0 |
0 |
1 |
1 |
1 |
7 |
7 |
0 |
7 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
|
|
7 |
0 |
0 |
1 |
0 |
0 |
4 |
4 |
0 |
4 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
|
|
8 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
Как видно из таблицы, для идентификации состояния счетной схемы дешифратором, соединенным с индикатором “B” младшего разряда, достаточно использовать выходы Q1 - Q3. . Для дешифратора, подключенного к индикатору “A” старшего разряда, комбинация на выходе полностью определяется значением выхода Q5 счетной схемы.
Синтез дешифраторов проведём с использованием карт Карно (только для индикатора “B”).
Для дешифратора индикатора “A” будем иметь следующие функции:
Для дешифратора индикатора “B” будем иметь следующие функции:
Размещено на http://www.allbest.ru/
Переведем ФАЛ из базиса “ИЛИ” в базис “ИЛИ-НЕ” используя закон двойного отрицания и закон двойственности.
Для индикатора “B”
Принципиальная схема дешифратора для индикатора “A”
Принципиальная схема дешифратора для индикатора “B”
3. Синтез счётной схемы
Счётная схема предназначена для хранения числа и изменения его под воздействием входных сигналов на заданную константу (k = 2). Счётные схемы разделяют на синхронные и асинхронные. У синхронных схем управляющие сигналы поступают на все синхронизирующие входы одновременно. У асинхронных счётных схем синхронизирующие сигналы поступают на синхро-входы триггеров не одновременно.
Матрица переходов для JK - триггера
|
Переход |
Функции возбуждения |
||
|
J |
K |
||
|
0 - 0 |
0 |
X |
|
|
0 - 1 |
1 |
X |
|
|
1 - 0 |
X |
1 |
|
|
1 - 1 |
X |
0 |
Для синтеза счётной схемы используем универсальные двухтактные JK - триггеры. Для определения функций возбуждения триггеров составляем кодировочную таблицу переходов:
|
№ |
t |
t + 1 |
T4 |
T3 |
T2 |
T1 |
|||||||||||
|
Q5 |
Q3 |
Q2 |
Q1 |
Q5 |
Q3 |
Q2 |
Q1 |
J5 |
K5 |
J3 |
K3 |
J2 |
K2 |
J1 |
K1 |
||
|
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
X |
0 |
X |
1 |
X |
0 |
1 |
X |
|
|
2 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
X |
0 |
0 |
X |
X |
1 |
X |
1 |
|
|
3 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
X |
0 |
X |
1 |
X |
|
|
4 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
X |
X |
1 |
1 |
X |
X |
1 |
|
|
5 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
X |
1 |
X |
X |
0 |
1 |
X |
|
|
6 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
X |
X |
0 |
X |
1 |
X |
1 |
|
|
7 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
X |
X |
1 |
0 |
X |
1 |
X |
|
|
8 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
X |
1 |
X |
1 |
X |
X |
1 |
Для нахождения функций возбуждения каждого триггера воспользуемся методом карт Карно:
Переведем ФАЛ из базиса “ИЛИ” в базис “ИЛИ-НЕ” используя закон двойного отрицания и закон двойственности.
Cчётная схема и временная диаграмма, полученная на основе минимизированных функций возбуждения каждого триггера представлена ниже.
4. Делитель частоты
Нужно преобразовать синхроимпульсы частотой 310 Гц с выхода мультивибратора в импульсы частотой 0,1 Гц то коэффициент деления делителя частоты n = 3100. Для этого будем использовать каскадное соединение делителей с коэффициентами (:31 :10 :10).
Для построения счетчика на :10 будем использовать по следованное соединение 4 триггеров типа JK с выделением 10 комбинации.
Временная диаграмма делителя на десять
Как видно из временной диаграммы триггеры нужно обнулить на одиннадцатом такте (обнулять будем только 2 и 4 триггера т.к. 1 и 3 уже установлены в ноль).
Принципиальная схема делителя частоты на десять
Для построения счетчика на :31 будем использовать по следованное соединение 5 триггеров типа JK с выделением 31 комбинации.
На принципиальной схеме в качестве делителя на :31 и :10 воспользуемся пятиразрядным счетчиком К176ИЕ2, который может работать как двоичный так и десятичный.
Микросхема К176ИЕ2 - пятиразрядный счетчик, который может работать как двоичный в коде 1 - 2 - 4 - 8 - 16 при уровне лог. 1 на управляющем входе A или как декада с подключенным к выходу декады триггером при лог. 0 на входе А. Во втором случае код работы триггеров счетчика 1 - 2 - 4 - 8 - 10.
Вход R служит для установки триггеров счетчика в 0 подачей на этот вход уровня лог. 1. Первые четыре триггера счетчика могут быть установлены в единичное состояние подачей уровней лог. 1 на входы SI - S8. Входы S1 - S8 являются преобладающими над входом R.
При подаче на вход СР импульсов положительной полярности на входе CN должна быть лог. 1, при подаче на вход CN импульсов отрицательной полярности на входе СР должен быть лог. 0. В обоих случаях счетчик переключается спадами импульсов.
Принципиальную схема делителя частоты на :3100 на микросхемах К176ИЕ2
5. Построение принципиальной схемы проектируемого устройства
Объединим все ранее синтезируемые устройства в одну общую схему. Т.к. в 176 серии нет элемента “8ИЛИ-НЕ” то будем использовать схему замещения представленную ниже:
Схема замещения элемента “5ИЛИ-НЕ”
В качестве семи сегментного индикатора будем использовать АЛС321А (с общим катодом) у которого постоянное прямое напряжение при Iпр = 20 мА, не более 3,6 В. Сегмент “H” использовать не будем т.к точка не используется.
К176ПУ2 - 6 элементов “ИЛИ-НЕ”
К176ЛЕ5 - 4 элемента “2ИЛИ-НЕ”
К176ЛЕ10 - 3 элемента “3ИЛИ-НЕ”
К176ЛЕ6 - 2 элемента “4ИЛИ-НЕ”
К176ТВ1 - 2 элемента “JK”
K176ИЕ2 - пяти разрядный счетчик
Напряжения питания всех микросхем Uи.п. = 9 В.
Выводы: К176ИЕ2, К176ПУ2, К176ТВ1 - общий 8, Uи.п - 16
К176ЛЕ5, К176ЛЕ10, К176ЛЕ6 - общий 7, Uи.п - 14
Входное напряжение со всех микросхем не более Uвх0 = 0,3 В
Выходное напряжение со всех микросхем не менее Uвых1 = 8,2 В
Расчет мультивибратора
6. Расчет сопротивлений
7. Печатная плата синтезируемого ДУ
Вид сверху
Вид снизу
Заключение
При выполнении данной курсовой работы мы освоили основные методы минимизации схем. Также научился проектировать дискретные устройства на интегральных микросхемах и реализовывать их на печатных платах.
В основе многих устройств, широко используемых в настоящее время лежат методы синтеза рассмотренные в данной курсовой работе.
Список используемой литературы
дискретный дешифратор печатная плата
1. Годяев А.И. “Проектирование дискретных устройств” Методическое указание на выполнение курсовой работы по дисциплине “Теоретические основы автоматики и телемеханики”.
2. Тарабрин Б.В. “Справочник по интегральным микросхемам” М.: Энергия, 1980 г.
3. Янсен й. “Курс цифровой электроники” Т. 2 Проектирование устройств на цифровых ИС, 1987 г.
4. Евреинов Ю.Т. “Цифровая и вычислительная техника” 1991 г.
Размещено на Allbest.ru
Подобные документы
Синтез дискретного устройства, его структурная схема. Расчет дешифратора и индикаторов, их проектирование. Карты Карно. Синтез счетной схемы. Делитель частоты. Проектирование конечного автомата и его описание. Анализ сигналов и минимизация автомата.
курсовая работа [217,8 K], добавлен 21.02.2009Разработка и описание принципиальной схемы дискретного устройства. Синтез основных узлов дискретного устройства, делителя частоты, параллельного сумматора по модулю два, параллельного регистра, преобразователя кодов. Генератор прямоугольных импульсов.
курсовая работа [1,6 M], добавлен 20.05.2014Основные узлы дискретного устройства: генератор прямоугольных импульсов, параллельно-последовательный счетчик, преобразователь кодов, делитель частоты, сумматор. Описание работы дискретного устройства. Выбор микросхем. Схема электрическая принципиальная.
курсовая работа [3,7 M], добавлен 28.01.2013Структурная схема дискретного устройства. Основное назначение делителя частоты. Синтез счётчика с параллельным переносом и коэффициентом счёта. Генератор прямоугольных импульсов. Реализация преобразователя кодов на базе программируемо-логических матриц.
курсовая работа [5,6 M], добавлен 22.01.2016Разработка дискретного устройства, состоящего из генератора прямоугольных импульсов высокой частоты (100 кГц), счетчика импульсов, дешифратора, мультиплексора и регистра сдвига. Синтез синхронного конечного автомата, у которого используются D-триггеры.
курсовая работа [198,8 K], добавлен 08.02.2013Разработка алгоритма умножения, структурной схемы устройства и синтез преобразователя множителя. Логический синтез одноразрядного четверичного умножителя-сумматора и одноразрядного четверичного сумматора. Разработка, синтез и блок-схема МПА делителя.
курсовая работа [100,0 K], добавлен 07.06.2010Применение системы автоматического регулирования (САУ) на примере процесса производства кефира. Разработка структурной схемы и математической модели САУ. Повышение качества процесса регулирования с помощью синтеза САУ и корректирующих устройств.
курсовая работа [692,9 K], добавлен 17.03.2013Параметры делителя частоты. Теоретическое обоснование схемного решения. Асинхронный двоичный счетчик в качестве делителя частоты. Упрощенная структурная схема делителя. Ввод коэффициента деления. Составление электрической принципиальной схемы устройства.
курсовая работа [1,2 M], добавлен 08.01.2013Разработка структурной схемы дискретного устройства в составе: генератор импульсов, счетчик, дешифратор, мультиплексор, регистр сдвига. Разработка автомата по таблицам переходов и выходов, в котором в качестве элементов памяти используются D-триггеры.
курсовая работа [755,2 K], добавлен 27.11.2013Структурная схема цифрового устройства. Проектирование одновибратора на интегральных таймерах. Минимизация логической функции цифрового устройства по методу Квайна и по методу карт Карно. Преобразование двоичного числа. Расчет номиналов сопротивлений.
курсовая работа [319,2 K], добавлен 31.05.2012
