Компьютерная схемотехника

Рисунок 4.13

Таблица 4.11

№ набора	D	С	В	А	F
0	0	0	0	0	1
1	0	0	0	1	1
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	0
8	1	0	0	0	1
9	1	0	0	1	1
10	1	0	1	0	1
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	0

4.13 Запрет

Элемент реализует логическую функцию

.(4.13)

Ниже показаны его обозначение на электрических схемах (рисунок 4.14) и таблица истинности (таблица 4.12).

Рисунок 4.14

Таблица 4.12

№ набора	B	A	F
0	0	0	0
1	0	1	1
2	1	0	0
3	1	1	0

На выходе такого элемента логическая единица будет лишь в том случае, если на основном входе присутствует логическая единица (А=1), а на запрещающем входе- нуль (В=0)

В обозначении элемента на электрических схемах запрещающий вход отмечен как инверсный - кружком. Запрещающим сигналом на этом входе будет логическая единица.

4.14 Логические элементы с открытым коллектором

При построении цифровых устройств часто возникает необходимость объединения выходов нескольких логических элементов с целью перехода на общую выходную цепь. Эту задачу можно решить с помощью элемента ИЛИ (рисунок 4.15).

Рисунок 4.15

При этом приходится мириться с дополнительными схемными затратами и увеличением суммарной задержки прохождения цифровых сигналов через устройство.

Другой способ основан на применении логических элементов с открытым коллектором, в поле функционального обозначения которых имеется специальный символ , указывающий, что коллектор выходного транзистора открыт (оборван, “висит в воздухе”).

На рисунке 4.16 показано объединение нескольких логических элементов с открытым коллектором на общий выход.

Рисунок 4.16

Для нулевых сигналов на выходах логических элементов ЛЭ1...ЛЭ3 (соответствующий выходной транзистор открыт) данная схема выполняет функцию “монтажное ИЛИ”: при появлении логического нуля хотя бы на одном из выходов логических элементов выходной сигнал также будет равен нулю.

Для единичных сигналов на выходах логических элементов ЛЭ1...ЛЭ3 (соответствующий выходной транзистор закрыт) схема выполняет функцию “монтажное И”: выходной сигнал равен единице лишь при одновременном появлении логических единиц на выходах всех логических элементов.

За счет технологии изготовления выходного транзистора и получения от него заданных характеристик элементы с открытым коллектором обладают более высокой нагрузочной способностью, чем обычные ЛЭ, поэтому могут использоваться для подключения нагрузок типа тиристоров, реле, индикаторов (светодиодов) и т.п. (рисунок 4.17).

Рисунок 4.17

При этом необходимо обеспечить выполнение условия

,(4.14)

где Iн - ток нагрузки; - значение допустимого тока, который может протекать через открытый выходной транзистор логического элемента (рисунок 4.17).

На рисунке 4.17.1 показан пример подключения на выход ЛЭ с открытым коллектором светодиода VD.



Рисунок 4.17.1

Когда с выхода ЛЭ снимается логический 0, выходной транзистор VT открыт, и светодиод VD оказывается включенным в прямом направлении. При протекании через VD прямого тока последний зажигается. Ток Iн равен току зажигания светодиода Iзаж.VD, который составляет 20 mA. Падение напряжения на открытом диоде UVD.пр составляет (1,7…2) В. Резистор R ограничивает величину прямого тока и рассчитывается по формуле:

(4.14.1)

Например, если Ek=5 B; UVD.пр=2 В; Iзаж.VD=20 mA, то R=(5-2)/(20*10-3)=150 Ом.

4.15 Логические элементы с третьим состоянием

Один из наиболее широко используемых способов подключения логических элементов на общий выход основан на применении в их выходных цепях электронных буферных схем, способных под действием управляющих сигналов либо подключать к нагрузке выходной логический сигнал, принимающий значения (состояния) 0 или 1, либо отключать выход от нагрузки (переводить его в так называемое 3-е (высокоимпедансное, Z-состояние)).

Ниже показаны: обозначение логического элемента (повторителя) с тремя состояниями на электрических схемах (рисунок 4.18,а) и принципиальная схема его выходного каскада, обеспечивающего 3 состояния выходного сигнала: логический 0; логическую 1 и 3-е (Z) состояние (рисунок 4.18,б).

Рисунок 4.18

В поле функционального обозначения логических элементов с тремя состояниями имеется специальный символ .

Помимо основных входов, на которые подаются входные логические переменные, подобные элементы содержат управляющий вход “Выбор кристалла” - CS, активным сигналом на котором, как правило, является логический 0 (рисунок 4.18,а).

Три состояния выходных сигналов обеспечиваются управляющими сигналами на базах транзисторов VT1 и VT2 (рисунок 4.18,б):

Единичное состояние - на базе VT1 - единица (транзистор - открыт); на базе VT2 - нуль (транзистор - закрыт) и с выхода снимается логическая 1;

Нулевое состояние - на базе VT1 - нуль (транзистор закрыт); на базе VT2 - единица (транзистор - открыт) и с выхода снимается логический 0;

Z - состояние - на базах VT1 и VT2 - логические нули (оба транзистора закрыты) и выход оборван от общей шины (находится в высокоимпедансном (Z) состоянии).

Элементы с тремя состояниями широко используются в микропроцессорной технике для подключения выходов различных устройств микропроцессорной системы к общей шине.

5. РЕАЛИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ в разных базисах

5.1 Базисные наборы ЛЭ и их взаимосвязь

Существует несколько базисных (функционально полных) наборов логических элементов, на которых можно реализовывать любую переключательную функцию:

1) И, ИЛИ, НЕ;

2) И - НЕ;

3) ИЛИ - НЕ.

Для реализации ПФ, представленной булевым выражением в ДНФ или КНФ, достаточно трех ЛЭ: И, ИЛИ, НЕ, поэтому этот набор считается функционально полным или базисным (базисом).

На практике более широко используются базисы И-НЕ или ИЛИ-НЕ. Это связано с тем, что уменьшение номенклатуры элементов до одного типа упрощает проектирование устройства и его ремонт. Кроме того, наличие в этих элементах инвертора (усилителя) повышает нагрузочную способность элемента (усиливает сигнал).

Используя тождества и теоремы булевой алгебры, можно преобразовать выражения ПФ, записанные в виде комбинации функций И, ИЛИ, НЕ, к виду, который может быть реализован элементами базиса И-НЕ, ИЛИ-НЕ. Сказанное отражает таблица 5.1.

Таблица 5.1

Элемент	Логические операции
	НЕ	И	ИЛИ
И-НЕ
ИЛИ-НЕ

Ниже показана схемная реализация функций НЕ, И, ИЛИ в базисах И-НЕ (рисунок 5.1, а, б, в) и ИЛИ-НЕ ( рисунок 5.1 ,г, д, е).

Рисунок 5.1

Функцию И-НЕ называют функцией Шеффера (штрихом Шеффера), обозначая её в виде F = A B, а функцию ИЛИ-НЕ - функцией Пирса (стрелкой Пирса), обозначая её в виде АВ. Базис И-НЕ называют базисом Шеффера, а базис ИЛИ-НЕ - базисом Пирса.

5.2 Реализация логических функций в различных базисах

5.2.1 Реализация элемента “Равнозначность” (исключающее ИЛИ - НЕ)

На выходе такого элемента должна быть логическая 1, если на входах одновременно присутствуют одинаковые логические переменные (единицы или нули).

Булево выражение логической функции, соответствующей рассматриваемому элементу имеет вид

.(5.1)

Очевидно, что данное выражение легко реализуется элементами базиса И, ИЛИ, НЕ.

Используя теорему де Моргана и тождества булевой алгебры, преобразуем выражение (5.1) к виду, позволяющему реализовать функцию “равнозначность” в базисе И-НЕ (5.2) и ИЛИ-НЕ (5.3)

,(5.2)

.(5.3)

Ниже показаны функциональные схемы элемента “равнозначность” на ЛЭ базисов И, ИЛИ, НЕ (рисунок 5.2,а); И-НЕ (рисунок 5.2,б) и ИЛИ-НЕ (рисунок 5.2,в).

А Б

В

Рисунок 5.2

5.2.2 Реализация элемента “Неравнозначность” (исключающее ИЛИ, сумма по модулю два)

На выходе такого элемента должна быть логическая 1, если на входах присутствуют неравнозначные логические переменные:

F = 1, если А = 1, В = 0 или А = 0, В = 1.

Булево выражение логической функции рассматриваемого элемента имеет вид

.(5.4)

Это выражение может быть легко реализовано элементами базиса И, ИЛИ, НЕ. Применяя теорему де Моргана и тождества булевой алгебры, преобразуем выражение (5.4) к виду, позволяющему реализовать функцию “неравнозначность” в базисе И-НЕ (5.5) и ИЛИ-НЕ (5.6).

,(5.5)

.(5.6)

Ниже показаны функциональные схемы элемента “неравнозначность” на ЛЭ базисов И, ИЛИ, НЕ (рисунок 5.3, а); И-НЕ (рисунок 5.3, б) и ИЛИ-НЕ (рисунок 5.3, в).



А Б

В

Рисунок 5.3

Элемент “неравнозначность” иначе называют сумматором по модулю два: сумма двоичных цифр дает единицу, если одна из них единица, а другая - нуль; в противном случае, если обе цифры 0 или 1, то сумма равна нулю.

5.2.3 Реализация элемента “Запрет”

На выходе такого элемента должна быть логическая 1, если на основном входе присутствует логическая единица, а на запрещающем входе - логический нуль.

Булево выражение логической функции рассматриваемого элемента имеет вид

.(5.7)

Выражение (5.7) может быть легко реализовано в базисе И, ИЛИ, НЕ.

Применяя теорему де Моргана и тождества булевой алгебры, преобразуем выражение (5.7) к виду, позволяющему реализовать функцию “запрет” в базисе И-НЕ (5.8) и ИЛИ-НЕ (5.9).

,(5.8)

.(5.9)

Ниже показаны функциональные схемы элемента “запрет” на ЛЭ базисов И, ИЛИ, НЕ (рисунок 5.4, а); И-НЕ (рисунок 5.4, б) и ИЛИ-НЕ (рисунок 5.4, в).

Рисунок 5.4

5.2.4 Реализация многобуквенных логических функций на элементах с небольшим количеством входов

Иногда на практике возникает задача реализовать логическую функцию большого числа логических переменных (многобуквенную функцию) на элементах с небольшим количеством входов. В качестве примера на рисунке 5.5 показана функциональная схема, реализующая логическую функцию

(5.10)

на двухвходовых элементах И-НЕ.



Рисунок 5.5

6. ПАРАМЕТРЫ И ХАРАКТЕРИСТИКИ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ (ИМС)

Цифровая микросхема как функциональный узел характеризуется набором сигналов, которые можно разделить на информационные (Х1, Х2, ..., Хn - входные, Y1, Y1, ..., Ym - выходные) и управляющие (V1, V2, ..., Vk). Каждая конкретная ИМС в соответствии со своим функциональным назначением выполняет определенные операции над входными сигналами (переменными), а выходные сигналы представляют собой результат этих операций Yj = F(Х1,Х2, ... ,Хn). Операторами F могут быть как простейшие логические преобразования, например, И, ИЛИ, НЕ, и т. д., так и сложные многофункциональные преобразования, имеющие место, например, в микропроцессорах, БИС памяти и др.

Сигналы управления определяют вид операции, режим работы ИМС, обеспечивают синхронизацию, установку начального состояния, стробируют входные и выходные сигналы, задают адрес, и т. д.

От функциональной сложности ИМС зависит и система ее электрических параметров, которые в общем случае могут иметь десятки наименований, причем многие из параметров характерны только для ИМС какого-либо одного класса. Поэтому ниже рассмотрим те параметры и характеристики, которые характеризуют большинство микросхем. В дальнейшем при изучении отдельных устройств этот перечень по мере необходимости будет расширен.

6.1 Коэффициент объединения по входу (Коб)

Равен числу входов логического элемента. На них поступают логические переменные, над которыми данный элемент выполняет логическую операцию. Коб ограничивает наибольшее число переменных функции, которую реализует данный ЛЭ. При недостаточном количестве входов вместо одного приходится использовать несколько элементов, соединяя их определенным образом (5.2.4).

6.2 Коэффициент разветвления по выходу (Краз)

Численно равен количеству входов аналогичных элементов, которыми можно одновременно нагрузить выход данного элемента без искажения передачи информации. Этот коэффициент характеризует нагрузочную способность элемента и определяется выполнением его выходного каскада. Для различных элементов составляет от нескольких единиц до нескольких десятков.

6.3 Статические характеристики

К статическим характеристикам относятся: входная ВАХ, определяющая зависимость входного тока от входного напряжения; выходная ВАХ, показывающая связь между выходным напряжением и током; передаточная, которая определяет зависимость выходного напряжения от входного [3].

На рисунке 6.1 приведена типовая передаточная характеристика инвертора ТТЛ - типа. С ее помощью можно определить ряд параметров ЛЭ, например, уровни напряжений логической единицы (U1), логического нуля (U0), значения пороговых напряжений, при которых выходной сигнал переключается из 1 в 0 (U0пор) и наоборот из 0 в 1 (U1пор), оценить помехоустойчивость элемента.



Рисунок 6.1

6.4 Помехоустойчивость

Оценивается наибольшим напряжением статической помехи Uпом, действующей на входе, которое не вызывает ложного переключения элемента из 1 в 0, или наоборот.

Статическими принято называть помехи, величина которых остается постоянной в течение времени, значительно превышающего длительность переходных процессов в схеме. Причиной появления таких помех в большинстве случаев является падение напряжения на проводниках, соединяющих микросхемы в устройстве. Наиболее опасные помехи возникают в шинах питания. Падения напряжения на “земляной” шине, разные для различных ИМС, будут суммироваться с входными сигналами и могут приводить к сбоям. Для исключения подобных ситуаций необходимо внимательно относиться к расположению проводников, подводящих напряжение питания, и увеличивать по возможности их сечение.

Помехоустойчивость можно оценить по передаточной характеристике элемента (рисунок 6.1), определив значения U0пом и U1пом.

6.5 Динамические характеристики и параметры

Характеризуют быстродействие логических элементов.

На рисунке 6.2 изображено изменение выходного напряжения во времени при переключении из 1 в 0 и наоборот.



Рисунок 6.2

По этой характеристике определяется время перехода элемента из состояния единицы в нуль t1,0 и перехода в обратное состояние t0,1. Эти временные интервалы измеряются на уровнях 0,1 и 0,9 от перепада выходного напряжения при переключении элемента (ДU = (U1вых - U0вых)) (при этом емкость нагрузки должна соответствовать заданной).

Часто быстродействие оценивается временами задержки распространения сигнала при включении t0,1зд.р. и выключении t1,0зд.р. ,а также средним временем задержки распространения tзд.р.ср (определяется как полусумма задержек при включении и выключении). Эти параметры измеряются на уровнях 0,5 от перепадов входного и выходного сигналов (рисунок 6.3).

Рисунок 6.3

6.6 Вид реализуемой логической функции

Выше, при изложении курса, были рассмотрены основные логические элементы, выполняющие различные функции: И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ; ИСКЛЮЧАЮЩЕЕ ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ; И-ИЛИ-НЕ; ПОВТОРЕНИЕ (усиление цифрового сигнала) и др.

6.7 Потребляемые токи и мощность

К основным параметрам часто также относят токи, потребляемые цифровой ИМС для двух её состояний: I1пот, I0пот, и потребляемую мощность Рпот.

Рпот представляет собой мощность, потребляемую микросхемой от источника питания в заданном режиме. Различают Р1пот и Р0пот, потребляемые ИМС в состояниях логических 1 и 0, а также среднюю потребляемую мощность

Рпот.ср = 0,5*( Р1пот + Р0пот).(6.1)

6.8 Входные и выходные токи, напряжения

I0вх - предельный входной ток при сигнале 0 на входе;

I1вх - предельный входной ток при сигнале 1 на входе;

U1вых - минимальное выходное напряжение при логической 1 на выходе при заданном токе нагрузки;

U0вых - максимальное выходное напряжение при сигнале 0 на выходе при заданном токе нагрузки;

I0вых max - максимальный выходной ток при логическом нуле на выходе;

I1вых max - максимальный выходной ток при логической единице на выходе.

6.9 Пороговые напряжения

Входное напряжение, при котором происходит резкое изменение выходного напряжения, называется порогом переключения Uпор. Амплитудная передаточная характеристика реального логического элемента в переходной области (штриховая линия) не имеет явно выраженного порога переключения (рисунок 6.1). Изменение выходного напряжения начинается при одном значении входного напряжения U0пор, а заканчивается при другом U1пор. Характеристика имеет зону неопределенности ДUпор=U1пор-U0пор, что вызвано, в частности, переходом транзистора из режима отсечки в режим насыщения и наоборот.

Пороговое напряжение логического нуля U0пор - наибольшее значение низкого уровня входного напряжения, при котором происходит переход из единичного состояния в нулевое (рисунок 6.1);

Пороговое напряжение логической единицы U1пор - наименьшее значение высокого уровня входного напряжения, при котором происходит переход из нулевого состояния в единичное (рисунок 6.1).

Значение U0пор и U1пор отличаются на несколько десятых долей вольта, поэтому часто передаточная характеристика аппроксимируется, как показано на рисунке 6.4.

Рисунок 6.4

Теперь Uпор= U1пор= U0пор.

6.10 Допустимые значения основных параметров

Emin, Emax - допустимые значения напряжения питания;

U1min, U0max - допустимые значения уровней логических сигналов единицы и нуля;

Iвх.max, I0вых.max, I1вых.min - допустимый входной и выходной токи в состоянии 0 и 1.

Существует еще ряд параметров, например, технико-экономических, которые приводятся в технической документации, прилагаемой к ИМС, и в справочниках.

7. БАЗОВЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

Для построения цифровых устройств наиболее широкое применение находят интегральные логические элементы на базе ТТЛ -, ТТЛШ -, ЭСЛ - и КМОП - технологий. Всякая микросхема, реализующая сложную функцию, по существу представляет совокупность элементов И-НЕ или ИЛИ-НЕ.

7.1 Базовый ТТЛ (ТТЛШ) - элемент И-НЕ

Простейший ТТЛ элемент, название которого расшифровывается как транзисторно-транзисторная логика, состоит из конъюнктора, выполненного на многоэмиттерном транзисторе VТм и транзисторного инвертора VT1 (рисунок 7.1).

Рисунок 7.1

При высоких уровнях напряжения на всех входах схемы (логические 1) все переходы эмиттер-база многоэмиттерного транзистора VTм смещаются в обратном направлении (заперты), а переход база-коллектор за счет напряжения +Епит - в прямом (инверсное включение транзистора). Ток коллекторного перехода транзистора VТм, протекающий через переход эмиттер-база транзистора VТ1, вводит последний в режим насыщения. При этом с выхода снимается низкий уровень напряжения (логический нуль). Если хотя бы на один вход схемы поступит сигнал логического 0(низкий уровень напряжения), VТм открывается и на базу VТ1 подается низкий уровень напряжения. Последний закрывается и с выхода снимается высокий уровень сигнала (логическая единица). Таким образом, элемент реализует функцию И-НЕ ().

Выходное сопротивление рассмотренного элемента зависит от состояния транзистора VТ1. Когда он открыт, оно близко к нулю, а когда заперт - Rвых?Rк=R2.

Для повышения помехоустойчивости и увеличения нагрузочной способности ТТЛ элементы содержат дополнительные транзисторы (рисунок 7.2).

Рисунок 7.2

Подобная схема называется ТТЛ элементом со сложным инвертором, выполненном на трех транзисторах VT1, VT2 и VT3. Если на всех входах элемента присутствует логическая 1, то эмиттерный переход VТм заперт, а коллекторный - открыт. Ток базы VТм через переход БКVTм поступает в базу VT1. В результате VT1 входит в режим насыщения. Положительным потенциалом, снимаемым с резистора R4, транзистор VT3 открывается и с выхода схемы снимается логический 0. Благодаря наличию диода VD транзистор VT2 при этом надежно закрыт.

Диод обеспечивает дополнительное положительное приращение напряжения на эмиттере VT2 и называется смещающим. Использование таких диодов - один из типовых приемов интегральной технологии, позволяющий обеспечить надежное запирание выключенных транзисторов. Наличие запертого VT2 в коллекторной цепи открытого VT3 практически исключает потребление тока выходной цепью сложного инвертора в состоянии покоя (без нагрузки). Нагрузка, включенная между +Епит и коллектором VT3 может вызывать достаточно большой ток (Iк.VT3=Iн).

Если хотя бы на один вход схемы (рисунок 7.2) поступит логический 0, то транзистор VТм насыщается, на его коллекторе (базе VT1) появляется низкий уровень напряжения и транзистор VT1 запирается. Потенциал его эмиттера стремится к нулю, а потенциал коллектора - к напряжению +Епит. Транзистор VT3 закрывается, VT2 - открывается. С выхода снимаем высокий уровень напряжения (логическая 1). Каскад на транзисторе VT2 работает в активном режиме как эмиттерный повторитель (значение резистора R3 мало (десятки Ом) и может не учитываться). Выходное сопротивление эмиттерного повторителя очень мало, поэтому нагрузочная способность второй схемы (рисунок 7.2) по сравнению с первой (рисунок 7.1) значительно увеличивается.

Потребление тока в выходной цепи ненагруженного сложного инвертора в этом состоянии также мало, так как VT3 закрыт. Если между выходом (коллектором VT3) и корпусом включить сопротивление нагрузки, то потребляемый схемой ток увеличивается (Iн=IэVT2).

Отсутствие собственного потребления тока выходной цепью сложного инвертора делает рассматриваемый элемент достаточно экономичным.

Вместе с тем, эта схема имеет существенный недостаток. При формировании логической единицы на выходе ток закрытого транзистора VT3 Iкоз протекает через резистор R4 (рисунок 7.2), создавая на нем падение напряжения, направленное на отпирание транзистора. Чтобы снизить это напряжение значение резистора R4 берется не очень большим (сотни Ом).

Малое значение R4 шунтирует переход база-эмиттер VT3 при его отпирании. Например, при напряжении Uбэ.нVT3=0,6 В через резистор R4=1 кОм протекает ток 0,6 мА. Следовательно, VT3 начнет отпираться только после того, как ток через резистор R4 возрастает до 0,6 мА. Это приводит к растягиванию во времени переходной области передаточной характеристики рассматриваемого элемента (рисунок 6.1).

Кроме того, наличие R4 влияет на стабильность параметров ТТЛ - элемента в рабочем диапазоне температур. Этот резистор имеет положительный температурный коэффициент сопротивления (ТКС). При возрастании температуры значение R4 увеличивается, его шунтирующее действие уменьшается, ток базы VT3 увеличивается, транзистор VT3 насыщается сильнее, что может увеличить время его выключения, т.е. ухудшает быстродействие. При снижении температуры значение R4 падает, его шунтирующее действие возрастает, что приводит к увеличению времени включения (растягиванию во времени переходной области передаточной характеристики микросхемы (рисунок 6.1)).

Для устранения отмеченных недостатков вместо резистора R4 в схему ТТЛ элемента включен нелинейный четырехполюсник (рисунок 7.3), выполненный на транзисторе VT4.

Это позволяет уменьшить длительность переходной области передаточной характеристики ТТЛ- элемента (рисунок 6.1) и повысить стабильность его параметров.

Рассмотренная схема со сложным инвертором также реализует функцию И-НЕ.

Рисунок 7.3

ТТЛ-схемы в настоящее время достаточно широко применяются в модифицированном ТТЛШ исполнении и содержат транзисторы и диоды Шоттки (рисунок 7.4).

Ниже показан пример двухвходового логического ТТЛШ - элемента И-НЕ (рисунок 7.4), имеющего ряд дополнительных элементов, отсутствующих в рассмотренной выше ТТЛ-схеме (рисунок 7.2).

Рисунок 7.4

Во-первых, для повышения нагрузочной способности вместо транзистора VТ2 (рисунок 7.2) в схему введен составной транзистор (VТ2?, VТ2?). Во-вторых, для защиты элемента от случайно поданных отрицательных входных сигналов в него включены диоды VD1, VD2. В-третьих, схема содержит транзистор VТ5, с помощью которого осуществляется перевод выхода схемы в третье, высокоимпедансное (Z) - состояние (см. 4.15). Положительный потенциал (логическая 1) на базе транзистора VТ5 открывает его, закорачивая тем самым коллектор транзистора VТ1 на землю.

Это приводит к тому, что транзисторы VТ2?, VТ2? и VТ3 остаются заперты, независимо от состояния входных управляющих сигналов. При этом выход F отключается как от шины питания, так и от земли, т.е. как бы повисает в воздухе. Функциональное обозначение такого логического элемента показано на рисунке 7.5.

Рисунок 7.5

Возможность перевода ТТЛ (ТТЛШ) схем в 3-е состояние позволяет использовать их при работе на одну системную шину, например, в микропроцессорных устройствах. При этом к общей шине подключен целый ряд различных устройств, снабженных выходными цепями с тремя состояниями, причем в каждый момент времени с общей шиной соединено только одно устройство, а выходы остальных находятся в 3-м (Z) - состоянии, т.е. отключены от шины.

7.2 Базовый ЭСЛ - элемент ИЛИ/ИЛИ-НЕ

В этом элементе [3, 11] логические операции выполняются эмиттерно-связанными транзисторами, чем и обусловлено название типа логики. Элемент имеет два выхода, на одном из которых фиксируется результат операции ИЛИ над входными цифровыми сигналами, а на другом - операции ИЛИ-НЕ.

В этой схеме к “земле” присоединена плюсовая шина источника питания, поэтому выходные сигналы имеют отрицательную полярность.

Разработанные на основе схем ЭСЛ ИМС характеризуются высоким быстродействием, высокой нагрузочной способностью, низкой помехоустойчивостью и достаточно большой потребляемой мощностью.

7.3 Базовый КМОП-элемент ИЛИ-НЕ

Логические схемы на комплементарных (дополняющих друг друга) МОП (МДП) - транзисторах содержат последовательно включенные и управляемые одним сигналом МОП-транзисторы с каналами разных типов проводимости (n- и p-типа) (рисунок 7.6).

Рисунок 7.6

Когда один из последовательно включенных транзисторов открывается, другой - закрывается. Поэтому такой каскад практически не потребляет мощности в статическом режиме.

КМОП-элемент (рисунок 7.6) представляет собой делитель напряжения +Епит. Нижнее плечо делителя составляет транзистор VT2, который называется коммутирующим или управляющим. Верхнее плечо образует транзистор VT1, который называется нагрузочным. Если на вход подается высокий уровень напряжения (логическая 1), то открывается транзистор VT2 и закрывается VT1. Большая часть напряжения питания выделяется на нагрузочном транзисторе VT1, а с выхода снимается низкий уровень напряжения (логический 0).

Если на вход поступает низкий уровень сигнала (логический 0), то открывается VT1 и закрывается VT2. С выхода снимается высокий уровень напряжения, а открытый транзистор VT1 выполняет функцию стокового резистора Rс. Рассмотренная схема выполняет функцию инвертора .

Ниже показана схема логического элемента с тремя входами ИЛИ-НЕ на КМОП-транзисторах (рисунок 7.7).

Рисунок 7.7

Если на любой из входов, например, С, подается высокий уровень (логическая 1), то открывается транзистор VT1 и шунтирует параллельно включенные с ним транзисторы VT2 и VT3. Сопротивление нижнего плеча делителя, состоящего из трех параллельно включенных управляющих транзисторов VT1, VT2 и VT3, уменьшается. Одновременно запирается транзистор VT6 и сопротивление верхнего плеча делителя, состоящего из трех последовательно включенных нагрузочных транзисторов VT4, VT5 и VT6 становится весьма значительным. Большая часть напряжения питания +Епит выделяется на нагрузочных транзисторах, а с выхода снимается низкий уровень сигнала (логический 0).

Только когда на всех входах А, В и С присутствует низкий уровень сигнала (логический 0), управляющие транзисторы закрыты, а нагрузочные - открыты. Падение на нагрузочных транзисторах мало и они выполняют функцию стокового (нагрузочного) резистора Rс для параллельно включенных закрытых транзисторов VT1 ... VT3. С выхода снимается высокий уровень напряжения (логическая 1).

Таким образом, рассматриваемый элемент (рисунок 7.7) выполняет логическую функцию ИЛИ-НЕ

.(7.1)

Логические КМОП-элементы имеют ряд существенных достоинств. Во-первых, в статическом состоянии в цепи источника Епит находится запертый транзистор, так что потребляемая элементом мощность весьма мала. Потребление мощности происходит только при переключении элемента. Во-вторых, входное сопротивление полевого транзистора весьма велико, поэтому каждый последующий элемент практически не нагружает предыдущий. В-третьих, при исполнении по интегральной технологии полевой транзистор занимает на подложке (основании микросхемы) меньшую площадь, чем биполярный. Недостатком элемента является меньшее быстродействие, чем у ТТЛШ - и ЭСЛ - элементов.

При перевозке и монтаже КМОП-схем нужно соблюдать определенные меры предосторожности. В частности, монтажник и все монтажные инструменты должны быть заземлены, чтобы исключить возможность пробоя изоляции между затвором и каналом.

8. ГЕНЕРАТОРЫ ТАКТОВЫХ ИМПУЛЬСОВ (ГТИ) на логических элементах

8.1 ГТИ на двух инверторах

Существует много различных схем ГТИ (мультивибраторов) на логических элементах (ЛЭ) [6, 12], простейшей из которых является схема на двух элементах И-НЕ (инверторах) (рисунок 8.1).

Рисунок 8.1

Для стабилизации работы в схеме использована местная (охватывающая только одну ИМС) отрицательная обратная связь (ООС) через резистор R.

Необходимая для самовозбуждения генератора положительная обратная связь (ПОС) реализована через конденсатор С.

В процессе работы схемы перезаряд конденсатора С через резистор R (рисунок 8.2).



Рисунок 8.2

На временном интервале Т1 на входе элемента DD1 напряжение U11 > Uпор ? 1,3...1,5 В, где Uпор - пороговое напряжение логического элемента (рисунок 6.1). Поэтому на выходе DD1 поддерживается низкий уровень напряжения U021, а на выходе DD2 - высокий уровень U022. Ток перезаряда конденсатора течет от источника питания по цепи: (“+Епит”; R1вых2; С; R; R0вых1; “земля”) и экспоненциально уменьшается с постоянной времени

.(8.1)

При этом напряжение на входе DD1 также экспоненциально падает от начального напряжения , асимптотически стремясь к уровню . В момент, когда напряжение на входе DD1 достигает уровня порога Uпор, инвертор DD1 переходит в усилительный режим (наклонный участок передаточной характеристики логического элемента (рисунок 6.1)). Напряжение U21 возрастает и инвертор DD2 также переходит в усилительный режим. В схеме начинает выполняться условие возникновения скачков: баланс амплитуд и баланс фаз (ПОС), что способствует быстрому (лавинообразному) переключению мультивибратора в другое квазиустойчивое состояние равновесия (U21 = 1, U22 = 0).

На выходе возникает отрицательный скачок напряжения, который через конденсатор С прикладывается ко входу U11, вызывая там тоже скачок напряжения. Т.к. , то на входе появляется небольшое отрицательное напряжение .

На временном интервале Т2 напряжение на входе DD1 U11 < Uпор, поэтому на выходе DD1 - высокий уровень , а на выходе элемента DD2 - низкий . Конденсатор С вновь перезаряжается. Ток перезаряда С протекает в противоположном направлении по цепи: (“+Епит”; ; R; С; ; “земля”).

По мере перезаряда ток через резистор R уменьшается экспоненциально с постоянной времени

,(8.2)

а напряжение на входе DD1 экспоненциально возрастает от уровня , асимптотически стремясь к уровню .

В момент совпадения U11 и Uпор схема вновь переключается. На выходе U22 появляется положительный скачок напряжения, который через конденсатор С прикладывается ко входу U11, вызывая там также скачок напряжения. Далее описанные процессы повторяются.

Период генерируемых импульсов определяется зависимостью [12]

(8.3)

при условии, что величина резистора R лежит в диапазоне:

240 Ом < R < 470 Ом.(8.4)

К достоинствам рассмотренного МВ относятся: простота схемы и стабильность частоты генерации. При изменении напряжения питания ИМС ТТЛ-типа в диапазоне (4,5...5,5) В частота изменяется только на 2%. Главный недостаток - искажение вершины выходных импульсов, т.к. выход связан с конденсатором, который постоянно перезаряжается.

Для устранения этого недостатка в схему вводят еще один элемент И-НЕ (инвертор).

8.2 ГТИ на 3-х инверторах.

В схеме такого генератора (рисунок 8.3) резистор R отключен от выхода DD1 и подключен к выходу элемента DD3.

Рисунок 8.3

Перезаряд конденсатора С происходит через резистор R и выходные цепи DD2 и DD3. Поскольку элемент DD1 не нагружен емкостью, импульсы на его выходе обладают хорошей прямоугольностью. Принцип работы схемы аналогичен предыдущей. Временная диаграмма работы показана на рисунке 8.4

Величина резистора R выбирается из условия [12]

240 Ом < R < 1,5 кОм.(8.5)



Рисунок 8.4

Период генерируемых импульсов

(8.6)

9. ФУНКЦИОНАЛЬНЫЕ УСТРОЙСТВА КОМПЬЮТЕРНОЙ (ЦИФРОВОЙ) ЭЛЕКТРОНИКИ

9.1 Комбинационные цифровые устройства (КЦУ)

Логические устройства, выходные сигналы которых однозначно определяются комбинацией входных логических переменных в рассматриваемый момент времени, называются комбинационными.

9.1.1 Анализ и синтез КЦУ

В процессе проектирования любого устройства выполняется ряд действий, которые можно отнести к задачам анализа и синтеза.

9.1.1.1 Анализ КЦУ

Выполнение задач анализа КЦУ предполагает наличие готовой функциональной схемы устройства на логических элементах заданного базиса. В процессе анализа оцениваются некоторые характеристики имеющейся схемы КЦУ. Например, можно составить булево выражение и таблицу истинности, определяющие преобразование информации в КЦУ; минимизировать логическую функцию, которую выполняет анализируемая схема; оценить аппаратные затраты на реализацию схемы; её быстродействие; потребляемую мощность; рассмотреть возможность образования в схеме ложных опасных состояний в результате состязаний (гонок) и др.

9.1.1.2 Синтез КЦУ

Синтез КЦУ предусматривает построение функциональной схемы устройства, т.е. определение состава необходимых логических элементов и соединений между ними, при которых обеспечивается преобразование входных цифровых сигналов в выходные в соответствии с заданными условиями работы устройства. В процессе синтеза необходимо минимизировать аппаратные затраты на реализацию устройства. Рассмотрим особенности синтеза КЦУ с одним выходом. Последовательность синтеза целесообразно разбить на ряд этапов.

Этап 1. Задание логической функции, определяющей функционирование синтезируемого КЦУ. Как отмечалось ранее, это можно сделать словесно, с помощью таблиц истинности или булевых выражений.

Этап 2. Минимизация логической функции, которая осуществляется алгебраическим или графическим методом (с помощью диаграмм Вейча, карт Карно).

Этап 3. Запись булевого выражения минимизированной переключательной функции.

Этап 4. Преобразование булевого выражения минимизированной ПФ для реализации её в заданном базисе И-НЕ или ИЛИ-НЕ.

Этап 5. Составление функциональной схемы КЦУ, т.е. изображение нужных логических элементов и связей между ними.

Проиллюстрируем этапы синтеза КЦУ на примере.

Необходимо синтезировать на элементах И-НЕ КЦУ на три входа, выходной сигнал которого совпадает с большинством входных сигналов.

Данное словесное описание задает логическую функцию МАЖОРИТАРНОСТЬ. Её работу отражает таблица истинности (таблица 9.1).

Таблица 9.1

№ набора	С	В	А	F
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	1
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	1

Булево выражение ПФ в СДНФ имеет вид

(9.1)

Минимизируя данное выражение, используя тождества и теоремы булевой алгебры, получим

.(9.2)

Преобразуем данное выражение для его реализации в базисе И - НЕ.

Применяя теорему де Моргана, получим

.(9.3)

Функциональная схема синтезируемого КЦУ, реализующего выражение (9.3) на элементах И-НЕ, приведена на рисунке 9.1.



Рисунок 9.1

На практике широко применяются КЦУ, имеющие несколько выходов. При проектировании таких устройств можно воспользоваться рассмотренными выше правилами синтеза, если представить устройство в виде совокупности соответствующего числа КЦУ с общими входами.

Функционирование КЦУ с m-выходами описывается (задается) аналогичным количеством переключательных функций, над каждой из которых в процессе синтеза выполняются действия, описанные выше.

9.1.2 Типовые КЦУ

В цифровой технике при построении сложных устройств широко применяются не только отдельные логические элементы, реализующие элементарные булевы функции, но и их комбинации в виде типовых структур, выполняемых как единое целое в виде интегральных микросхем (ИМС). На входы таких структур могут подаваться информационные логические сигналы и сигналы управления. Последние могут определять, например, порядок передачи информационных входных сигналов на выход или играть роль сигналов синхронизации. Во многих случаях, особенно при использовании в устройствах выходных цепей с тремя состояниями, в качестве сигналов синхронизации выступают сигналы “Выбор микросхемы” (CS). Наличие активного значения такого сигнала управления (в одних схемах это логический нуль, в других - логическая единица) разрешает устройству выполнение заданных функций, отсутствие его - переводит схему в “невыбранное” состояние, при котором она не выполняет обработку информации, а её выходы отключены от нагрузки.

9.1.2.1 Шифраторы и дешифраторы

В повседневной жизни для представления чисел мы применяем десятичную систему счисления. Если последняя используется для представления дискретных сообщений (дискретной информации - данных), то говорят о кодировании - установлении соответствия между элементами данных и совокупностью символов, называемых кодовой комбинацией. В большинстве современных компьютеризированных систем управления и автоматики входная дискретная информация представлена в десятичном (унитарном) коде, а обработка информации цифровым компьютером осуществляется над данными, представленными в двоичном коде. Возникает задача преобразования десятичного (унитарного) кода в двоичный при вводе в систему и обратного перевода двоичного кода в десятичный (унитарный) при выводе из цифровой системы результатов обработки информации.

Комбинационное цифровое устройство (КЦУ), выполняющее перевод десятичного (унитарного) кода в двоичный, называется шифратором (кодером) двоичного кода, а осуществляющее преобразование двоичного кода в десятичный (унитарный) - дешифратором (декодером) двоичного кода.

Очень часто десятичные коды преобразуются в двоично-десятичные, которые называют BCD (Binary Code Decimal)-кодами или кодами 8421. В этом случае КЦУ, преобразующие десятичный код в BCD-код и наоборот, называют соответственно шифратором (кодером) и дешифратором (декодером) двоично-десятичного кода (BCD-кода).

Распространенным выходным устройством, отображающим десятичные числа, является семисегментный индикатор. Его работой управляет дешифратор, преобразующий BCD-код в семисегментный. Рассмотрим названные устройства более подробно.

9.1.2.1.1 Шифраторы двоичного кода

Шифраторы двоичного кода преобразуют десятичный (унитарный) код в двоичный. Если число разрядов выходного ДК (выходов шифратора) равно m, то максимальное число входных шин определяется числом возможных кодовых комбинаций ДК и составляет 2m .

Условное обозначение шифратора показано на рисунке 9.2.

Рисунок 9.2

На выходных шинах устанавливается ДК, десятичный эквивалент которого соответствует номеру входа, на котором появилась логическая 1. На остальных входах при этом присутствуют нули. Такой код называют унитарным (десятичным).

Рассмотрим пример проектирования шифратора, у которого число разрядов выходного ДК m=2. Максимальное число входов равно 2m=22=4, что позволяет отобразить двухразрядным выходным двоичным кодом четыре десятичные цифры 0, 1, 2, 3. Иногда при проектировании шифраторов нулевой вход опускают, считая, что нулевой цифре на входе соответствуют пассивные сигналы (нули) на всех оставшихся входах. Активный входной сигнал - логическая 1. Принимая такой подход, составим таблицу истинности рассматриваемого в примере (рисунок 9.2.1) шифратора (таблица 9.2).

Таблица 9.2

№ набора	С	В	А	F2	F1
0	0	0	0	0	0
1	0	0	1	0	1
2	0	1	0	1	0
3	0	1	1	-	-
4	1	0	0	1	1
5	1	0	1	-	-
6	1	1	0	-	-
7	1	1	1	-	-

Рисунок 9.2.1

Минимизируем функции F2, F1 с помощью диаграмм Вейча (рисунок 9.3)

Рисунок 9.3

Если провести минимизацию по нулевым значениям функций F2, F1, получим минимальные КНФ:

F2 = B + C, F1 = C + A.(9.4)

В результирующие конъюнкции входят те переменные, которые в пределах накрытия не меняют своего значения (входят в прямой или инверсной форме). Переменные, которые находятся в столбцах и строках, не помеченных черточкой входят в прямой форме, а помеченные - в инверсной.

Принципиальная схема шифратора, реализующего эти уравнения, показана на рисунке 9.4.

Рисунок 9.4

В цифровой электронике существует много ИМС, выполняющих функцию шифратора, например, К555ИВ1. Ниже показаны ее функциональное обозначение (рисунок 9.5) и таблица истинности (таблица 9.3)

Рисунок 9.5

Кодируемый сигнал низкого уровня (логический 0) поступает на один из входов X0...Х7. На остальных входах должны быть сигналы высокого уровня (таблица 9.3).

Микросхема имеет управляющий (стробированый) вход V и два дополнительных выхода: Р - разрешение переноса и G - запрет переноса. Активными сигналами на этих выходах являются логические единицы. Сигналы на входе V разрешают работу ИМС в режиме кодирования (V=0) или запрещают работу (V=1). В случае запрета (V=1) на всех выходах устанавливаются напряжения высокого уровня независимо от сигналов на входах. Сигнал запрета переноса (Р=0) появляется тогда, когда на всех информационных входах X0...Х7 будут сигналы высокого уровня (логические единицы). В этом случае появляется единица на выходе G.

Сигналы с выходов G и P используют для управления схемой, которая принимает сигналы с выходов шифратора.

Некоторые шифраторы основную функцию совмещают с возможностью введения приоритетов кодируемых сигналов. Микросхема К555ИВ1 (рисунок 9.5) обладает такой возможностью. Функция приоритета реализуется следующим образом. В ИМС допускается одновременное поступление активных сигналов (логических нулей) на несколько входов. Приоритетом обладает активный сигнал на входе с меньшим номером, и выходной двоичный код будет соответствовать этому выбранному сигналу. Например, при комбинациях входных сигналов 11110111, 00000111, 10100111, записанных в порядке принятом в таблице 9.3, результат будет один и тот же: на выходе будет сформирован код 011, поскольку приоритетом обладает нулевой сигнал на входе Х3.

Таблица 9.3

X7	X6	X5	X4	X3	X2	X1	X0	F2	F1	F0	G	P
1	1	1	1	1	1	1	0	0	0	0	0	1
1	1	1	1	1	1	0	1	0	0	1	0	1
1	1	1	1	1	0	1	1	0	1	0	0	1
1	1	1	1	0	1	1	1	0	1	1	0	1
1	1	1	0	1	1	1	1	1	0	0	0	1
1	1	0	1	1	1	1	1	1	0	1	0	1
1	0	1	1	1	1	1	1	1	1	0	0	1
0	1	1	1	1	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	1	1	0

9.1.2.1.2 Шифраторы двоично-десятичного кода

Шифраторы двоично-десятичного кода преобразуют входной десятичный (унитарный) код в двоично-десятичный (BCD)-код (код 8421). С выхода такого шифратора параллельно снимается группа двоичных сигналов, из которых каждые четыре (тетрада) отображают в двоичном коде десятичную цифру. Отличие четырехразрядного двоичного кода от четырехразрядного BCD-кода заключается в диапазоне изменения комбинаций выходного кода: в первом случае выходной код изменяется от 0000 до 1111, а во втором - от 0000 до 1001.

В одном байте (восьми битах) можно упаковать (уложить) две десятичные цифры в BCD-коде. Такой формат представления десятичных чисел называется упакованным.

На рисунке 9.6 приведено функциональное обозначение шифратора BCD-кода.

На вход системы поступают двоичные цифры от 0 до 9, которые отображаются на выходе одной тетрадой двоичного кода, принимающей значения от 0000 В до 1001 В.

Рисунок 9.6

9.1.2.1.3 Дешифраторы двоичного кода

Дешифратором (декодером) двоичного кода называют КЦУ, преобразующее входной двоичный код в десятичный (унитарный). Полный дешифратор с m входами имеет 2m выходов. Каждой комбинации входных сигналов соответствует активное значение только одного определенного выходного сигнала. Ниже показана таблица истинности (таблица 9.4) и условное обозначение (рисунок 9.7) трехвходового полного дешифратора с единичными активными значениями выходных сигналов F0...F7.

Рисунок 9.7

Дешифратор реализует восемь различных логических функций:

Таблица 9.4

№ набора	C	B	A	F0	F1	F2	F3	F4	F5	F6	F7
0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
2	0	1	0	0	0	1	0	0	0	0	0
3	0	1	1	0	0	0	1	0	0	0	0
4	1	0	0	0	0	0	0	1	0	0	0
5	1	0	1	0	0	0	0	0	1	0	0
6	1	1	0	0	0	0	0	0	0	1	0
7	1	1	1	0	0	0	0	0	0	0	1

Если входные переменные рассматривать как двоичную запись чисел, то логическая единица формируется на том выходе, номер которого соответствует десятичному эквиваленту входного двоичного числа.

Рассмотренный дешифратор (таблица 9.4) является преобразователем двоичного кода в унитарный (десятичный).

Приведенные булевы выражения функций F0...F7 можно реализовать на логических элементах в базисах И, ИЛИ, НЕ; И-НЕ или ИЛИ-НЕ, пользуясь методикой изложенной ранее.

В интегральном исполнении выпускаются различные структуры дешифраторов, в которых имеются 2, 3 или 4 входа. В одном корпусе может быть несколько дешифраторов.

Для увеличения функциональных возможностей устройств часто предусматривается использование нескольких дополнительных сигналов управления. В качестве примера на рисунке 9.8 дано изображение микросхемы К555ИД4, содержащей сдвоенный двухвходовый дешифратор с активными нулевыми выходными сигналами.

Рисунок 9.8

Выходные сигналы обоих дешифраторов зависят от комбинации входных сигналов А, В. Синхронизация процесса формирования выходных сигналов F0...F3 для каждого дешифратора задается комбинациями управляющих сигналов V. Работу верхнего дешифратора разрешает комбинация V1=0, V2=1, а работу нижнего- V3=0, V4=0. Введение такого управления расширяет возможности микросхемы при построении более сложных устройств, например, дешифраторов с увеличенным числом входов и выходов.

На рисунке 9.9 показан пример включения двух микросхем К555ИД4 для реализации дешифратора четырехразрядного входного двоичного кода в выходной шестнадцатипозиционный унитарный (десятичный) код. Работу этого дешифратора поясняют таблицы 9.4.1 и 9.4.2.

Рисунок 9.9

Таблица 9.4.1

X3	X2	Рабочий дешифратор
0	0	Нижний ИМС DD1
0	1	Верхний ИМС DD1
1	0	Нижний ИМС DD2
1	1	Верхний ИМС DD2

Таблица 9.4.2

№ набора	X3	X2	X1	X0	F0	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	F14	F15
0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
2	0	0	1	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
3	0	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
4	0	1	0	0	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
5	0	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1
6	0	1	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1
7	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1
8	1	0	0	0	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
10	1	0	1	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1
11	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1
12	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
13	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1
14	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1
15	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0

Дешифраторы могут быть неполными (имеющими число выходов Nвых<2m, где m - число входных переменных). Например, такие дешифраторы могут использоваться для преобразования двоично-десятичного кода в код, предназначенный для управления десятичным индикатором (дешифраторы 4х10). На рисунке 9.10 показано условное обозначение дешифратора 4х10 (например, микросхемы К555ИД1 или К564ИД1). Схема имеет активные единичные выходные сигналы.

Рисунок 9.10

9.1.2.1.4 Дешифратор BCD-кода в семисегментный код

Подобное название имеет преобразователь двоично-десятичного (BCD) кода в код семисегментного индикатора десятичных цифр.

9.1.2.1.4.1 Семисегментные индикаторы на светодиодах

Очень распространенным выходным устройством отображения десятичных чисел является семисегментный индикатор. Семь сегментов индикатора обозначены буквами от а до g (рисунок 9.11, а).

Рисунок 9.11

Способ изображения десятичных цифр от 0 до 9 показан на рисунке 9.11,б. Например, если светятся сегменты a, b и c, то на индикаторе появляется десятичная цифра 7. Если светятся все сегменты от a до g, то появляется цифра 8. Существует несколько разновидностей индикаторов: на жидких кристаллах (ЖКИ), накальные (подобен обычным лампам накаливания), светодиодные и т.д.

Основной частью светодиода [18] является диод с плоскостным p-n - переходом. Когда диод включен в прямом направлении, через p-n - переход протекает ток и возникает излучение, которое фокусируется в индикаторе специальной линзой, чтобы его можно было наблюдать в виде загорания определенного сегмента.