Прогресс последних десятилетий в области компьютерных технологий привел к широкому внедрению методов цифровой обработки сигналов (ЦОС) в самые различные отрасли науки и техники такие, как: коммуникация, освоение космоса, разведка месторождения полезных ископаемых, диагностика результатов медицинских исследования и многие другие.

Для реализации алгоритмов цифровой обработки сигналов применяются цифровые сигнальные процессоры (ЦСП), обладающие высокой производительностью. Непрерывно возрастающие темпы совершенствования ЦСП в свою очередь активизируют разработку новых методов ЦОС. Однако разработка цифровых устройств, обладающих высоким быстродействием зачастую невозможна без применения специализированных систем автоматизированного проектирования (САПР), систем моделирования и макетирования. Комплексные требования к готовому изделию такие, как низкая стоимость, малое время разработки и модернизации, быстродействие заставляют разработчиков использовать универсальные средства и методы проектирования. Указанным качествам в настоящее время соответствуют технология проектирования устройств на основе микропроцессоров, а также технология проектирования с использованием программируемых логических интегральных схем (ПЛИС) [1].

Использование микросхем такого типа позволяет конфигурировать отдельные компоненты и создавать связи между ними путем загрузки в ПЛИС потока данных, включающего требуемые цепи и узлы коммутации. В результате из имеющихся в составе микросхемы ресурсов создается требуемая цифровая схема, которая при необходимости может легко модифицироваться. Многие ПЛИС хранят конфигурацию в статической памяти, которая может быть неограниченно перезаписана, таким образом единственная программируемая микросхема может служить для макетирования целой серии устройств, для чего кроме самой ПЛИС требуется только компьютер, с установленной САПР.

В результате такого подхода проектирования разработчик на ранних этапах получает в свое распоряжение аппаратный аналог будущего устройства, использование которого существенно помогает в отладке и демонстрации работоспособности принятых проектных решений.

Основой для такого стиля проектирования интегральных схем является использование специализированных языков описания аппаратуры (Hardware Description Languages, HDL), которые позволяют в короткие сроки описать желаемое поведение будущего устройства на языке, приближенном по стилю к языкам программирования. После проверки конструкторских решений в ПЛИС те же файлы с кодом, описывающим поведение устройства, могут быть использованы для получения аналогичной интегральной микросхемы. [2].

Особый интерес вызывает применение алгоритмов ЦОС в радиолокации, где использование новых методов произвело революцию, обеспечив решение многих задач данной научно-технической отрасли.

Так, к основным задачам, решаемым на базе ЦОС в данной отрасли, можно отнести задачу линейной фильтрации, решение которой может быть осуществлено с помощью цифровых фильтров (с конечной или бесконечной импульсными характеристиками).

Основным преимуществом цифровых фильтров перед аналоговыми является возможность реализации сложных алгоритмов обработки сигналов, которые неосуществимы с помощью аналоговой техники, например, адаптивных алгоритмов, изменяющихся при изменении параметров входного сигнала.

Точность обработки сигнала цифровыми фильтрами может быть несоизмеримо выше из-за отсутствия погрешностей, вызываемых нестабильностью параметров аналоговых фильтров (колебаниями температуры, старением, изменением питающих напряжений и др.)

Цифровые фильтры более компактны в случае обработки низкочастотных и инфранизкочастотных сигналов.

Недостатками цифровых фильтров по сравнению с аналоговыми являются:

· Трудность работы с высокочастотными сигналами. Полоса частот ограничена частотой Найквиста, равной половине частоты дискретизации сигнала. Поэтому для высокочастотных сигналов применяют аналоговые фильтры, либо, если на высоких частотах нет полезного сигнала, сначала подавляют высокочастотные составляющие с помощью аналогового фильтра нижних частот, затем обрабатывают сигнал цифровым фильтром.

· Трудность работы в реальном времени - вычисления должны быть завершены в течение периода дискретизации.

· Для большой точности и высокой скорости обработки сигналов требуется не только мощный процессор, но и дополнительное аппаратное обеспечение в виде высокоточных и быстрых ЦАП и АЦП.

Различают два вида реализации цифрового фильтра: аппаратный и программный. Аппаратные цифровые фильтры реализуются на элементах интегральных схем в том числе ПЛИС, тогда как программные реализуются с помощью программ, выполняемых процессором или микроконтроллером. В данном дипломном проекте основное внимание уделено программной реализации фильтров с конечной импульсной характеристикой (КИХ-фильтров).

САПР крупных компаний (Altera, Xilinx), разрабатывающей ПЛИС, обладает стандартным средством создания фильтров данного типа. Однако, данный подход обладает серьезным недостатком: реализация последовательности КИХ-фильтров или единичного КИХ-фильтра высокого порядка требует больших ресурсных затрат ПЛИС. И хотя современные интегральные схемы обладают достаточно большим объемом ресурсов (достигающих миллионов эквивалентных логических вентилей, составляющих сотни тысяч логических ячеек) нормальной практикой на производствах считается использование в качестве аппаратной базы ПЛИС размером 5 000 - 10 000 ЛЭ. Такие ПЛИС помимо их относительно невысокой стоимости обладают еще и низким энергопотреблением, что позволяет их использовать в автономных системах. Реализация же единичного КИХ-фильтра с помощью стандартных средств САПР ПЛИС, например, 150-го порядка может задействовать около 12 000 логических ячеек ПЛИС, что обусловлено необходимостью задействования большого числа умножителей.

В качестве задания на дипломный проект выступает одна из работ в рамках коммерческого заказа, выполняемого сотрудниками ФГБНУ НИРФИ. По техническому заданию целью указанной работы является создание сигнального микропроцессора для реализации КИХ-фильтров различных видов высоких порядков (150 - 200) на базе ПЛИС с ограничением по количеству элементов на кристалле в 5 000 логических ячеек. Данная разработка предполагается к использованию в качестве составной части серийно-производимого устройства геологической разведки. В качестве технического задания были выданы схемы КИХ-фильтров необходимые для реализации на базе создаваемого ЦСП (см. пункт 2.1).

В связи с этим, в дипломном проекте предлагается метод программной реализации КИХ-фильтров с децимацией на базе разрабатываемого сигнального микропроцессора с вынесенным умножителем.

Целью данного дипломного проекта является создание сигнального микропроцессора для реализации КИХ-фильтров с децимацией.

Для достижения заявленной цели дипломного проекта в дипломной работе решены следующие задачи:

· Разработан алгоритм работы цифрового сигнального микропроцессора для реализации КИХ-фильтров с децимацией.

· Разработана архитектура цифрового сигнального микропроцессора для реализации КИХ-фильтров с децимацией.

сигнальный микропроцессор фильтр цифровой

· Выполнено макетное проектирование сигнального микропроцессора для реализации КИХ-фильтров с децимацией на языке C++.

· Разработан сигнальный микропроцессор для реализации КИХ-фильтров с децимацией на языке описания аппаратуры Verilog.

При решении вышеперечисленных задач использованы язык описания аппаратуры Verilog и ПЛИС фирмы Altera DE2-70 семейства Cyclone II с объемом в 70 000 логических ячеек (для тестирования и отладки сигнального микропроцессора).

1. Основные положения теории сигнальных микропроцессоров и ких-фильтров

1.1 ПЛИС и языки описания аппаратуры

1.1.1 Элементы теории ПЛИС

Программируемая логическая интегральная схема (ПЛИС, англ. Programmable logic device, PLD) - электронный компонент, используемый для создания цифровых интегральных микросхем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задается посредством программирования. Для программирования используются программаторы и отладочные среды, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры: Verilog, VHDL, AHDL и др. [3].

Создание программируемых логических интегральных схем началось с появления программируемых постоянных запоминающих устройств. Сперва ПЗУ применялись лишь для хранения данных, однако впоследствии их стали использовать и для создания цифровых комбинационных устройств с произвольной таблицей истинности. Однако данный подход имел существенный недостаток - неизбежный экспоненциальный рост сложности устройства в зависимости от количества входов. Добавление одного дополнительного входа приводило к увеличению требуемого количества ячеек ПЗУ вдвое, что не позволяло реализовывать многовходовые комбинационные цифровые схемы. Для устранения данного недостатка впервые были разработаны программируемые логические матрицы (ПЛМ). В иностранной литературе они получили название - PLA (англ. Programmable Logic Arrays). Именно программируемые логические матрицы можно считать первыми программируемыми логическими интегральными схемами (Programmable Logic Devices - PLDs).

ПЛМ представляет собой матрицу многовходовых (несколько десятков входов) логических элементов с триггерами, в которых логика работы программируется с помощью перемычек между логическими блоками. Вначале перемычки выполнялись в виде пережигаемых тонких проводников. Теперь они выполняются в виде МОП-транзистора с плавающим затвором, как в электрически перепрограммируемом ПЗУ, т.е. ПЛМ изготовляются по технологии флэш-памяти.

На аппаратном уровне ПЛИС представляет собой кристалл, на котором расположено большое количество не соединенных между собой логических элементов. Превращение совокупности данных элементов в конкретную электрическую схему происходит с помощью электронных ключей, расположенных в этом же кристалле. В ячейки специальной памяти, которая управляет электронными ключами, заносится код конфигурации цифровой схемы. Таким образом, с помощью определенных кодов, записанных в память ПЛИС, можно собрать цифровое устройство любой степени сложности в зависимости от типа ПЛИС. Основное отличие ПЛИС от микропроцессоров, в том, что здесь можно реализовывать алгоритмы цифровой обработки на аппаратном (схемном) уровне. При таком подходе быстродействие создаваемой системы резко возрастает.

Процесс прошивки ПЛИС называется конфигурированием. Прошивка автоматически переписывается из ПЗУ, находящегося рядом с ПЛИС, после включения питания или по сигналу сброса.

В отличие от ПЛМ ПЛИС поддерживает неограниченное количество перепрограммировании, а также обладает большей логической емкостью и меньшим энергопотреблением. Кроме того, надежность ПЛИС значительно выше надежности логических матриц.

Программируемые логические интегральные схемы являются одними из самых востребованных и перспективных элементов цифровой схемотехники.

К недостаткам технологии можно отнести необходимость наличия внешнего ПЗУ, а также генератора синхроимпульсов.

К достоинствам разработки систем на ПЛИС можно отнести:

· Небольшое количество времени, необходимого на разработку прошивки ПЛИС

· Отсутствие необходимости разработки печатных плат

· Так как конфигурирование ПЛИС происходит лишь с помощью персонального компьютера инженера, занимающегося разработкой, то отпадает необходимость в сложном технологическом производстве.

К областям применения ПЛИС можно отнести:

· Разработки в области цифровой обработки сигналов

· Разработки в области создания систем сбора данных

· Разработки в области создания систем управления и др.

1.1.2 Классификация ПЛИС

Микросхемы, программирование которых возможно руками пользователей, явили собой новое направление в истории современной микроэлектроники и вычислительной техники.

ПЛИС можно классифицировать по многим признакам, в первую очередь:

· по уровню интеграции и связанной с ним логической сложности;

· по архитектуре;

· по числу допустимых циклов программирования;

· по типу памяти конфигурации;

· по степени зависимости задержек сигналов от путей их распространения;

· по системным свойствам;

· по однородности или гибридности (по признаку наличия или отсутствия в микросхеме областей с различными по методам проектирования схемами, такими как ПЛИС, БМК, схемы на стандартных ячейках).

Все перечисленные признаки имеют значение и отображают ту или иную сторону возможных классификаций. Рассмотрим в качестве примера классификацию ПЛИС по архитектуре.

В классификации по архитектуре (Рисунок 1, а) ПЛИС разделены на 4 класса.

Рисунок 1 - Классификация ПЛИС по архитектуре

Первый из классов - SPLD, Simple Programmable Logic Devices, т.е. простые программируемые логические устройства. По архитектуре эти ПЛИС можно разделить на программируемые логические матрицы ПЛМ (PLA, Programmable Logic Arrays) и схемы с программируемой матричной логикой ПМЛ (PAL, Programmable Arrays Logic, или GAL, Generic Array Logic).

ПЛМ позволяют реализовать n логических функций от m аргументов и содержат последовательно соединенные k связями (термами) матрицы элементов "И" и элементов ИЛИ (рисунок 2). Помимо этого, в матрице "И" могут быть использованы инвертированные входные сигналы, что позволяет реализовывать функции в дизъюнктивной нормальной форме (ДНФ). Изготовленная на заводе ПЛМ содержит матрицы со всеми возможными связями (на рисунке 2 показаны точками): матрица "И" позволяет получить k конъюнкций входных сигналов, а матрица ИЛИ - n дизъюнкций термов. В этом случае программирование заключается в разрушении излишних связей. В другом варианте в исходной ПЛМ все связи отсутствуют, а программирование заключается в их создании.

Рисунок 2 - Структура ПЛМ

Структура ИС ПМЛ позволяет более полно использовать ресурсы кристалла при проектировании простых устройств. В отличие от ПЛМ в таких микросхемах программирование возможно только для матрицы "И", а матрица ИЛИ фиксирована (рисунок 3). Ограничения на состав и число термов позволяют усложнить остальные части ПМЛ.

С момента своего создания функциональные возможности ПЛМ и ПМЛ были расширены благодаря следующим усовершенствованиям:

введению двунаправленных, обратных и межэлементных связей, что позволяет наращивать число термов функций (например, отечественные ПЛМ К1556ХП8);

введению элементов памяти, что позволяет проектировать на основе ПЛМ и ПМЛ синхронные цифровые автоматы;

программированию выходных буферов для выдачи выходных сигналов в прямом или инверсном виде;

использованию мультиплексоров для выбора альтернативных путей прохождения сигналов, репрограммируемых точек связи и памяти конфигурации, позволяющих разработчикам неоднократно программировать функциональность и связность частей ПЛМ и ПМЛ.

Рисунок 3 - Структура ПМЛ

Результатом эволюции ИС указанных типов стали сложные программируемые логические устройства (СПЛУ, Complex Programmable Logic Devices, CPLD) [2].

Сложная программируемая логическая схема CPLD состоит из нескольких макроячеек, расположенных на одном кристалле. Каждая макроячейка соединена с блоками ввода-вывода, осуществляющими формирование необходимого вида входов или выходов для работы с внешними схемами. Кроме того, все макроячейки и блоки ввода-вывода связаны между собой внутренними параллельными шинами. Приведенная на рисунке 4 микросхема CPLD состоит из четырех макроячеек, которые связаны между собой внутренними шинами и соединяются с блоками ввода-вывода. Макроячейка построена подобно ПЛМ микросхеме, к которой на выходе подключен D-триггер.

К недостаткам можно отнести то, что трудно обеспечить эффективное применение всех макроячеек. Всегда часть макроячеек остается неиспользуемыми. Часто из макроячейки используется только триггер или логический элемент "2И" ("2ИЛИ").

Остальная часть схемы зря занимает площадь кристалла и потребляет ток от источника питания.

Рисунок 4 - Пример внутренней схемы CPLD

Микросхемы программируемых пользователями вентильных матриц FPGA (Field Programmable Gate Arrays) предназначены для реализации сложных проектов, и их емкость достигает десятков миллионов "эквивалентных вентилей". (Данный термин означает, что для реализации одного и того же проекта на полностью заказной ИС потребовалось бы определенное число вентилей, называемое при реализации проекта с использованием ИС "числом эквивалентных вентилей") [2]. Такая высокая функциональность позволяет объединять на одном кристалле несколько процессорных устройств и интерфейсную логику.

Заданную при программировании функциональность обеспечивают конфигурируемые логические блоки (КЛБ), расположенные по всей площади кристалла. Их число является основным параметром, характеризующим возможность реализации на конкретной ПЛИС сложных проектов. Связность КЛБ обеспечивается с помощью переключательной матрицы (рисунок 5), состоящей из цепей различной длины: от длинных глобальных до коротких прямых, соединяющих соседние КЛБ. Коммутация цепей переключательной матрицы осуществляется с помощью коммутационных блоков.

Рисунок 5 - Структура FPGA

При реализации на основе ПЛИС сложных устройств, работающих на высокой тактовой частоте, особые требования предъявляются к глобальным сигналам синхронизации. В современных ПЛИС типа FPGA система синхронизации состоит из специально спроектированной сети распределения синхросигналов, основным свойством которой является одинаковая длина линий от источника синхросигнала (от специально выделенного для этих целей контакта ПЛИС или от менеджера синхросигналов) до всех КЛБ.

Также, как и в CPLD, в FPGA предусмотрена возможность использования нескольких тактовых сигналов. Для реализации функций деления, умножения и сдвига по фазе синхросигнала на кристалле предусмотрено несколько менеджеров синхросигналов. Использование обычных цепей передачи информационных сигналов для передачи синхросигналов не рекомендуется. На кристалле также располагаются дополнительные устройства - блоки статической памяти и умножители. На периферии кристалла находятся блоки ввода/вывода.

Блоки ввода/вывода ПЛИС типа FPGA сложнее, чем в ПЛИС типа CPLD. Основное отличие заключается в наличии в этих блоках динамических триггеров для хранения входного и выходного сигналов, а также внутренних сигналов управления третьим состоянием сигналов. Кроме этого, в последних поколениях FPGA указанные регистры способны синхронизироваться от двух тактовых сигналов, что позволяет использовать технологию передачи с удвоенной скоростью (DDR). Для обеспечения возможности работы ПЛИС с несколькими типами интерфейсов, использующих при передаче различные уровни сигналов, блоки ввода/вывода подключают к различным цепям опорного напряжения. Группа блоков ввода/вывода, подключенных к одному и тому же сигналу опорного напряжения называется банком ввода/вывода. Существенное расширение области применения FPGA достигается также использованием программируемых схем параллельного и последовательного согласования волновых сопротивлений, соответствующих современным стандартам (PCI, PCI-X, LVCMOS, LVTTL, LVDS и др.).

Преимуществами современных ПЛИС являются:

малое время и простота проектирования;

низкая стоимость разработки;

сокращение используемого пространства печатных плат;

более низкая стоимость в расчете на одну микросхему по сравнению с заказными ИС;

более продолжительное время обращения продукта на рынке благодаря возможности перепрограммирования;

возможность создания динамически реконфигурируемых устройств.

К недостаткам можно отнести более низкую скорость работы ПЛИС по сравнению с полностью заказными ИС, а также нерентабельность использования в крупносерийном производстве.

Крупнейшими производителями ПЛИС являются фирмы Xilinx и Altera.

Xilinx - американский разработчик и производитель интегральных микросхем программируемой логики (ПЛИС, FPGA). Данная фирма была основана в 1984 году и на сегодняшний момент является одним из лидеров в области производства ПЛИС-микросхем. Доля продукции Xilinx на мировом рынке ПЛИС составляет, по данным самой компании, 51%. На сегодняшний день для различного рода вычислений у данной компании имеется несколько серий выпускаемой продукции:

· Virtex. Высокопроизводительные ПЛИС на основе FPGA, разработанные с целью замены специализированных интегральных схем при решениях различных ресурсоемких задач.

· Spartan. Более дешевые ПЛИС разработанные для использования на устройствах, не рассчитанных на решение ресурсоемких задач.

· CoolRunner и XC9500. Серии ПЛИС типа CPLD с минимальными размерами и низкой потребляемой мощностью для использования в портативных устройствах.

Компанией Xilinx разработаны также различные системы для разработки и отладки цифровых схем.

Altera - вторая крупнейшая фирма по производству ПЛИС и главный конкурент Xilinx, была основана в 1983 г. Одной из последних разработок, представленных фирмой Altera является новая плата из серии Stratix высокопроизводительных микросхем типа FPGA - Stratix IV, которая работает на 40нм архитектуре. Для реализации задач, не требующих больших вычислительных мощностей, Altera предлагает серию ПЛИС FPGA Cyclone.

Основным программным продуктом необходимым для работы с платами фирмы Altera является пакет программ Quartus II, который предоставляет различные возможности как для проектирования и анализа структуры микросхем, так и для оптимизации затрат по потребляемой мощности [4].

1.1.3 Языки описания аппаратуры

В качестве формальной записи, которая используется на всех этапах работы по созданию схемы выступают языки описания аппаратуры (Hardware Description Language). В силу того, что данный язык воспринимается как машиной, так и человеком, использование его возможно и для проектирования, верификации, тестирования аппаратуры, и для оформления документации по проекту. В настоящее время ПЛИС фирмы Altera поддерживают три языка описания аппаратуры: VHDL, Verilog и AHDL.

VHDL (англ. VHSIC (Very high speed integrated circuits) Hardware Description Language) берет свое начало из 80-х годов, когда он был разработан по заказу организации Министерства обороны США. Сперва он был предназначен в основном для унификации описаний проектов в различных ведомствах. Однако уже 1987 году язык VHDL был принят Международным институтом IEEE как стандарт VHDL-87. Данный язык используется для поведенческого, структурного и потокового описания цифровых систем, а также для проектирования ПЛИС.

Verilog HDL - это язык описания аппаратуры, применяемый с целью описания и моделирования электронных систем. Этот язык используется для проектирования, верификации и реализации как цифровых, так и аналоговых электронных систем. Был разработан фирмой Gateway Design Automation как внутренний язык симуляции. В 1989 году язык был открыт для общественного использования. В 1995 году был определен стандарт языка - Verilog LRM (Language Reference Manual), IEEE1364-1995. Именно поэтому датой появления языка Verilog можно считать 1995 год.

В отличие от остальных, язык описания аппаратуры AHDL (Altera Hardware Description Language) относится к языкам описания аппаратуры низкого уровня. Данный язык был разработан фирмой Altera с целью применения его для описания комбинационных и последовательных логических устройств, цифровых автоматов на ПЛИС фирмы Altera. Синтаксис языка представляет собой совокупность универсальных средств по описанию алгоритмов функционирования цифровых устройств.

Несмотря на распространённое заблуждение о родственности Verilog HDL и VHDL, необходимо отметить, что это разные языки.

Verilog - язык, напоминающий язык программирования Си - как по синтаксису, так и по "идеологии". Отличается малым количеством служебных слов и простотой основных конструкций, что позволяет упростить как процесс изучения, так и процесс использования языка. Однако, необходимо отметить высокую эффективность языка.

VHDL отличается большей универсальностью и возможностью использования не только для описания моделей цифровых электронных схем, но и для решения других задач. Однако, в виду расширенных возможностей, данный язык не может похвастаться той же эффективностью и простотой, что и Verilog: для описания одинаковых конструкций Verilog требует в среднем в 3 - 4 раза меньшего количества символов, чем VHDL. Оба языка поддерживаются в качестве стандартов большим количеством программных продуктов, в том числе и open source, в области систем автоматизированного проектирования (САПР). Имеются и компиляторы, и симуляторы для обоих языков, в том числе, например, и с первого языка на второй. Именно эти языки используются при проектировании (с помощью современных средств САПР ведущими производителями FPGA) не только самих СБИС, но и готовых модулей (ядер), мегафункций, предназначенных для решения достаточно сложных задач обработки сигналов.

Язык AHDL в сравнении с языками VHDL и Verilog имеет некоторые сходство с ними, как по командному базису, так и по возможности описания цифровых систем и ПЛИС. Отличие между ними состоит в том, что VHDL и Verilog создавались как языки описания цифровых устройств вообще, а AHDL ориентирован на ПЛИС и другие микросхемы фирмы Altera. Это значит, что он имеет более узкую "специальность", но, поскольку был создан для микросхем с определенной архитектурой, то позволяет наиболее полно использовать ее особенности. Таким образом, с точки зрения задачи моделирования устройств, языки VHDL и AHDL и САПР на их основе обеспечивают логический расчет на ранних этапах проектирования. Эти языки пригодны также для моделирования цифровых микросхем. Их достоинствами является наглядность и сравнительная простота, широкая распространенность и универсальность. Эти языки не предназначены для расчета электрических схем будущего цифрового узла, но без проведения отладки функционирования средствами САПР с применением HDL и других подобных языков создание сложных устройств становится очень затруднительным. Возможность проведения моделирования цифрового узла на стадии их проектирования - неоспоримая практическая польза и несомненное достоинство HDL. Проблема в выборе языка описания аппаратуры для реализации проектов на ПЛИС фирмы Altera заключается в том, что в открытых источниках нет исследований на тему эффективности использования ресурсов тем или иным языком описания аппаратуры при проектировании цифрового устройства [4].

1.2 Цифровая фильтрация

1.2.1 Основные понятия теории цифровой фильтрации

Цифровая фильтрация является важной операцией цифровой обработки сигналов, которая нашла широкое применение в самых различных отраслях науки и техники. Большой спектр задач реализуется здесь с помощью цифровых фильтров (ЦФ), которые используются для преобразования вида входного сигнала к виду, необходимому для дальнейшего использования. Связь между входным и выходным дискретными сигналами в ЦФ в общем виде определяется:

(1)

где:

· N и L - пределы суммирования

· и - параметры фильтра (могут быть константами либо отсчетами решетчатых функций, зависящих от дискретного времени ).

Необходимо так же отметить, что сигналы и могут быть как вещественными, так и комплексными.

Уравнение (1) можно рассматривать как алгоритм вычисления , т.е. алгоритм работы ЦФ. Реализация данного алгоритма в виде устройства приведет к аппаратному методу реализации ЦФ, а программирование на заданном языке программирования - к программному.

С помощью данного уравнения, при условии, что известны коэффициенты и , отсчеты входного сигнала при и начальные значения можно так же рассчитать отсчеты для любого . Таким образом можно говорить, что данное уравнение также дает аналитическое описание ЦФ во временной области.

ЦФ являются системами с постоянными параметрами, в случае если коэффициенты a_k и b_l не зависят от дискретного времени i, иначе их можно отнести к системам с переменными параметрами.

В общем случае цифровые фильтры принято разделять на два класса: рекурсивные (РЦФ) и нерекурсивные (НЦФ). Фильтр называют рекурсивным, если в уравнении (1), хотя бы один из коэффициентов a_k не равен нулю. В противном случае ЦФ называют нерекурсивным. Разностное уравнение (1) для него имеет вид:

(2)

Анализируя выражения (1) и (2) можно сделать вывод, что НЦФ является системой без обратной связи, а РЦФ представляет собой систему с обратной связью. Сразу же отметим, что все на практике реализуемые НЦФ представляют собой КИХ-фильтры, а все РЦФ - БИХ-фильтры.

Цифровые фильтры, выполняя операцию частотной фильтрации, по сравнению с аналоговыми цепями имеют ряд преимуществ:

высокую стабильность параметров;

возможность получать самые разнообразные формы АЧХ и ФЧХ;

не требуется настройка;

легко реализуются на ЭВМ программными методами [5].

Прежде чем подробнее рассмотреть структуру КИХ и БИХ-фильтров введем понятие импульсной характеристики фильтра, частотного коэффициента передачи ЦФ и системной функции ЦФ.

Как уже было отмечено ЦФ преобразует входной сигнал x (t) в выходной y (t), равный свертке функции x (t) и импульсной характеристики h (t).

Импульсная характеристика системы h (t) - отклик системы на входной сигнал x (t).

Свертка двух функций x (t), h (t):

(3)

Импульсной характеристикой ЦФ называется сигнал, являющийся реакцией ЦФ на "единичный импульс". Говорят, линейный импульс "стационарен", если при смещении входного единичного импульса на любое число интервалов дискретизации импульсная характеристика смещается таким же образом, не изменяясь по форме. Тогда можно сказать, что выходная последовательность есть дискретная свертка входного сигнала и импульсной характеристики фильтра. Т.е. в момент каждого отсчета ЦФ проводит операцию взвешенного суммирования всех предыдущих значений входного сигнала.

Иными словами, ЦФ обладает "памятью" по отношениям к прошлым входным воздействиям [5].

Введем понятие частотного коэффициента передачи ЦФ. Пусть на вход ЦФ подается последовательность вида, где k = 0, ±1, ±2, и тд. Найдем выходной сигнала цифрового фильтра:

(4)

Анализируя данное выражение можно сделать вывод, что выходные отсчеты получаются иp входных умножением на комплексную величину :

(5)

где - частотный коэффициент передачи ЦФ.

Анализируя (5) получаем, что является периодической функцией частоты с периодом, равным частоте дискретизации ; Видно, что зависит от импульсной характеристики системы.

Сопоставим дискретным сигналам {x_k}, {y_k}, {h_k} их Z-преобразования X (z), Y (z), H (z) соответственно. Выходной сигнал {y_k} является сверткой входного сигнала {x_k} и импульсной характеристики {h_k}, тогда на основании 3-го свойства Z-преобразования выходному сигналу отвечает функция Y (z) = H (z) *X (z).

Системной функцией H (z) стационарного линейного ЦФ называется отношение Z-преобразования выходного сигнала к Z-преобразованию сигнала на входе [5]:

(6)

то есть системная функция ЦФ - это Z-преобразование импульсной характеристики [5]. Для того чтобы получить из системной функции частотный коэффициент передачи ЦФ, нужно в (6) сделать подстановку: [5].

1.2.2 Нерекурсивные цифровые фильтры (КИХ-фильтры)

Алгоритм работы таких фильтров можно описать выражением:

(7)

где a₀, a₁, a₂, … a_m - последовательность коэффициентов, m - порядок ЦФ.

Отметим, что для вычисления текущего отсчета выходного сигнала КИХ-фильтры используют текущий и предыдущий отсчеты входного сигнала и совсем не используют выходные отсчеты [6].

Если применить Z - преобразование к обеим частям (7), то получим системную функцию нерекурсивного ЦФ:

(8)

КИХ-фильтр состоит из блоков задержки отсчетных значений на один интервал дискретизации (Z^-1), а также блоки умножения на соответствующие коэффициенты (a_i).

Графически алгоритм функционирования КИХ-фильтра можно изобразить следующим образом:

Рисунок 6 - Блок схема нерекурсивного фильтра

Рассмотреть процесс формирования отсчетов выходного сигнала y_k можно на следующем примере: пусть на вход ЦФ подается последовательность входных отсчетов x_k:

Т.е. при поступлении на вход ЦФ очередного отсчета входного сигнала предыдущие (прошлые) отсчеты сдвигаются через блоки задержки (Z^-1) на одну позицию вправо и домножаются на соответствующие коэффициенты а_k, суммируются и поступают на выход.

Процесс "заполнения" ЦФ входными отсчетами занимает некоторое время и называется переходным процессом, длительность которого зависит от количества коэффициентов ЦФ и частоты дискретизации [5].

Проанализировав (6) можно прийти к выводу, что каждое слагаемое функции H (z) дает вклад, равный соответствующему коэффициенту a_n, смещенному на n позиций в сторону запаздывания. Тогда импульсная характеристика нерекурсивного ЦФ выражается уравнением

(9)

Видно, что (7) содержит конечное число членов, именно из-за этого КИХ-фильтры получили свое название.

В выражение для системной функции введем замену переменной , тогда частотный коэффициент передачи нерекурсивного ЦФ можно описать уравнением [10]:

(10)

1.2.3 Рекурсивные цифровые фильтры (БИХ-фильтры)

В фильтрах данного типа, в отличие от предыдущих, для вычисления текущего отсчета выходного сигнала КИХ-фильтры используют как текущие отсчеты входного сигнала, так и выходные отсчеты.

Алгоритм их работы можно описать выражением:

(11)

где коэффициенты b1, … bn, определяющие рекурсивную часть алгоритма фильтрации.

Аналогично предыдущему пункту получим выражение для описания системной функции рекурсивного ЦФ:

(12)

Графически алгоритм функционирования БИХ-фильтра можно изобразить следующим образом:

Рисунок 7 - Блок-схема рекурсивного фильтра

Рассмотри процесс формирования выходных отсчетов рекурсивного цифрового фильтра:

Нерекурсивной части алгоритма фильтрации соответствует верхняя часть блок-схемы. Как и в прошлом случае здесь необходимы блоки, реализующие операции умножения (их количество равно m + 1), а также блоки, отвечающие за хранение входных отсчетов (необходимо m блоков).

Рекурсивной части алгоритма соответствует нижняя часть структурной схемы, где используется n последовательных значений выходного сигнала, которые в процессе работы фильтра перемещаются из ячейки в ячейку путем сдвига. Так как для формирования выходного отсчета рекурсивного ЦФ используются предыдущие выходные отсчеты, то импульсная характеристика имеет бесконечное число членов и именно поэтому такие фильтры называют фильтрами с бесконечной импульсной характеристикой (БИХ) [7].