курсовая работа  Последовательный умножитель двух 4-разрядных чисел со знаком

Временные характеристики переключения логических элементов. Проектирование последовательного умножителя, схема полного сумматора. Временная диаграмма спроектированного умножителя чисел, оценка его быстродействия и максимальной задержки на выходе.

Нажав на кнопку "Скачать архив", вы скачаете нужный вам файл совершенно бесплатно.
Перед скачиванием данного файла вспомните о тех хороших рефератах, контрольных, курсовых, дипломных работах, статьях и других документах, которые лежат невостребованными в вашем компьютере. Это ваш труд, он должен участвовать в развитии общества и приносить пользу людям. Найдите эти работы и отправьте в базу знаний.
Мы и все студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будем вам очень благодарны.

Чтобы скачать архив с документом, в поле, расположенное ниже, впишите пятизначное число и нажмите кнопку "Скачать архив"

  ####     ####     ####     ####     ####   
 ##  ##   ##  ##   ##  ##   ##  ##   ##  ##  
 ##  ##   ##  ##   ##  ##       ##   ##  ##  
 ##  ##    #####    ####       ##     #####  
 ##  ##       ##   ##  ##     ##         ##  
 ##  ##      ##    ##  ##    ##         ##   
  ####     ###      ####    ######    ###    
                                             

Введите число, изображенное выше:

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид курсовая работа
Язык русский
Дата добавления 21.03.2014
Размер файла 701,4 K

Подобные документы

  • Схема полного сумматора в основе последовательного умножителя двух 4-разрядных чисел со знаком. Расчет базового элемента. Моделирование в программе MicroCAP. Схема умножителя на логических элементах, оценка его быстродействия. Основные недостатки схемы.

    курсовая работа [560,2 K], добавлен 05.03.2013

  • Выбор оптимальных оснований системы остаточных классов. Общая структура модулярного сумматора и умножителя, выбор их моделей. Алгоритмы функционирования управляющих устройств сумматора и умножителя. Методы повышения скорости и надежности вычислений.

    курсовая работа [625,5 K], добавлен 28.05.2013

  • Обзор системы остаточных классов и основные теоретические сведения. Выбор оптимальных оснований СОК. Общая структура цифровых устройств. Разработка модулярного сумматора и умножителя, алгоритм работы и структурная схема, работа в Altera Quartus II v10.1.

    дипломная работа [4,5 M], добавлен 24.05.2013

  • Разработка принципиальной электрической схемы цифрового умножителя положительных чисел для обеспечения последовательного ввода информации в линию связи с осуществлением преобразования параллельной формы представления информации с выхода сумматора.

    контрольная работа [40,8 K], добавлен 22.06.2012

  • Построение ОУ на микросхемах 155-ой серии ТТЛ-логики с малой степенью интеграции, обеспечение работы прибора путем соединения между собой логических элементов. Разработка умножителя положительных двоичных чисел. Построение схем, разработка регистров.

    курсовая работа [65,6 K], добавлен 22.04.2012

  • Назначение устройства, его cтруктурная схема, элементная база. Функциональная схема сложения в двоично-десятичном коде. Время выполнения операции. Принцип работы суммирующего счетчика в коде Грея. Синтез функций возбуждения триггеров. Временные диаграммы.

    курсовая работа [853,7 K], добавлен 14.01.2014

  • Оптимальная схема одноразрядного двоичного сумматора с учетом заданного базиса логических элементов. Логическая схема одноразрядного десятичного сумматора. Нахождение знака переполнения. Устройство управления для многоразрядного десятичного сумматора.

    курсовая работа [2,8 M], добавлен 26.10.2011

  • Сущность линейной обработки дискретных сигналов. Характеристика основных структурных элементов цифровых фильтров - элемента единичной задержки (на интервал дискретизации сигнала), сумматора и умножителя. Виды последовательности дискретных отчетов.

    презентация [79,8 K], добавлен 19.08.2013

  • Разработка алгоритма умножения, структурной схемы устройства и синтез преобразователя множителя. Логический синтез одноразрядного четверичного умножителя-сумматора и одноразрядного четверичного сумматора. Разработка, синтез и блок-схема МПА делителя.

    курсовая работа [100,0 K], добавлен 07.06.2010

  • Определение напряжения открывания (переключения) транзисторов. Статические характеристики схемы при вариации напряжения питания. Длительность переходных процессов при включении и выключении ключа и среднее время задержки в сети для различных приборов.

    контрольная работа [2,0 M], добавлен 23.12.2010

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.