Разработка устройства двоичных чисел
Построение ОУ на микросхемах 155-ой серии ТТЛ-логики с малой степенью интеграции, обеспечение работы прибора путем соединения между собой логических элементов. Разработка умножителя положительных двоичных чисел. Построение схем, разработка регистров.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 22.04.2012 |
| Размер файла | 65,6 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Размещено на http://www.allbest.ru/
Разработка устройства двоичных чисел
Введение
прибор двоичное число
В технике связи обработка информации может осуществляться двумя методами: аналоговым, при котором участвующие в обработке величины обычно представляются уровнями напряжения или тока, или цифровым, при котором величины представляются в цифровой форме, а обработка информации сводиться к последовательности действий (операций) над числами . В зависимости от использованного метода обработки, различают два типа аппаратуры: аналоговая и цифровая.
Цифровые методы, по сравнению с аналоговыми, имеют ряд достоинств: возможность обеспечения любой точности обработки, высокую помехозащищенность, высокую стабильность характеристик, выполнение таких видов обработки, которые аналоговыми методами трудно выполнить или совсем не возможно. В цифровой аппаратуре основным устройством, в котором непосредственно выполняется обработка: является процессорное устройство.
Целью данной работы является построение ОУ на микросхемах 155-ой серии ТТЛ- логики с малой степенью интеграции. Порядок функционирования данного устройства будет задан путем соединения между собой логических элементов.
Выполнения данной работы необходимо для приобретения навыков в разработке и построения цифрового устройства
Разработка умножителя положительных двоичных чисел
Цель данной работы- разработка умножителя положительных двоичных чисел.
Исходные данные: А = 7(10) = 111(2) - три разряда
В = 3(10) = 11(2) - два разряда
Выполним умножение этих чисел в двоичной системе счисления:
S4=1, S3=0, S2=1, S1=0, S0=1
Произведение образуется как сумма первого и второго частичного произведений, здесь разряды обозначены соответственно как разряды суммы S4, S3, S2, S1, S0.
Выполним синтез 4-х разрядного шифратора Y1 сомножителя А. Для этого построим таблицу истинности шифратора:
Таблица 1
|
Y0 |
Y1 |
Y2 |
Y3 |
Y4 |
Y5 |
Y6 |
Y7 |
Y8 |
Y9 |
X8 |
X4 |
X2 |
X1 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
|
|
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
|
|
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
|
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
Запишем по таблице истинности логические функции выходов через логическую операцию
1)
2)
3)
4)
Для построения схемы в базисе И-НЕ следует преобразовать исходные функции:
1)
2)
3)
4)
Построим логическую схему шифратора в базисе И-НЕ на логических элементах. Для этого произведем выбор микросхем и логические элементы обозначенные DD1.1, DD1.2 … DD2.1, DD2.2 …
Синтез-построение схемы элементов
Первое множимое (А) дается в схему шифраторов имеет 4 выхода так как шифратор рассчитан на 10 чисел, то они имеют 10 выходов.
Шифратор: CD- coder
1. Шифратор(называемый также кодером)- устройство, осуществляющее преобразование десятичных чисел в двоичную систему счисления.
2. Шифратор - КЦУ, который служит для преобразования унитарного кода в n-разрядный двоичный.
Комбинационно-логические схемы
При умножении чисел А и В образуется первое частичное произведение, представленное разрядами: А4 В4, А3 В1, А2 В1, А1 В1. При умножении числа А на первый разряд В1 сомножитель В и второе частичное произведение, представленное разрядами: А4 В2, А3 В2, А2 В2 и А1 В2. При умножении числа А на второй разряд В2 сомножителя В.
Реализуем технические разряды перечисленных первого и второго частичных произведений с помощью конъюнкторов, логических элементов «И.» Для этого потребуется две микросхемы К155ЛИ1, содержащие в себе четыре элемента 2-И.
Регистр сдвига
При умножении А на В преобразование второго частичного произведения можно представить как множимое А, сдвинутое влево на один разряд. Такую функцию сдвига влево выполняет сдвиговой регистр. Произведем выбор микросхемы четырех разрядного сдвигового регистра. Обеспечим режим сдвига влево путем соответствующего включения управляющих входов.
Выберем микросхему К155ИР1. Регистр сдвига с параллельными и последовательными входами. При параллельной записи информации, установленной на четырех разрядном входе D на вход параллельной загрузки L подают уровень логической «1», а на тактовый вход С1, тактовый импульс, по отрицательному фронту которого, данные переписываются на вход регистра Q. Состояние входов DR и C2 могут быть при этом произвольными.
Выходы КЛС второго частичного произведения подключает к информационным входам D1-D4 в соответствии со структурной схемой
Рисунок -Регистр сдвига с параллельными и последовательными входами (-общ., - + 5В)
Регистр, преобразующий параллельную форму сигнала в последовательную
Результат- произведение А В, полученное в виде суммы первого частичного произведения со «сдвинутым» на один разряд вторым частичным произведением, представлен в данной схеме шестиразрядным двоичным числом в параллельной форме, снимаемым с выходов сумматора.
В разрабатываемой схеме выходная информация передается в линию в последовательной форме. Такая ситуация возможна в сетях ЭВМ при межмашинном обмене информацией по первой линии согласно протоколу обмена. Протокол обмена-соглашения, в котором указано, что первым передается сигнал управления (стартовый сигнал), вторым- сигнал подтверждения с приемного конца, после второго сигнала передается информация (6 бит), таким образом, длина передаваемого слова информации- 8 бит (1 Байт).
Чтобы преобразовать параллельную форму представления двоичного числа в последовательную, применяется регистр параллельно- последовательного действия.
Выберем микросхему серии К155ИР13 - восьмиразрядный реверсивный сдвиговой регистр с параллельным выходом, синхронным последовательно-параллельным вводом информации и асинхронным сбросом. Режим выбирает заданием соответствующего кода на входе S.
Таблица режимов К155ИР13
|
S0 |
S1 |
Режим |
|
|
0 |
0 |
Хранение |
|
|
0 |
1 |
Сдвиг влево |
|
|
1 |
0 |
Сдвиг вправо |
|
|
1 |
1 |
Параллельный ввод |
В режиме параллельного ввода информация, представленная В параллельном коде на входах D, Записываются в регистр по положительному фронту тактового импульса на входе C. При R=1, а состояние других входов, кроме режимных, могут быть произвольными. Асинхронное обнуление регистра происходит при R=0.
Выбор двоичного счетчика
Счетчик- цифровое устройство, осуществляющее счет числа появлений на входе определенного логического уровня. В курсовой работе число появлений соответствует второму числу, множителю В. С выхода счетчика оно поступает параллельным кодом на Y3 и Y4 КЛС.
Выберем микросхему двоичного счетчика К155ИЕ5. Соединим выводы микросхемы таким образом, что бы счетчик сбрасывался в «0» после установления в нем числа =3 (10). Коэффициент пересчета счетчика N=4, то есть четвертый импульс в цикле произведет сброс счетчика. Для этого выходы с весовым коэффициентом 1 и 2 подключим к входам R.
Четырехразрядный параллельный сумматор
Сумматор- цифровое устройство, предназначенное для выполнения операции алгебраического сложения двоичных чисел.
В зависимости от способа ввода кодов слагаемых сумматоры делятся на два типа: последовательного и параллельного действия. В сумматоры первого типа коды чисел вводятся в последовательной форме, то есть разряд за разрядом (младшим разрядом вперед), в сумматоры второго типа каждое из слагаемых подается в параллельной форме, то есть одновременно всеми разрядами.
Разряды первого и второго произведений подключаются к входам А и В сумматора в соответствии со структурной схемой.
Значения логических сигналов «1» и «0» нанесен на изображение выводов микросхемы сумматора с учетом заданных чисел.
Рисунок - К155ИМ3, полный четырехразрядный сумматор (12-общюю., 5- +5В)
Заключение
В курсовой работе построили схему умножителя двоичных чисел без учета знака. Для построения схемы необходимо было построить логическую схему шифратора в базисе И-НЕ, выбрать микросхему двоичного счетчика, построить комбинационно-логическую схему с помощью коньюнктов, выбрать микросхему регистра сдвига и обеспечить режим работы «сдвиг влево», выбрать микросхему сумматора, микросхему регистра, и преобразующего параллельную форму сигнала в последовательную. Таким образом построил схему ОУ, в котором выполнилась операция умножения двух положительных чисел в двоичной системе счисления. При этом ОУ формирует управляющие сигналы, с помощью преобразователя кодов, преобразующего поступающую из управляющего устройства кодовую комбинацию микрокоманды в управляющие сигналы.
Список литературы
1. Калабеков Б.А. Мамзерев И.А.- Цифровые устройства и микропроцессорные системы- М.«Радио и связь», 1987
2. Шило В.А.- Популярные цифровые микросхемы.- М.«Радио и связь»,1987
3. Мальцев П.П. Долидзе Н.С. Критенко М.И.- Цифровые интегральные микросхемы- М.«Радио и связь», 1994
4. Аванесян Г.Р. Левшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ.- М.: «Машиностроение», 1993
Приложение
Таблица истинности К155ИМ3
|
A4 |
A3 |
A2 |
A1 |
B4 |
B3 |
B2 |
B1 |
C0 |
S5 |
S4 |
S3 |
S2 |
S1 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
|
|
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
|
|
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
|
|
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
|
|
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
|
|
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
|
|
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
Размещено на Allbest
Подобные документы
Описание принципа работы структурной электрической схемы устройства умножения двоичных чисел, назначение каждого из входящих в нее узлов. Назначение и принцип построения матричных умножителей двоичных чисел, его структурная и электрическая схемы.
реферат [63,9 K], добавлен 04.02.2012Описание принципа работы структурной электрической схемы устройства суммирования двоичных чисел. Назначение построения четырехразрядных двоичных сумматоров с параллельным переносом. Логические функции для выходов Si и Ci+1 одноразрядного сумматора.
реферат [139,5 K], добавлен 06.02.2012Выполнение арифметических и логических преобразований над операндами в арифметико-логическом устройстве, их классификация по принципу работы. Структурная схема, алгоритм вычисления, синтез сумматоров, регистров, счетчика и тактовые параметры устройства.
курсовая работа [377,0 K], добавлен 03.12.2010Алгоритмическое, логическое и конструкторско-технологическое проектирование операционного автомата. Изучение элементной базы простейших цифровых устройств. Разработка цифрового устройства для упорядочивания двоичных чисел. Синтез принципиальных схем.
курсовая работа [2,5 M], добавлен 07.01.2015Принципы работы счетчика двоичных чисел, методика синтеза счетчиков-делителей. Построение функциональной и принципиальной схем. Схема счетчика-делителя с коэффициентом деления 48. Применение счетчиков на интегральных схемах со средней степенью интеграции.
курсовая работа [295,0 K], добавлен 14.11.2017Принцип работы структурной электрической схемы устройства сдвига двоичных чисел. Назначение и принцип построения комбинационных программируемых сдвигателей. Комбинационный программируемый сдвигатель и условное графическое обозначение сдвигателя.
реферат [81,0 K], добавлен 07.02.2012Временные характеристики переключения логических элементов. Проектирование последовательного умножителя, схема полного сумматора. Временная диаграмма спроектированного умножителя чисел, оценка его быстродействия и максимальной задержки на выходе.
курсовая работа [701,4 K], добавлен 21.03.2014Логическая схема как совокупность логических электронных элементов, соединенных между собой. Разработка схемы управляющего автомата. Выбор аналоговых элементов. Разработка управляющего автомата и проектирование его. Элементы цифровых электронных схем.
курсовая работа [507,2 K], добавлен 29.01.2015Этапы проектирования синхронной пересчетной схемы, реализующей последовательность двоичных эквивалентов заданных чисел. Определение функций внешних переходов Т-триггера. Представление работы триггера в виде таблицы его внутренних состояний и переходов.
контрольная работа [1,3 M], добавлен 23.10.2010Разработка электрической принципиальной и функциональной схемы генератора. Обоснование выбора схем блока вычитания и преобразователя кодов. Функциональная схема генератора последовательности двоичных слов. Расчет конденсаторов развязки в цепи питания.
курсовая работа [1,7 M], добавлен 14.09.2011
