Размещено на http://www.allbest.ru/

Содержание

• Введение
• 1. Общая часть
• 1.1 Построение таблицы истинности
• 1.2 Уравнение СДНФ
• 1.3 Минимизация логической функции с помощью карты Карно
• 1.4 Выбор базиса (И, ИЛИ, НЕ)
• 1.5 Представление логического уровня в базисе И - НЕ.
• 1.6 Построение схемы
• 1.7 Временная диаграмма работы схемы
• 2. Специальная часть
• 2.1 Регистр
• 2.2 Триггер
• 2.3 D-триггер
• 2.4 Описание работы принципиальной цифровой схемы
• 2.5 Временная диаграмма работы схемы
• Заключение
• Список использованной литературы

Введение

Вычислительная техника область техники, объединяющая средства автоматизации математических вычислений и обработки информации.

Вычислительная техника наука о принципах построения, действия и проектирования этих средств. Средства вычислительной техники бывают универсальными и специализированными. Первые служат для решения широкого класса задач, вторые - для решения узкого класса задач или только одной задачи.

По степени автоматизации обработки информации различают вычислительные инструменты, приборы и машины. Развитие вычислительной техники идет по пути увеличения быстродействия машин, объема "памяти" запоминающих устройств и совершенствования процесса обмена информацией между машиной и тем, кто ее использует. Это сопровождается совершенствованием микроэлектронной элементной базы, быстрым развитием микропроцессорной техники.

Влияние элементной базы на развитие вычислительной техники столь велико, что в зависимости от типа применяемых элементов различают поколения вычислительных машин. Сейчас готовятся ЭВМ пятого поколения, в которых используются большие интегральные схемы, где один монокристалл содержит десятки тысяч элементов. Современные средства вычислительной техники обеспечивают многопрограммную обработку информации, т. е. одновременную работу машины по нескольким программам.

Развитие математического обеспечения вычислительной техники связано с созданием эффективных систем программирования, основанных на универсальных и специализированных алгоритмических языках, и операционных систем, эффективно организующих вычислительный процесс в целом, включая взаимодействие между пользователем и машиной. Развитие математического обеспечения, в свою очередь, оказывает большое влияние на принципы построения машин. Наряду с развитием средств вычислительной техники происходит непрерывное расширение области их применения.

Главные направления использования этих средств: решение математических, технических и логических задач, моделирование сложных систем, обработка данных измерений, обработка экономико-статистических данных и поиск информации.

Средства вычислительной техники широко используются при управлении технологическими процессами и производством в целом, в проектных и конструкторских работах, в информационно-справочных и обучающих системах. Без них немыслимо создание автоматизированных систем управления, систем автоматизированного

проектирования, автоматизированных систем научных исследований.

Вычислительная техника как наука включает в себя поиск новых принципов построения и совершенствования вычислительных средств и создание методики их построения. Она базируется на электронике, автоматике, ряде разделов теоретической кибернетики, теории кодирования, теории языков и получает самостоятельное развитие как прикладная ветвь теоретической кибернетики.

1. Общая часть

Комбинационная схема - каждый символ на выходе определяется лишь символами, действующими в данный момент времени на входах устройства, и не зависит от того, какие символы ранее действовали на этих входах.

По заданию в данном курсовом проекте необходимо синтезировать следующую логическую функцию:

f=f₅₅₅₅

1.1 Построение таблицы истинности

Таблица истинности - это таблица показывающая истинность сложного высказывания при всех возможных значениях входящих переменных.

Инверсия (отрицание ¬A) - это логическая операция которая каждому простому высказыванию ставят в соответствие составного высказывания заключающаяся в том, что исходное высказывание отрицается.

Конъюнкция (умножение А^В) - это логическая операция ставящая в соответствие каждым двум простым высказываниям составное высказывание являющийся истинным тогда и только тогда, когда оба исходных высказывания истины.

Дизъюнкция (сложение А?В) - это логическая операция ставящая в соответствии каждым двум высказываниям ставят в соответствии составное высказывание являющийся ложным тогда и только тогда, когда оба исходных высказывания ложные.

Импликация (следование А>В) - это логическая операция ставящая в соответствии каждым двум простым высказываниям составное высказывание являющийся ложным, тогда и только тогда, когда условие истинно, а следствие ложное.

Эквиваленция (равносильность А-В) - это логическая операция ставящая в соответствие каждым двум простым высказываниям составное высказывание являющийся истинным тогда и только тогда, когда оба исходных высказывания одновременно истинны или ложные.

Преобразуем десятичное число f₅₅₅₅ в двоичную систему счисления.

5555₁₀=1010110110011₂

Таблица 1. Таблица истинности заданного числа

1.2 Уравнение СДНФ

Логическая функция - это функция, которая устанавливает соответствие между одним или несколькими высказываниями, которые называются аргументами функции, и высказыванием которое называется значением функции.

СДНФ совершенная дизъюнктивная нормальная форма, это такая ДНФ которая удовлетворяет 3 условиям:

1. В ней нет одинаковых элементарных конъюнкции.

2. В каждой конъюнкции нет одинаковых пропозициональных букв.

3. Каждая элементарная конъюнкция содержит каждую пропозициональную букву при чем в одинаковом порядке.

f₅₅₅₅ = (0000)?(0001)?(0100)?(0101)?(0111)?(1000)?(1010)?(1100)

f₅₅₅₅=f_ABCD=(¬A?¬B?¬C?¬D)?(¬A?¬B?¬C?D)?(¬A?B?¬C?¬D)

?(¬A?B?¬C?D)?(¬A?B?C?D)?(A?¬B?¬C?¬D)?(A?¬B?C?¬D)?(A?B?¬C?¬D)

1.3 Минимизация логической функции с помощью карты Карно

Карта Карно - это графический способ минимизации переключательных (булевых) функции, представляющая собой операцию по парного не полного склеивания и элементарного поглощения. Карты Карно рассматриваются как перестроенное соответствующим образом истинности функции.

1. Объединяем смежные клетки, содержащие единицы, в область так, чтобы одна область содержала 2^n(n целое число = 0 . . . ?) клеток, в области не должно находиться клеток, содержащих нули;{\displaystyle 2^{n}}

2. Область должна располагаться симметрично оси(ей) (оси располагаются через каждые четыре клетки);

3. Несмежные области, расположенные симметрично оси(ей), могут объединяться в одну;

4. Область должна быть как можно больше, а количество областей как можно меньше;

5. Области могут пересекаться;

6. Возможно несколько вариантов покрытия.

Рисунок 1 - карта Карно

fсднф = (¬A¬C)?(B¬C¬D)?(¬ABD)?(A¬B¬D)

1.4 Выбор базиса (И, ИЛИ, НЕ)

Схема "И"

Схема "И" - реализует конъюнкцию двух или более логических значений.

Рисунок 2 - УГО схема "И"



Рисунок 3 - Таблица истинности схема "И"

Единица на выходе семы "И" будет тогда и только тогда, когда на всех входах будут единицы, если хотя бы на одном из входов будет 0, то на выходе будет 0.

Схема "ИЛИ"

Схема "ИЛИ" - реализует дизъюнкцию двух или более логических значений.

Рисунок 4 - УГО схемы "ИЛИ"

Рисунок 5 - таблица истинности схемы "ИЛИ"

Когда хотя бы на одном из входов будет 1, то на выходе также будет 1.

Схема "НЕ"

Схема "НЕ" - реализует операцию отрицания.

Рисунок 6 - УГО схемы "НЕ"

Рисунок 7 - таблица истинности схемы "НЕ"

Если на входе схемы 0, то на выходе 1, если на входе схемы 1, то на выходе 0.

Схема "И - НЕ"

Схема "И - НЕ" - состоит из элемента "И" и инвертора, осуществляется отрицание результата схемы "И".

Рисунок 8 - УГО схемы "И - НЕ"



Рисунок 9 - таблица истинности схемы "И - НЕ"

Схема "ИЛИ - НЕ"

Схема "ИЛИ - НЕ" - состоит из элемента "ИЛИ" и инвертора, осуществляет отрицание результата схемы "ИЛИ".

Рисунок 10 - УГО схемы "ИЛИ - НЕ"

Рисунок 11 - таблица истинности схемы "ИЛИ - НЕ"

Выбирается базис логических элементов и в этом базисе строится схема. В данном курсовом проекте выбирается базис И - НЕ.

1.5 Представление логического уровня в базисе И - НЕ.

автоматизация вычисление информация триггер

Для синтеза комбинационного устройства в базис И - НЕ используется минимальная ДНФ. Дальнейшее преобразование проводится на основе формулы Д. Моргана. Дважды инвертируем выражение.

Записываем данное выражение с использованием символов И - НЕ

f₅₅₅₅ = (¬A¬C)?(B¬C¬D)?(¬ABD)?(A¬B¬D)

1.6 Построение схемы

Чертим функциональную схему нашего числа.

f₅₅₅₅ = (¬A¬C)?(B¬C¬D)?(¬ABD)?(A¬B¬D)

Рисунок 12 - функциональная схема

1.7 Временная диаграмма работы схемы

Временная диаграмма - это изображение, представляющее определенный период времени и события, происходящие в этот период.

Рисунок 13 - временная диаграма

2. Специальная часть

2.1 Регистр

Регистр - устройство, используемое для хранения n-разрядных двоичных данных и выполнения преобразований над ними.

Регистр представляет собой упорядоченный набор триггеров, обычно D-, число n которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Основой построения регистров являются: D-триггеры, RS-триггеры, JK-триггеры.

Регистры классифицируются по следующим видам:

*накопительные (регистры памяти, хранения);

* сдвигающие или сдвиговые.

В свою очередь сдвигающие регистры делятся:

* по способу ввода-вывода информации:

* параллельные: запись и считывание информации происходит одновременно на все входы и со всех выходов;

* последовательные: запись и считывание информации происходит в первый триггер, а та информация, которая была в этом триггере, перезаписывается в следующий - то

же самое происходит и с остальными триггерами;

* комбинированные;

* по направлению передачи информации:

* однонаправленные;

* реверсивные.

Регистры различают по типу ввода (загрузки, приёма) и вывода (выгрузки, выдачи) информации:

1. С последовательным вводом и выводом информации

2. С параллельным вводом и выводом информации

3. С параллельным вводом и последовательным выводом. Например: SN74LS165J(N), SN74166J(N), SN74LS166J(N)

4. С последовательным вводом и параллельным выводом. Например: SN7416J(N), SN74LS164J(N), SN74LS322J(N), SN74LS673J(N)

Использование триггеров с защёлками с тремя состояниями на выходе, увеличенная (по сравнению со стандартными микросхемами серии) нагрузочная способность позволяют использовать (в микропроцессорных системах с магистральной организацией) регистры непосредственно на магистраль в качестве регистров, буферных регистров, регистров

ввода-вывода, магистрального передатчика и т. д. без дополнительных схем интерфейса.

Помимо вышеописанных двоичных регистров, регистр может основываться и на иной системе счисления, например троичной или десятичной.

Параллельные регистры

В параллельных (статических) регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешения выхода или приема, то есть цепи управления. Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса и выходы с третьим состоянием, управляемые сигналом EZ.

Сдвигающие (последовательные) регистры

Последовательные (сдвигающие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса. Основной режим работы - сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо слово сдвигается при поступлении тактового сигнала. Вход и выход последовательные (англ. Data Serial Right, DSR).

Согласно требованиям синхронизации в сдвигающих регистрах, не имеющих логических элементов в межразрядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешающего уровня синхросигнала переключиться неоднократно, что недопустимо. Появление в межразрядных связях логических элементов, и тем более, логических схем неединичной глубины упрощает выполнение условий работоспособности регистров и расширяет спектр типов триггеров, пригодных для этих схем. Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактные с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах, управляемых уровнем. По такту С 1 содержимое основного регистра переписывается в дополнительный, а по такту С 2 возвращается в основной, но уже в соседние разряды, что соответствует сдвигу слова. По затратам оборудования и быстродействию этот вариант близок к однотактному регистру с двухступенчатыми триггерами.

По назначению регистры процессора различаются на:

* аккумулятор - используется для хранения промежуточных результатов

арифметических и логических операций и инструкций ввода-вывода;

* флаговые - хранят признаки результатов арифметических и логических операций;

* общего назначения - хранят операнды арифметических и логических выражений, индексы и адреса;

* индексные - хранят индексы исходных и целевых элементов массива;

* указательные - хранят указатели на специальные области памяти (указатель текущей операции, указатель базы, указатель стэка);

* сегментные - хранят адреса и селекторы сегментов памяти;

* управляющие - хранят информацию, управляющую состоянием процессора, а также адреса системных таблиц.

Троичные регистры строятся на троичных триггерах. Как и троичные триггеры, троичные регистры могут быть разных троичных систем кодирования троичных данных (троичных разрядов): трёхуровневая однопроводная, двухуровневая двухразрядная двухпроводная, двухуровневая трёхразрядная одноединичная трёхпроводная, двухуровневая трёхразрядная однонулевая трёхпроводная и др.

На рисунке справа приведена схема девятиразрядного параллельного статического стробируемого троичного регистра данных на трёх трёхразрядных параллельных статических стробируемых троичных регистрах данных в трёхбитной одноединичной системе троичных логических элементов (линии с обозначением 3В: трёхпроводные), имеющего ёмкость в показательной позиционной троичной системе счисления

{\displaystyle 3^{9}=19683}3⁹= 19683 чисел (кодов).

2.2 Триггер

Триггер (триггерная система) - класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам - их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.

Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за "1", а другое за "0", можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде.

При включении питания триггер непредсказуемо принимает (с равной или неравной вероятностью) одно из двух состояний. Это приводит к необходимости выполнять

первоначальную установку триггера в требуемое исходное состояние, то есть подавать сигнал сброса на асинхронные входы триггеров, счётчиков, регистров, и т.д., (например с помощью RC-цепочки), а также учитывать, что ячейки ОЗУ, построенного на триггерах (память статического типа), содержат после включения произвольную информацию.

При изготовлении триггеров применяются преимущественно полупроводниковые приборы (обычно биполярные и полевые транзисторы), в прошлом - электромагнитные реле, электронные лампы. С появлением технологии производства микросхем малой и средней степени интеграции был освоен выпуск обширной номенклатуры триггеров в интегральном исполнении. В настоящее время логические схемы, в том числе с использованием триггеров, создают в интегрированных средах разработки под различные программируемые логические интегральные схемы (ПЛИС). Используются, в основном, в вычислительной технике для организации компонентов вычислительных систем: регистров, счётчиков, процессоров, ОЗУ.

Разрывные характеристики электронных ламп, на которых основано действие триггеров, впервые под названием "катодное реле" были описаны М.А. Бонч-Бруевичем в 1918 г. Практическая схема триггера была опубликована 5 августа 1920 года У.Г. Икклзом (англ.) русск. и Ф.У. Джорданом (англ.) русск. в патенте Великобритании № 148582 заявленном 21 июня 1918 г. и в статье "Переключающее реле, использующее трёхэлектродные вакуумные лампы" от 19 сентября 1919 года.

Триггеры подразделяются на две большие группы - динамические и статические. Названы они так по способу представления выходной информации.

Динамический триггер представляет собой управляемый генератор, одно из состояний которого (единичное) характеризуется наличием на выходе непрерывной последовательности импульсов определённой частоты, а другое (нулевое) - отсутствием выходных импульсов. Смена состояний производится внешними импульсами (рис. 3).

К статическим триггерам относят устройства, каждое состояние которых характеризуется неизменными уровнями выходного напряжения (выходными потенциалами): высоким - близким к напряжению питания и низким - около нуля. Статические триггеры по способу представления выходной информации часто называют потенциальными.

Статические (потенциальные) триггеры, в свою очередь, подразделяются на две неравные по практическому значению группы - симметричные и несимметричные триггеры. Оба класса реализуются на двухкаскадном двухинверторном усилителе с положительной обратной связью, а названием своим они обязаны способам организации внутренних электрических связей между элементами схемы.

Симметричные триггеры отличает симметрия схемы и по структуре, и по параметрам элементов обоих плеч. Для несимметричных триггеров характерна неидентичность параметров элементов отдельных каскадов, а также и связей между ними.

Симметричные статические триггеры составляют основную массу триггеров, используемых в современной радиоэлектронной аппаратуре. Схемы симметричных триггеров в простейшей реализации (2х 2ИЛИНЕ) показаны на рис. 4.

Основной и наиболее общий классификационный признак - функциональный - позволяет систематизировать статические симметричные триггеры по способу организации логических связей между входами и выходами триггера в определённые дискретные моменты времени до и после появления входных сигналов. По этой классификации триггеры характеризуются числом логических входов и их функциональным назначением (рис. 5).

Вторая классификационная схема, независимая от функциональной, характеризует триггеры по способу ввода информации и оценивает их по времени обновления выходной информации относительно момента смены информации на входах (рис. 6).

Каждая из систем классификации характеризует триггеры по разным показателям и поэтому дополняет одна другую. К примеру, триггеры RS-типа могут быть в синхронном и асинхронном исполнении.

Асинхронный триггер изменяет своё состояние непосредственно в момент появления соответствующего информационного сигнала(ов), с некоторой задержкой равной сумме задержек на элементах, составляющих данный триггер.

Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином "такт". Такие информационные сигналы называют синхронными. Синхронные триггеры в свою очередь подразделяют на триггеры со статическим и с динамическим управлением по входу синхронизации С.

Триггеры со статическим управлением воспринимают информационные сигналы при подаче на вход С логической единицы (прямой вход) или логического нуля (инверсный вход).

Триггеры с динамическим управлением воспринимают информационные сигналы при изменении (перепаде) сигнала на входе С от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход). Также встречается название "триггер управляемый фронтом".

Одноступенчатые триггеры (latch, защёлки) состоят из одной ступени представляющей собой элемент памяти и схему управления, бывают, как правило, со

статическим управлением. Одноступенчатые триггеры с динамическим управлением применяются в первой ступени двухступенчатых триггеров с динамическим управлением. Одноступенчатый триггер на УГО обозначают одной буквой - Т.

Двухступенчатые триггеры (flip-flop, шлёпающие) делятся на триггеры со статическим управлением и триггеры с динамическим управлением. При одном уровне сигнала на входе С информация, в соответствии с логикой работы триггера, записывается в первую ступень (вторая ступень заблокирована для записи). При другом уровне этого сигнала происходит копирование состояния первой ступени во вторую (первая ступень заблокирована для записи), выходной сигнал появляется в этот момент времени с задержкой равной задержке срабатывания ступени. Обычно двухступенчатые триггеры применяются в схемах, где логические функции входов триггера зависят от его выходов, во избежание временнымх гонок. Двухступенчатый триггер на УГО обозначают двумя буквами - ТТ.

Триггеры со сложной логикой бывают также одно- и двухступенчатые. В этих триггерах наряду с синхронными сигналами присутствуют и асинхронные. Такой триггер изображён на рис. 1, верхний (S) и нижний (R) входные сигналы являются асинхронными.

Триггерные схемы классифицируют также по следующим признакам:

* числу целочисленных устойчивых состояний (основанию системы счисления) (обычно устойчивых состояний два, реже - больше, см. двоичный триггер, троичный триггер, четверичный триггер, …, десятичный триггер, …, n-ичный триггер, …);

* числу уровней - два уровня (высокий, низкий) в двухуровневых элементах, три уровня (положительный, ноль, отрицательный) в трёхуровневых элементах, …, N-уровней в N-уровневых элементах, … ;

* по способу реакции на помехи - прозрачные и непрозрачные. Непрозрачные, в свою очередь, делятся на проницаемые и непроницаемые.

· по составу логических элементов (триггеры на элементах И-НЕ, ИЛИ-НЕ и др.).

Триггер - это запоминающий элемент с двумя (или более) устойчивыми состояниями, изменение которых происходит под действием входных сигналов и предназначен для хранения одного бита информации, то есть лог. 0 или лог. 1.

Все разновидности триггеров представляют собой элементарный автомат, включающий собственно элемент памяти (ЭП) и комбинационную схему (КС), которая может называться схемой управления или входной логикой

В графе триггера каждая вершина графа соединена со всеми другими вершинами, при этом переходы от вершины к вершине возможны в обе стороны (двухсторонние). Граф двоичного триггера - две точки соединённые отрезком прямой линии, троичного триггера - треугольник, четверичного триггера - квадрат с диагоналями, пятеричного

триггера - пятиугольник с пентаграммой и т. д. При N=1 граф триггера вырождается в одну точку, в математике ему соответствует унарная единица или унарный ноль, а в электронике - монтажная "1" или монтажный "0", то есть простейшее ПЗУ. Устойчивые состояния имеют на графе триггера дополнительную петлю, которая обозначает, что при снятии управляющих сигналов триггер остаётся в установленном состоянии.

Состояние триггера определяется сигналами на прямом и инверсном выходах. При положительном кодировании (позитивная логика) высокий уровень напряжения на прямом выходе отображает значение лог. 1 (состояние = 1), а низкий уровень - значение лог. 0 (состояние = 0). При отрицательном кодировании (негативная логика) высокому уровню (напряжению) соответствует логическое значение "0", а низкому уровню (напряжению) соответствует логическое значение "1".

Изменение состояния триггера (его переключение или запись) обеспечивается внешними сигналами и сигналами обратной связи, поступающими с выходов триггера на входы схемы управления (комбинационной схемы или входной логики). Обычно внешние сигналы, как и входы триггера, обозначают латинскими буквами R, S, T, C, D, V и др. В простейших схемах триггеров отдельная схема управления (КС) может отсутствовать. Поскольку функциональные свойства триггеров определяются их входной логикой, то названия основных входов переносятся на всю схему триггера.

Входы триггеров разделяются на информационные (R, S, T и др.) и управляющие (С, V). Информационные входы предназначены для приема сигналов запоминаемой информации. Названия входных сигналов отождествляют с названиями входов триггера. Управляющие входы служат для управления записью информации. В триггерах может быть два вида управляющих сигналов:

· синхронизирующий (тактовый) сигнал С, поступающий на С-вход (тактовый вход);

· разрешающий сигнал V, поступающий на V-вход.

На V-входы триггера поступают сигналы, которые разрешают (V=1) или запрещают (V=0) запись информации. В синхронных триггерах с V-входом запись информации возможна при совпадении сигналов на управляющих С и V-входах.

Работа триггеров описывается с помощью таблицы переключений, являющейся аналогом таблицы истинности для комбинационной логики. Выходное состояние триггера обычно обозначают буквой Q. Индекс возле буквы означает состояние до подачи сигнала (t) либо (t-1) или после подачи сигнала (t+1) или (t). В триггерах с парафазным (двухфазным) выходом имеется второй (инверсный) выход, который обозначают как Q, /Q или Q'.

Кроме табличного определения работы триггера существует формульное задание функции триггера в секвенциальной логике. Например, функцию RS-триггера в секвенциальной логике представляет формула (?xяy). Аналитическая запись SR-триггера выглядит так:

Q = S?я.

RS-триггер, или SR-триггер - триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.

При подаче единицы на вход S (от англ. Set - установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset - сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы не определено и зависит от реализации, например в триггере на элементах "или-не" оба выхода переходят в состояние логического "0", которое является неустойчивым и переходит в одно из устойчивых состояний при снятии управляющего сигнала с одного из входов.

RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени. Также RS-триггеры часто используются для исключения так называемого явления дребезга контактов.

RS-триггеры иногда называют RS-фиксаторами.

Рисунок 14 - УГО RS триггера

D-триггеры

D-триггеры также называют триггерами задержки(от англ. Delay).

D-триггер (D от англ. delay - задержка либо от data - данные) - запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. Вход синхронизации С может быть статическим (потенциальным) и динамическим. У триггеров со статическим входом С информация записывается в течение времени, при котором уровень сигнала C=1. В триггерах с динамическим входом С информация записывается только в течение перепада напряжения на входе С. Динамический вход изображают на схемах треугольником. Если вершина треугольника обращена в сторону микросхемы (прямой динамический вход), то триггер срабатывает по фронту входного импульса, если от нее (инверсный динамический вход) - по срезу импульса. В таком триггере информация на выходе может быть задержана

на один такт по отношению к входной информации. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.

В одноступенчатых D-триггерах во время прозрачности все изменения информации на входе D передаются на выход Q. Там, где это нежелательно, нужно применять двухступенчатые (двухтактные, Master-Slave, MS) D-триггеры.

Рисунок 15 - УГО D-триггера

D-триггер двухступенчатый

В одноступенчатом триггере имеется одна ступень запоминания информации, при этом, в состоянии записи триггер "прозрачен", т.е. все изменения на входе триггера повторяются на выходе триггера, что может привести к ложным срабатываниям устройств стоящих после триггера. В двухступенчатом триггере две ступени. Вначале информация записывается в первую ступень, все изменения на входе триггера во вторую ступень до сигнала перезаписи не попадают, затем, после перехода D-триггера первой ступени в режим хранения, информация переписывается во вторую ступень и появляется на выходе, что позволяет избежать состояния "прозрачности". Двухступенчатый триггер обозначают ТТ. Если первая ступень двухступенчатого D-триггера выполнена на статическом D-триггере, то двухступенчатый D-триггер называют двухступенчатым D-триггером со статическим управлением, а если на динамическом D-триггере, то двухступенчатый D-триггер называют двухступенчатым D-триггером с динамическим управлением.

T-триггеры

Т-триггер (от англ. Toggle - переключатель) часто называют счётным триггером, так как он является простейшим счётчиком до 2.

Т-триггер асинхронный

Асинхронный Т-триггер не имеет входа разрешения счёта - Т и переключается по каждому тактовому импульсу на входе С.

Рисунок 16 - УГО Т - триггера

Синхронный Т-триггер, при единице на входе Т, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T. Т-триггер можно построить на JK-триггере, на двухступенчатом (Master-Slave, MS) D-триггере и на двух одноступенчатых D-триггерах и инверторе.

Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединяя входы J и К.

В двухступенчатом (Master-Slave, MS) D-триггере инверсный выход Q соединяется со входом D, а на вход С подаются счётные импульсы. В результате триггер при каждом счётном импульсе запоминает значение Q, то есть будет переключаться в противоположное состояние.

Работа схемы асинхронного двухступенчатого T-триггера с парафазным входом на двух парафазных D-триггерах на восьми логических вентилях 2И-НЕ. Слева - входы, справа - выходы. Синий цвет соответствует 0, красный - 1

Т-триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а на С - сигнал с частотой, которая будет поделена на 2.

JK - триггер

JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное, то есть выполняется операция инверсии. Вход J (от англ. Jump - прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill - отключение) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.

На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К.

Рисунок 17 - JK - триггер

DV - триггер

Их логические функции определяются наличием дополнительного разрешающего входа V, играющего роль разрешающего по отношению ко входу D. Когда V=1, триггер функционирует как D-триггер, а при V=0 он переходит в режим хранения информации независимо от смены сигналов на входе D. Записанная в D-триггер информация не может храниться более одного такта: с каждым тактовым импульсом состояние триггера обновляется. Наличие V-входа расширяет функциональные возможности D-триггера, позволяя в нужные моменты времени сохранять информацию на выходах в течении требуемого числа тактов.

Запись информации в этих триггерах происходит, когда С=1 и V=1. Поэтому в DV-триггер можно обратить всякий тактируемый D-триггер, добавив V-вход и логически связав его операцией И с управляющим С-входом. Сигналы С=1 и V=1 должны действовать в одно время. Поскольку вход V - подготавливающий, сигнал V=1 должен перекрывать по длительности оба фронта тактового импульса.

Рисунок 18 - УГО DV - триггера

2.3 D-триггер

D-триггеры в отличии от рассмотренных типов имеют для установки в состояние 1 и 0 один информационный вход (D-вход). Это триггер задержки и при разрешающем сигнале на тактовом входе устанавливается в состояние, соответствующее потенциалу на входе D.

Логическая структура синхронного D-триггера со статическим управлением:

Рис.1.6 D-триггер

В паузах между тактовыми импульсами логические элементы 1 и 2 схемы управления закрыты и на их выходах существуют сигналы q1=q2=1, что служит нейтральной комбинацией для триггерной ячейки.

Для получения -триггера элементы И-НЕ заменяют на ИЛИ-НЕ:

Рис.1.7 -триггер

Для синхронизации такого триггера требуются тактовые импульсы нулевого уровня, а в паузах между этими импульсами на входе С должна быть логическая единица.

D-триггер можно преобразовать из любого синхронного RS - или JK-триггера, если на их информационные входы одновременно подавать взаимно инверсные сигналы D и :

Рис.1.8 Преобразование JK-триггера в D-триггер

2.4 Описание работы принципиальной цифровой схемы

Для того чтобы построить схему "Тринадцатиразрядный регистр со сдвигом влево на базе D - триггера", необходимо открыть программу Multisim. После того как открыли программу нужно начертить нашу схему для этого понадобится тринадцать регистров, Word Generator и Logic Analizer.

Для того, чтобы вставить регистр в схему, нужно зайти во вкладку Misc Digital у нас откроется окно там выбираем вкладку TIL, затем выбираем D_FF и нажимаем ОК. Вставляется регистр, копируем его несколько раз. Регистр можно поворачивать на 90 градусов. Для этого надо навести курсор на регистр и нажать правой кнопкой мыши.

Word Generator и Logic Analizer находятся на правой стороне. У нас Word Generator будет под нумерацией XWG1, а Logic Analizer будет под нумерацией XLA1. Далее мы должны соединить все наши элементы. Все входы (U1....U13) регистров подсоединяются к XWG1, а все выходы (U1....U13) подсоединяются к XLA1. Word Generator и Logic Analizer тоже должны подсоедины друг с другом. Делаем двойной щелчок мыши на элементе

"Word Generator" и задаем входные комбинации и частоту. Построение векторной диаграммы: в строке меню выбираем View потом Grapher. Появляется окно Grapher View. После того как все элементы соединили нужно запустить схему. Для этого надо нажать на кнопку run и схема заработает. Далее дважды нажимаем кнопкой мыши по XLA1 и у нас открывается временная диаграмма схемы.

2.5 Временная диаграмма работы схемы

Заключение

В ходе данной курсовой работы в общей части необходимо было синтезировать следующую логическую функцию 5555. Далее это число было преобразовано из десятичного системы счисления в двоичную систему счисления, (1010110110011). Затем была построена таблица истинности данного числа. Писали определение логической функции, СДНФ и три её условия. Была построена ДНФ по данному числу из таблицы истинности.

Далее было написано определение карты Карно, она была построена и решена. Выбрали базис (И, ИЛИ, НЕ) написали определение и УГО схемы И, ИЛИ, НЕ, ИЛИ - НЕ, И - НЕ. В данном курсовом проекте был выбран базис И - НЕ. Представлен логический уровень в базис И - НЕ. Для синтеза комбинационного устройства в базисе И - НЕ используется минимальная ДНФ. Дальнейшее преобразование проводилось на основе формулы Де Моргана. Дважды инвертировали выражение данного числа. Далее данное выражение было записано с использованием символов И - НЕ.

В работе была начерчена функциональная схема нашего числа. Была построена временная диаграмма работы схемы и написана определение временной диаграммы.

В специальной части подробно написали про регистр, триггер и типы триггеров, и

D - триггер. Далее написали описание нашей темы про "Тринадцатиразрядный регистр со сдвигом влево на базе D - триггера". И в конце курсовой работы была построена временная диаграмма работы схемы.

Список использованной литературы

1. Алехин, В.А. Электротехника и электроника. Компьютерный лабораторный практикум в программной среде TINA-8: Учебное пособие для вузов. / В.А. Алехин. - М.: РиС, 2014. - 208 c.

2. Гусев, В.Г. Электроника и микропроцессорная техника: Учебник / В.Г. Гусев, Ю.М. Гусев.. - М.: КноРус, 2013. - 800 c.

3. Джонс, М. Электроника - практический курс / М. Джонс. - М.: Техносфера, 2013. - 512 c.

4. Ермуратский, П. Электротехника и электроника / П. Ермуратский, Г. Лычкина. - М.: ДМК, 2015. - 416 c.

5. Зиновьев, Г.С. Силовая электроника: Учебное пособие / Г.С. Зиновьев. - Люберцы: Юрайт, 2015. - 667 c.

6. Морозова, Н.Ю. Электротехника и электроника: Учебник для студентов учреждений среднего профессионального образования / Н.Ю. Морозова. - М.: ИЦ Академия, 2013. - 288 c.

7. Москатов, Е.А. Силовая электроника. Теория и конструирование / Е.А. Москатов. - М.: Корона-Век, МК-Пресс, 2013. - 256 c.

8. Новожилов, О.П. Электроника и схемотехника в 2 т: Учебник для академического бакалавриата / О.П. Новожилов. - Люберцы: Юрайт, 2015. - 804 c.

9. Платт, Ч. Электроника для начинающих. / Ч. Платт. - СПб.: BHV, 2013. - 480 c.

10. Ревич, Ю.В. Занимательная электроника / Ю.В. Ревич. - СПб.: BHV, 2013. - 720 c.

11. Федоров, В.А. Электроника и микропроцессорная техника (для бакалавров) / В.А. Федоров, В.И. Моряков, Ю. Щетинов. - М.: КноРус, 2013. - 800 c.

12. Шишкин, Г.Г. Электроника: Учебник для бакалавров. / Г.Г. Шишкин, А.Г. Шишкин. - Люберцы: Юрайт, 2015. - 703 c.

13. Шишкин, Г.Г. Наноэлектроника. Элементы, приборы, устройства: Учебное пособие / Г.Г. Шишкин, И.М. Агеев. - М.: Бином, 2014. - 408 c.

14. Щука, А.А. Наноэлектроника: Учебное пособие / А.А. Щука. - М.: Бином, 2015. - 344 c.

15. Яценков, В.С. Электроника. Твой первый квадрокоптер: теория и практика. / В.С. Яценков. - СПб.: BHV, 2016. - 256 c.

16. http://dic.academic.ru/dic.nsf/enc_tech/249/вычислительная

17. http://mefestophus.narod.ru/functions.html

18. https://ru.wikipedia.org/wiki/Регистр_(цифровая_техника)

19. http://encyclopaedia.bid/википедия/Триггер_(электроника)

Размещено на Allbest.ru