Проблемно-орієнтовані обчислювальні системи і комплекси

Кількість ярусів, яка є при відображенні алгоритму в ярусній формі називається висотою відображення алгоритму. За допомогою просторово часових індексів в системі координат час і простір задається розміщенням операторів, таке відображення називається послідовно паралельною формою. Параметрами є : складність функціональних операторів, ширина ярусу, висота графу. Дані параметри є взаємозалежними і зміна одного веде до зміни іншого, залежно від засобів реалізації графів алгоритмів, їх відображення здійснюється з різною реалізацією.

Метод відображення алгоритму в ярусно паралельній формі. Метод переходу від граф схеми до ярусно - паралельної форми.

1. Скласти матрицю між функціональними операторами, де матриця стовпців є в їводи, а стрічки - виходи. У випадку коли є зв'язки між входом і виходом, тоді на перехресті ставимо «1», коли нема, то «0», шляхом додавання всіх стовпців матриці отримуємо нульовий вектор функціональних операторів, в яких буде «0» відносяться до «0» ярусу.

2. Від нульового вектора, віднімаємо стовпчик функціональних операторів, які є в нульовому ярусі.

3. Аналогічні операції виконуються для наступних ярусів.

Ярусна паралельна форма дозволяє виявити всі форми паралелізму та керувати ними в часі і просторі



	Ф1	Ф2	Ф3	Ф4	Ф5	Ф6	Ф7	Ф8	V0	V1	V2	V3	V4
Ф1		1	1	1					3	3	3	2	0
Ф2				1	1				2	2	1	0
Ф3				1		1			2	2	1	0
Ф4							1		1	1	0
Ф5								1	1	0
Ф6							1		0
Ф7								1	1	0
Ф8									0
	VФ1	VФ2	VФ3	VФ4	VФ5	VФ6	VФ7	VФ8	0

V1=V0-Ф8

V2=V1-VФ5-VФ7

V3=V2-VФ4-VФ6

Як перейти від ярусної паралельної форми до структури системи:

Необхідно кожному функціональному оператору поставити у відповідність операційні пристрої, які реалізують дані оператори. Для забезпечення конвеєра між ярусами вводиться буферна пам'ять, де запам'ятовується результати проміжних обчислень.

Функціональні оператори з'єднуються між собою через буферну пам'ять у відповідності до алгоритмів розв'язання задач.

Лекція (24.11.2009)

Метод переходу від графічної схеми алгоритму до ярусно-паралельної форми

1. Скласти матрицю зв'язків між функціональним оператором, де стовпчиками є входи, а стрічками - виходи функціональних операторів.

У випадку, коли є зв'язки між виходами і входами функціональних операторів, тоді на перехресті ставимо «1», а якщо нема, то - «0». Шляхом додавання всіх стовпчиків мартиці, отримаємо нульовий вектор функціонального оператора. Той,який буде дорівнювати «0» відноситься до «0» ярусу.

2. Від нульового вектора віднімаємо стовпчики функціональних операторів, які знаходяться в нульовому ярусі.

3.Аналогічні операції виконуємо для наступних ярусів. Відображення алгоритму в ярусно-паралельній формі. Може бути здійснено з різною ступінню деталізації, яка визначається засобами реалізації.

Якщо для реалізації алгоритму використовується мікропроцесори, то функціональні оператори будуть являти собою макрооператори (складні операції, типу ДПФ).

Якщо алгоритм буде реалізований апаратним шляхом з допомогою НВІС то функціональні оператори будуть реалізовувати прості арифметичні операції. («+» , «-», інверсія, зсув).

	Ц1	Ц2	Ц3	Ц4	Ц5	Ц6	Ц7	Ц8	V0	V1	V2	V3	V4
Ц1		1	1	1					3	3	3	2	0
Ц2				1	1				2	2	1	0
Ц3				1		1			2	2	2	0
Ц4							1		1	1	0
Ц5								1	1	0
Ц6							1		1	1	0
Ц7								1	1	0
Ц8									0

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Ярусно-паралельна форма відображення алгоритму, дозволяє виявити всі форми паралелізму та керувати ними.

Для переходу від ярусно-паралельної форми до структури системи, необхідно кожному функціональному оператору, поставити у відповідність операційні пристрої що реалізують операції.

Для забезпечення конвеєрної роботи між ярусами вводиться буферна пам'ять, де запам'ятовуються результати проміжних обчислень.

Функціональні оператори з'єднуються між собою через буферну пам'ять у відповідності до алгоритму розв'язку задачі.

Таким чином отримуємо алгоритмічно обчислену систему.

Система, яка апаратно відображає графічну схему алгоритму. Називається алгоритмічною, або апаратно-спеціалізованою.

Лекція (25.11.2009)

Синтез ПООСІК. узгоджено-паралельної системи реального часу для обробки інтенсивних потоків даних

Для синтезу ПООСІК використаємо метод адекватного апаратного відображення структури графів алгоритму і процесів функціонування в апаратних засобах, при якому кожному функціональному оператору у відповідність ставиться операційний блок, а дугам між функціональними операторами - канали передачі даних.

Синтезовані за таким принципом алгоритми, засоби ПООСІК є алгоритмічними.

В таких структурах, алгоритм розв'язання задачі реалізується при проходженні даних зверху вниз через всі операційні блоки. Тобто на вхід - вхідні дані, на вихід - результати обробки.

За режимами роботи, алгоритмічні структури можна розділити на два класи:

· Синхронні (конвеєрні)

· Асинхронні (однотактові)

В асинхронних одно тактових структурах опрацювання даних здійснюється без проміжних запам'ятовувань.

Обчислювальна здатність таких структур, визначається за такою формулою

m₀ - кількість каналів надходження даних в однотактовому обчислювальному пристрої.

n₀ - розряд каналів.

? - визначення максимальної затримки проходження інформації з входу на вихід, де - час реалізації операції блоками функціональних операторів.

h - кількість послідовних з'єднань операційних блоків в обчислювальній системі.

Кожна одно тактова структура є послідовною з точки зору реалізації функціональних операторів.

Це є причиною обмеженої швидкодії та неефективного використання обладнання., тому для обробки потоків доцільно використовувати синхронні структури з конвеєрною реалізацією графів алгоритмів, в яких здійснюється суміщення в часі виконання функціональними операторами алгоритму над різними даними.

Конвеєризація алгоритмічних структур передбачає розділення їх на сходинки шляхом введення буферної пам'яті.

При цьому кожна сходинка конвеєра повинна складатися з двох компонентів:

1. Буферної пам'яті.

2. Операційних пристроїв які реалізують функціональний оператор ярусу.

Для забезпечення високої швидкодії функціональних операторів, які реалізуються в сходинках конвеєра, мають бути простими та мати приблизно однаковий час їх реалізації.

Одно-тактові алгоритмічні структури можна розглядати як одноступінчатий конвеєр.

Одним з основних параметрів конвеєрних алгоритмічних структур, є обчислювальна здатність, яка визначається за такою формулою

Де m_k - кількість каналів надходження даних в конвеєрну структуру.

n_k - розрядність каналів.

t_бп - час звертання до буферної пам'яті.

t_об - час обчислення операційним блоком найскладнішого функціонального оператора.

Вихідною інформацією для синтезу алгоритмічних структур та ПО систем узгоджено-паралельної обробки інтенсивних потоків даних в реальному часі є:

1. Алгоритми розв'язання задач.

2. Кількість вхідних даних.

3. Вимоги до інтерфейсу.

4. Розрядність вхідних даних і точність обчислень.

5. Техніко-економічні вимоги та обмеження: габарити, вартість, вологість, механічні обмеження.

В алгоритмічних структурах реального часу висока ефективність використання обладнання досягається шляхом мінімізації апаратних затрат при забезпеченні режиму реального часу.

Перехід від алгоритмічного розв'язку задачі до структури системи формально зводиться до мінімізації апаратних затрат, тобто:

W_пос - апаратні затрати на реалізацію проблемно-орієнтованої системи.

W_іп - апаратні затрати на реалізацію інтерфейс інтерфейсу пристрою.

W_пу - апаратні затрати на реалізацію пристрою управління.

W_пеі - затрати на реалізацію і-го процесорного елементу.

n- кількість типів процесорних елементів.

m - кількість процесорних елементів і -го типу.

Забезпечити режим реального часу:

N_d - кількість вхідних даних.

n_d - розрядність вхідних даних.

F_d - частота надходження даних.

K_d - кількість каналів надходження даних.

n_k - розрядність каналів надходження даних.

Основними шляхами мінімізації затрат обчислень при розробці ПОС є:

1. Вибір алгоритмів виконання функціональних операторів і мінімізація розрядності операційних пристроїв та ємності пам'яті.

2. Узгодження інтенсивності надходження даних з обчислювальною здатністю апаратних засобів.

Лекція (2.12.2009)

Для забезпечення високої ефективності використання обладнання, необхідно розробити узгоджений потоковий граф. Це забезпечить узгодження інтенсивності надходження даних з обчислювальною здатністю системи.

Основні етапи розробки графу:

1. Декомпозиція алгоритму розв'язання задачі.

2. Проектування комунікацій між функціональними операторами.

3. Укрупнення функціональних операторів і планування обчислень.

1. Декомпозиція. На цьому етапі алгоритм розв'язання задачі розбивається на функціональні оператори, між якими встановлюються зв'язки, які відповідають алгоритму розв'язку задачі. Степінь деталізації алгоритму визначається засобами, які використовуються для його реалізації. Чим більша степінь деталізації алгоритму, тим гнучкіше і легше буде адаптувати алгоритм до умов реалізації.

На практиці для синтезу високоефективних алгоритмічних структур реального часу використовується метод функціональної декомпозиції, при якому функціональні оператори реалізуються операційними блоками.

Час і спосіб виконання функціональних операторів операційними блоками є одним із основних параметрів при визначенні конвеєрного такту і розрядності каналів надходження даних.

Для синтезу високоефективних алгоритмічних структур реального часу функціональні оператори мають мати приблизно однаковий час їх реалізації.

2. На етапі проектування комунікацій необхідно визначити структуру каналів обміну між функціональними операторами алгоритму, для чого виконується перехід із граф-схеми алгоритму до потокового графу,в якому здійснюється просторово - часове розміщення і закріплення функціональних операторів за ярусами.

Структура зв'язків в потоковому графі визначає кількість каналів надходження даних, структуру з'єднань, які необхідні при апаратній реалізації алгоритму.

3. За результатами перших двох етапів отримуємо потоковий граф, який дозволяє оцінити обчислювальну здатність алгоритмічних та апаратних засобів. Обчислювальна здатність:

m - кількість каналів.

n - розрядність каналів.

T_k - такт конвеєра.

Такт конвеєра визначається:

1. Швидкодією елементної базі, яка використовується для реалізації алгоритму.

2. Складністю функціональних операторів, які реалізуються в системі.

3. Кількістю каналів.

4. Розрядністю каналів.

Для оцінки узгодженості інтенсивності надходження даних з обчислювальною здатністю системи, вводиться коефіцієнт узгодженості, який визначається так:

Узгодженість обчислювальної здатності апаратних засобів з інтенсивністю надходження даних може досягатись:

1. Зміною тривалості конвеєрного такту.

2. Зміною кількості каналів надходження даних.

3. Збільшенням розрядності каналів надходження даних.

В першу чергу необхідно використати особливості і швидкодію елементної бази, тобто визначити складність функціональних операторів і мінімізувати тривалість такту.

В другу чергу необхідно змінювати кількість і розрядність каналів надходження даних.

Зміна параметрів потокового графу дозволить узгодити обчислювальну здатність з інтенсивністю надходження даних.

При зміні параметрів, коли коефіцієнт узгодження є:

1. R = 1

2. R < 1

3. R > 1

Для забезпечення узгодженості необхідно щоб R = 1. В данному випадку, ми забезпечимо високу ефективність використання обладнання.

У випадку коли R < 1, то для забезпечення обробки потоків даних в реальному часі. Необхідно збільшити обчислювальну здатність алгоритмічної системи.

Збільшення обчислювальної здатності може бути досягнуто зменшенням такту конвеєра, яке досягається:

1. Зменшенням складності функціональних операторів.

2. Збільшення кількості каналів та їх розрядності.

У випадку, коли зміною перерахованих параметрів не вдається досягнути необхідної обчислювальної здатності, тоді для збільшення обчислювальної здатності використовується паралельне включення апаратних засобів, кількість яких визначається так:

Коли R > 1, для забезпечення високої ефективності використання обладнання, необхідно переходити до третього етапу розробки - укрупнення функціональних операторів.

На цьому етапі здійснюється об'єднання функціональних операторів і каналів передачі даних в ярусах потокового графу або об'єднання функціональних операторів сусідніх ярусів.

Для визначення кількості функціональних операторів, які необхідно об'єднати, і каналів, вводиться коефіцієнт об'єднання, який визначається так:

При об'єднанні функціональних операторів сусідніх ярусів, утворюється функціональний макрооператор, в якому за v ітерацій обчислються функціональні оператори.

Об'єднання приводить до зменшення в v разів кількості ярусів графу.

Другим шляхом, яким здійснюється об'єднання - це об'єднання функціональних операторів і каналів передачі даних в межах ярусу.

Для забезпечення узгодженості, може використовуватись комбіноване об'єднання , яке передбачає об'єднання як в середині ярусу, так і між ярусами. В результаті узгодження, отримуємо узгоджений потоковий граф, який буде мати вигляд.

Для відображення узгодженого графу алгоритму, використовуються три типи операторів:

1. ОУ - оператору управління.

2. ЗК - оператор затримки і комутації.

3. V - операційний оператор, який відображає макрооператори.

4. j = 1..n , де n - кількість ярусів в графі.

5. L - кількість трактів обробки в ярусі.

Для відтворення обчислень, в кожний ярус вводяться оператори управління та затримки.

При апаратному відображенні узгодженого графа алгоритму, кожному макрооператору у відповідність ставиться багатофункціональний операційний пристрій.

Операторам ЗК у відповідність ставиться буферна паралельна пам'ять.

Пам'ять, яка забезпечує одночасний доступ до множини даних, називається паралельною.

Даному оператору (ОУ) у відповідність ставиться пристрої управління, які керують багатофункціональним операційним пристроєм і буферною паралельною пам'яттю.

Процес синтезу алгоритмічних структур є багаторівневим та ітераційним з аналізом характеристик і поверненням назад та переглядом раніше прийнятих рішень.

Лекція (8.12.2009)

Оцінка основних параметрів ПООКІС

Оцінка витрат обладнання. Витрати обладнання - кількість апаратури, яка необхідна для реалізації ПООКІС і виражена в певних одиницях.

Одиницею виміру витрат обладнання можуть бути:

1. Кількість блоків стандартних розмірів.

2. Кількість друкованих плат.

3. Кількість однотипних НBIC або умовних корпусів приведених до одного типу корпусу.

4. Кількість транзисторів або вентилів, які необхідні для реалізації системи.

Для сучасних ПООКІС, які в основному виготовляються на базі НBIC. За одиницю виміру обладнання доцільно брати вентиль, який рівний витратам на логічні елементи типу: інвертор, елемент і, або.

В залежності від вимог, за швидкодією, потужністю споживання і стійкістю до зовнішніх факторів, НBIC можуть бути реалізовані за технологіями: n-МОН - метан-окисл-напівпровідник, КМОН - комплементарна МОН, ЕСЛ - емітерно зв'язна логіка, ТТЛШ - транзисторно-транзисторна логіка з діодами Шоткі, AsGa -арсенід галію.

Потужність споживання визначається напругою і струмом.

В основному, сучасні мікропроцесори побудовані за технологією КМОН.

В кожній з перерахованих технологій присутні такі функціональні вузли: регістри, тригери, суматори, комутатори, дешифратори, пристрої множення, елементи пам'яті.

Для оцінки витрат обладнання і швидкодії функціональних вузлів,що реалізуються за різними технологіями використовують перевідні коефіцієнти: для витрат обладнання (в) а для швидкодій (л).

Аналітичні вирази для оцінки витрат обладнання і швидкодій основних функціональних вузлів, наведені в таблиці.

Номер	Найменування функціональних вузлів	Витрати обладнання вентилів	Кількість каскадів затримки (t вентилів)
1	Тригер	в 6	л 3
2	Регістр	в 7 n	л 3
3	Одно розрядний суматор	в 18	л 7
4	Одно розрядний віднімач	в 18	л 7
5	Одно розрядний суматор віднімач	в 20	л 8
6	n-розрядний суматор	в 20 n	л 7 log2 n
7	n-розрядний віднімач	в 21 n	л 8 log2 n
8	n-розрядний суматор-віднімач	в 23 n	л 8 log2 n
9	m-вхідний, n-розрядний суматор	в (m-1) 20 n	л 7 log2 n log2m
10	m-вхідний, n-розрядний конвеєрний суматор	в 27 (m-1) n	л 10
11	перемножувач	в 18 n2	л 14 n
12	Квадратор	в 9 n2	л 12 n
13	Пристрій ділення	в 20 n2	л 16 n
14	Схема порівняння	в 7 n	л 3 log2 n
15	Двійковий лічильник	в 12 n	л 5 log2 n
16	Дешифратор	в (2m + 2 log2 l)	л m
17	m-вхідний, n-розрядний комутатор	в 3 mn	л m
18	m-вхідний, n-розрядний ПЗП	в 2mn	л (m+3)
19	m-вхідний, n-розрядний ОЗП	в 2m 3 n	л (m+3)

Будь-яка ПОС реалізується на базі таких функціональних елементів, тобто:



- витрати обладнання на ПООС

- витрати обладнання на і-ий функціональний вузол

- кількість вузлів і-ого типу

n - кількість типів вузлів

Лекція (9.12.2009)

Затрати обладнання на ПООКІС визначаються як сума витрат на його компоненти відповідно за наступною формулою:

W_пос = W_пам + W_пу + W_мп + W_іп

Wпос - витрати обладнання на ПООКІС.

Wпам - витрати обладнання на пам'ять.

Wпу - витрати обладнання на пристрій управління

Wмп - витатри обладнання на мікропроцесори.

Wіп - витрати обладнання на інтерфейсні пристрої.

Затрати обладнання на основні компоненти ПО ОКІС залежать від складності задач, які розв'язують , що визначають обсяги пам'яті, кількість і складність мікропроцесорів, інтерфейс, який залежить від зовнішнього оточення системи.

Затрати обладнання на пристрій управління визначаються складністю алгоритму керування, кількістю вхідних і вихідних сигналів.

Є два варіанти реалізації пристрою управління. У випадку коли треба отримати високу швидкодію - пристрій управління реалізується у вигляді цифрових автоматів. В інших випадках, пристрій реалізується як мікропроцесорний пристрій керування, який передбачає наявність лічильників та пам'яті мікропрограм.

Оцінка швидкодії ПООС.

Однією з основних оцінок ПООС , є продуктивність (швидкодія) яка залежить від множини параметрів, основними з яких є:

1. Тактова частота приймання вхідних даних та час запису в буферну пам'ять.

2. Тактова частота видачі результатів опрацювання та час циклу звертання до пам'яті.

3. Обчислювальна здатність процесорів, що залежить від такту роботи процесора, кількості каналів надходження даних і їх розрядності.

4. Швидкодія елементної бази.

5. Алгоритми розв'язання задачі.

При обробці неперервних вхідних даних, використовується в основному ПООС як працюють за конвеєрним принципом.

R - складність алгоритму, що використовується для розвязку задачі.

=

- час введення інформації

- коефіцієнт врахування часового суміщення операцій введення з використанням процесу алгоритму обробки

- час обробки

- час виведення результатів розв'язання задачі

- коефіцієнт суміщення процессу виведення з процесом розв'язання задачі



t_обр = t_бп + t_ск

t_бп - час звертання (запису) даних в буферну пам'ять

t_ск - час реалізації функціональних операторів в сходинці конвеєра

Ефективність ПООС

В загальному ефективність ПООС визначається тим, як архітектура системи пристосована до розв'язання конкретної задачі.

Ефективність кількісно визначити можна так:

1.

V_р - реальна швидкодія

V_н - номінальна швидкодія

V_р залежить від алгоритмів, від кількості операцій пересилок і т д . V_р < V_н

2.

Tкі - час, на протязі якого і-тий компонент системи зайнятий корисними операціями

Tе - загальний час розв'язку задачі

3.

Ефективність використання обладнання - це інтегральний параметр, який зв'язує продуктивність ПООС з витратами обладнання, які необхідні, та їх реалізацію, та дає оцінку елементам системи за їх продуктивністю.

Кількісна величина визначається так:



R - складність.

- коефіцієнт що враховує особливості елементної бази.

W_пос - витрати обладнання на реалізацію ПООС.

T_рз - час розв'язку задачі.

Вибір елементної бази для синтезу ПООС.

Вибір елементної бази здійснюється на основі порівняння існуючої елементної бази за параметрами. Ефективність використання обладнання, яка показу як дана елементна база за всіма параметрами підходить для того щоб на її основі синтезувати ПООС для розв'язання конкретної задачі з конкретними вимогами.

В загальному випадку

,

де i - умовний номер і-ї елементної бази, яка використовується при виборі для синтезу ПООС.

… - порогові коефіцієнти які можуть приймати одне з двох значень (0 або 1).

- пороговий коефіцієнт який враховує вимоги що висуваються до ПООС за продуктивністю

- пороговий коефіцієнт, який визначає в якому температурному діапазоні буде експлуатуватись ПООС.

обчислювальний система алгоритм база

- пороговий коефіцієнт який визначає стійкість елементної бази до спеціальних факторів (радіації).

pi - пороговий коефіцієнт що враховує потужність споживання

- пороговий коефіцієнт який враховує габарити системи

=

- пороговий коефіцієнт який враховує вартість системи.

=

Пі - продуктивність обчислювальної системи яка побудована на і-ій елементній базі.

Pi - потужність споживання і-го варіанту ПООС.

Si - габарити і-ої системи

Ci - вартість і-ої системи.

Методика вибору елементної бази для синтезу ПООС

1. Беремо існуючу множину елементної бази.

2. Для кожної елементної бази визначаємо порогові коефіцієнти.

3. Визначаємо елементну базу, яка відповідає вимогам технічного завдання шляхом визначення порогових коефіцієнтів.

4. Для кожної вибраної елементної бази. визначаємо ефективність за формулою.

5. Вибираємо для реалізації ту елементну базу, яка забезпечить найбільшу ефективність.

Лекція (15.12.2009)

Проектування швидкодіючих ПООКІС

Існують два основні шляхи підвищення швидкодії:

1. Технологічний, який зв'язаний зі зменшенням розмірів елементів.

2. Розпаралелення обробки даних.

Є два види розпаралелення обробки даних:

1. Просторове.

2. Часове.

Кожен із підходів може використовуватись окремо або в комплексі з іншими підходами.

Размещено на http://www.allbest.ru/

Розпаралелення в просторі передбачає розбиття задачі на незалежні підзадачі, які інформаційно не зв'язані між собою.

Розпаралелення у часі передбачає розбиття задачі на послідовність інформаційно зв'язаних між собою підзадач наступним чином

Размещено на http://www.allbest.ru/

Особливістю просторового розпаралелення є m входів і m виходів. При конвеєрному (в часі): один вхід і один вихід.

Можна виділити наступні рівні паралелізму:

1. 1.Рівень задач на якому розглядається паралельність виконання окремих частин задач, які вимагають різних програмних і апаратних ресурсів.

2. 2.Алгоритмічний рівень на якому вираховується паралелізм незалежних частин за командами або даними алгоритмів.

3. 3.Командний рівень, який включає паралелізм при суміщенні виконання команд.

4. 4.Арифметичний рівень (розрядний) на якому забезпечується паралельне виконання арифметичних операцій над двійковими розрядами.

Порівняння паралельної і конвеєрної організації ПООС

Назва параметру	Паралельна організація	Конвеєрна організація
Базова структура	Незалежне виконання підзадач на окремих блоках апаратури	Розбиття задачі на N послідовних підзадач
Продуктивність	N результатів за кожні Т сек.	Один результат за Т/M с
Основний період синхронізації	Час виконання однієї функції (підзадачі)	Час виконання операції в сходинці конвеєра
Технічна архітектура	ОКМД, МКМД	ОКОД, ОКМД
Технічна організація пам'яті	Багато незалежних модулів пам'яті	Одна пам'ять з можливістю розпаралелення
Структури задач на які орієнтовані	Матричні задачі з довгими векторами, кількість яких дорівнює числу процесорів задачі, що розбиваються на незалежні частини	Одномірні вектори з великою довжиною
Особливості управління	Здійснюється користувачем	Здійснюється апаратним шляхом
Фактори, які обмежують продуктивність	Вартість, структура задачі	Елементна база швидкого доступу до пам'яті
Надійність	Висока	Низька

Функціональне розбиття задачі на під задачі і формування сходинок конвеєра

При конвеєрній реалізації в ПООС забезпечується суміщення різних обчислювальних функцій за рахунок розбиття задачі на підзадачі, підфункції ітд.

Розбиття задачі на послідовність під задач, здійснюється таким чином:

1. Так, щоб обчислення які реалізовуються при розв'язанні задачі були еквівалентні деякій послідовності підзадач.

2. Дані, що є вхідними для і-тої підзадачі, повинні бути вхідними даними і-1-ої підзадачі.

3. Між під задачами крім обміну вхідними і вихідними даними не повинно бути інших зв'язків.

4. Кожна під задача може бути реалізована відповідними апаратними засобами.

Час необхідний для реалізації кожної під задачі має бути приблизно однаковим. Апаратні засоби які використовуються для реалізації підзадачі, утворюють сходинку конвеєра.

Размещено на http://www.allbest.ru/

Задача розв'язується шляхом послідовного проходження даних через всі сходинки конвеєра. Будь яка сходинка конвеєра має дві компоненти.

Конвеєр характеризується конвеєрним тактом - час, який визначається так.

Класифікація конвеєрів.

1. Конвеєр команд

2. Конвеєр обчислень.

Конвеєр команд використовується в процесорах для підвищення швидкодії шляхом розбиття процесу зчитування, дешифрування і виконання команд на відповідні етапи. В сучасних мікропроцесорах кількість сходинок конвеєра команд може бути від 3 до 12.

Кількість сходинок і кількість під задач, на які розбиваються задачі, визначають глибину конвеєра.

Класифікація обчислювальних конвеєрів за їх використанням:

· однофункціональні - це конвеєри, які обчислюють тільки 1 функцію

· багатофункціональні - це конвеєри. які можуть обчислювати декілька функцій.

Багатофункціональні конвеєри можна розділити за частотою зміни функцій на:

· Статичний конвеєр - конвеєр який рідко міняє операції що виконуються в ньому і в проміжку між зміною операцій працює як однофукціональний.

· Динамічний - може міняти функції з частотою що дорівнює такту конвеєра.

Однофункціональний конвеєр має вид:

Умовні позначення:

Рг-регістр буфера; КС - комбінаційна схема; СК - сходинка конвеєра



Для синхронізації роботи конвеєра використовують тактові імпульси . Період - час спрацювання регістра і комбінаційної схеми.

Размещено на http://www.allbest.ru/

m - кількість сходинок

Tk - період

Час обчислення конвеєра:

Лекція (16.12.2009)

Багатофункціональний статичний конвеєр

Багатофункціональний конвеєр (БК) - це пристрій, який орієнтований на виконання декількох операцій або функцій на одному і тому ж обладнанні.

БК діляться на:

- статичний

- динамічний

Статичний конвеєр - це конвеєр, що змінює операції частотою меншою від тактової частоти роботи конвеєра.

Структура статичного БК наступна:

БК складається із n-сходинок, кожна сходинка складається з буферної пам'яті і комбінованої схеми, яка складається з регістра команд налаштовується на виконання певної операції із множини, на які орієнтований БК.

Размещено на http://www.allbest.ru/

Зміна команди здійснюється шляхом запису нової команди в регістр команд.

Даний пристрій працює з тактом

Тк = Трег + Ткс

Частота зміни коду операції може бути не меншою Ткоп > m * Тк

Динамічний БК (ДБК)

Особливість ДБК є те, що частота зміни операцій може здійснюватись з частотою надходження даних.

Структура ДБК є наступною:



Размещено на http://www.allbest.ru/

Особливістю даного пристрою є те, що одночасно над m даними виконується m команд.

Порівнявши БСК і БДК, видно, що БДК орієнтований на опрацювання потоків даних, де частота зміни операцій є високою і він для своєї реалізації вимагає додаткових затрат обладнання.

БСК орієнтований на опрацювання даних з частотою зміни команд невисокою. В порівнянні з БДК, БСК має тільки один регістр команд, тобто він для своєї реалізації вимагає менші затрати обладнання.

e = Am(Rm? Am-1 … (A1(R?[))…)

Оцінка основних параметрів обчислень в конвеєрі

Одним з основних параметрів, які використовуються для оцінки обчислення конвеєрів, є:

1. швидкодія, яка визначається часом конвеєрного такту, тобто Tk=Tбп+Tкс. Для зменшення такту конвеєра, необхідно, щоб операції, які реалізовуються в сходинці конвеєра, були простими. Чим складніші операції, тим більший такт конвеєра.

2. число сходинок, на які розбивається конвеєр - глибина конвеєра. Чим більша глибина конвеєра, тим простіші операції реалізовуються в сходинці, тим більша швидкодія конвеєра.

3. Затрати обладнання і вартість. Затрати обладнання залежать від глибини конвеєра. Чим більша глибина, тим більші затрати обладнання.

Векторна обробка та алгоритмізація апартних засобів

Векторизація - це процес перетворення операцій, які виконуються в процесі розв'язку задачі із скалярної форми у векторну.

Сучасні мікропроцесори в більшості випадків є скалярними.

Скалярна команда - це команда, за допомогою якої опрацьовується одночасно не більше одного елемента даного.

Векторні команди - це регулярна послідовність операцій для масиву елементів, які називаються векторами.

Група даних, над якими виконується регулярна послідовність операцій називаються векторами, а команди, які використовуються для їх обробки, називаються векторними командами.

Особливістю векторного процесу є вибирання однієї команди для цілого масиву даних.

За складністю векторні команди охоплюють весь діапазон операцій - від операцій додавання до швидкого перетворення Фур'є.

Існують багато способів добавлення векторних команд в систему команд ПОС:

1. Шляхом розроблення на базі машинних команд підпрограм для реалізації векторної команди. Цей підхід дозволяє мінімізувати програмні та апаратні витрати на його реалізацію.

2. Використання мікрокоманд на етапі проектування для реалізації векторних команд. Даний підхід не впливає на структуру апаратних засобів, але дає значний вигращ продуктивності.

Ці два підходи є гнучкими і можуть модифікувати векторні команди, а також використовувати для реалізації додавання векторних команд.

3. Апаратний підхід до реалізації векторних команд. Є найбільш радикальним і забезпечує найбільшу продуктивність.

Структура процесорів, які орієнтовані на реалізацію векторних команд називаються векторними процесорами

Існує два конкуруючих підходи до розробки векторних процесорів:

1. Створення паралельних векторних процесорів

2. Створення конвеєрних векторних процесорів

Структура конвеєрної векторної ПОС

Структура векторного процесора складається з компонентів ОЗП, скалярного процесора, векторного контролера, ГВА др., КОнП, БП і арифметичного конвеєра.

Размещено на http://www.allbest.ru/

ОЗП - оперативний запам'ятовуючий пристрій

ГВА др - генератор векторних адрес

КОнП - контролер пам'яті

БП - буферна пам'ять

В пам'яті зберігаються команди і дані векторних і невекторних форм.

Скалярний процесор призначений для зняття з векторної апаратури навантаження, яке пов'язане з опрацюванням окремих даних.

Векторний контролер виконує функції векторною обробкою.

До цих функцій відносяться:

- декодування векторних команд

- обчислення параметрів адресації операндів

- налаштування генератора векторних адрес та арифметичного конвеєра на виконання векторних команд

Генератор векторних адрес і контролер пам'яті здійснюють генерацію адреси та управляють доступом до основної і буферної пам'яті.

Буферна пам'ять призначена для узгодження за швидкодією вибірку даних з основної пам'яті та швидкодію арифметичного конвеєра.

Арифметичний конвеєр - це операційний пристрій, в якому здійснюються арифметичні і логічні операції над масивами даних, що називаються векторами.

Особливістю архітектури векторного процесора є те, що процесора орієнтований на виконання векторних команд, де в формат команд, крім коду операції, входять такі компоненти:

1. початкова адреса пам'яті

2. розмірність масиву даних

3. тип даних

4. закон розміщення елементів даних в пам'яті

Формат даних з плаваючою комою містить три компоненти:

знак , порядок і мантису.

У векторних процесорах для економії пам'яті і апаратури арифметичного конвеєра використовується блочно- плаваюча кома, тобто коли для масиву даних використовується один порядок для всіх елементів.

Як правило за спільний порядок береться найбільший з порядків, який використовується для представлення будь-якого елементу вектора.

Мантиса елементів, які мають менший порядок, повинні бути маштабовані у відповідності до спільного порядку шляхом зсуву мантиси на відповідну різницю між спільним порядком порядком елементів.

Е = Еmax - Еі

Алгоритмізація апаратних засобів ПОС

Для забезпечення високої швидкодії використовується структурно або апаратно проблемно-орієнтовані обчислювальні системи.

При апаратній орієнтації використовується алгоритмізація апаратних засобів, яка заключається в адекватному апаратному відображенні структури алгоритму.

При алгоритмізації апаратних засобів досягається висока швидкодія, що відноситься до апаратної спеціалізації засобів, які в основному використовуються в ПОС і опрацьовують неперервні потоки даних в реальному часі.

Лекція (22.12.2009)

RISC - архітектура

Сучасні мікропроцесори, які використовуються для синтезу ПО ОС в більшості випадків є програмами з RISC-архітектурою.

Особливістю RISC-архітектури є:

1) скорочена система команд

2) реалізація більшості команд за один такт

3) мінімізація велечини такту виконання команд

Особливості RISC-архітектури є:

1) регулярність і простота системи команд, що дозволяє використання один і тих же апаратних засобів для виконання більшості команд процесора

2) орієнтація більшості команд на роботу з регістрами, що забезпечує їх реалізацію за 1 такт. Команди які працюють з пам'яттю виконуються за два і більше такти

3) RISC-архітектура виконує команди фіксованої довжини з малою кількістю типів форматів.

Переваги RISC-архітектури над процесорами з універсальною архітектурою:

1) Мала довжина такту виконання команд

2) Швидка дешифрація команд

3) Виконання більшості команд за 1 такт

Недоліки RISC:

1) апаратна реалізація управління

2) невелика швидкодія обміну з зовнішніми пристроями та великий час доступу до пам'яті

3) додаткові вимоги до ПЗ, які грунтуються на скороченій системі команд

Систолічні процесори та систолічні системи

Систолічні процесори - це матричні процесори, які працюють за конвеєрним принципом, тобто систолічна система являє собою двовимірну мережу процесорів , які виконують ритмічні обчислення і ритмічну передачу даних в системі і володіють такими властивостями:

1) синхронність - яка забезпечує ритмічне обчислення даних і ритмічну передачу даних в середині системи, для чого використовується глобальне тактування роботи системи.

2) Модульність і регулярність - систолічні процесори складаються з однотипних модульних процесорних елементів з однорідними зв'язками, особливістю якої є можливість необмежено розширюватись

3) Просторова і часова локальність - масив процесорних елементів, який використовується для синтезу систолічних процесорів, використовує з'єднання тільки між сусідніми елементами, тобто забезпечується локальність зв'язків.

В системі існує розподілення затримок одиночної довжини протягом якої можуть виконуватись операції: приймання, обробки та видачі даних від одного процесорного елемента до інших, тобто використовується часова локальність.

4) Конвеєризація, яка передбачає що результати обробки попередньої сходинки конвеєра є вхідними даними для наступної сходинки конвеєра. Конвеєризація забезпечує підвищення швидкодії та орієнтації систолічних процесорів на опрацювання неперервних потоків даних.

Переваги систолічних структур:

1) простота і регулярність зв'язків. Використання простоти і регулярності зв'язків допомагає орієнтувати систолічні структури (СС) на реалізацію у вигляді НBIC.

2) Паралелізм в СС використовує розпаралелення обробки даних до бітового рівня з використання двох видів паралелізму: просторового та часового.

3) Узгодження інтенсивності надходження даних з інтенсивністю обчислень. Це дозволяє забезпечувати високу ефективність використання обладнання.

Базові структури систолічних процесів (СП):

1) Лінійна:

Размещено на http://www.allbest.ru/

Структура орієнтована на опрацювання одновимірних векторів.

2) Квадратна:

Размещено на http://www.allbest.ru/

Квадртана структура орієнтована на опрацювання двовимірних масивів даних. Особливості структури є локальність і регулярність зв'язків між ПЕ. Для опрацювання більш складних масивів даних використовується гексоональна структура систолічної системи.

3) Гексогональная структура:



Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

- має 3 входи і 3 виходи ПЕ.

Така система побудована на основі локальності і регулярності зв'язків що є актуальними при реалізації системи у вигляді НBIC.

Приклад процесорного елемента

Размещено на http://www.allbest.ru/

T_г1 і Т_г2 - запам'ятовує вхідних індексів

Т_г3 - вибирає режими передачі даних

Особливістю даного ПЕ є те, що він дозволяє опрацьовувати дані на рівні бітів, тобто при синтезі системи на базі таких ПЕ ми досягаємо розпаралелення на бітовому рівні, тобто швидкодія яку буде мати система буде максимальною.

Розпаралелення в таких системах може дійти до бітового рівня.

Особливістю є синхронізація роботи систолічного масиву ПЕ.

Синхронізаця роботи систолічних процесорів здійснюється за допомогою тактових імпульсів, які виконують функції еталону часу і еталону послідовності.

В якості еталону послідовності - тактові імпульси служать визначенням послідовності моментів, в які система міняє свій стан.

В якості еталону часу - тактові імпульси необхідні для визначення затримок спрацювання елементів і передачі даних з виходу на вхід наступних ПЕ.

Оскільки в систолічних системах виконується глобальна синхронізація то виникають проблеми, які пов'язані з синхронізацією роботи великого масиву ПЕ. Ці проблеми виникають головним чином в результаті розфазування синхронізуючих імпульсів, тобто коли всі ПЕ не можуть одночасно отримувати тактові імпульси.

Причиною таких явищ є різні довжини з'єднань по яких надходять тактові імпульси.

Размещено на http://www.allbest.ru/

- тактовий імпульси

Размещено на http://www.allbest.ru/

- розфазування зміщень (зсув по фазі)

Розфазування тактових імпульсів, які використовуються для тактування роботи систолічної системи є одним з недоліків систолічної системи. Усунення проблем , які пов'язані з розфазуванням системи тактових імпульсів і використання матричних систем, які працюють за асинхронним процесом і використовують принцип реалізації обчислень управлінням потоком данних.

Матричні процесори можуть працювати в синхронному і асинхронному режимі.

Систолічні процесори відносяться до систем, що працюють в синхронному режимі.

Матричні процеси, які працюють в асинхронному режимі, що використовують принцип готовності даних називаються хвильовими процесорами.

Використання хвильових процесорів пов'язано із збільшенням розмірів матриці ПЕ і тактової частоти роботи.

При цьому систолічні процесори з глобальною синхронізацією є менш ефективними і для усунення даного недоліку використовують асинхронні структури, які працюють за принципом готовності даних. Прикладом асинхронної структури, що працює за принципом готовності даних є наступна:

Размещено на http://www.allbest.ru/

Особливістю структури є те, що крім інформаційних каналів зв'язку використовуються канали управління.

Особливістю роботи є те, що система синхронізується сигналом управління (у)

Такі принципи забезпечують:

1) Ефективне використання часу роботи кожним ПЕ

2) Він дозволяє опрацьовувати задачі, які діляться на підзадачі з різною складністю.

Особливістю хвильових процесорів є те що для синхронізованої роботи хвильові системи використовують:

1) Механізм прапорців.

2) В хвильових процесорах виконується локальна синхронізація між сусідніми ПЕ.

3) Хвильова структура дозволяє різним ПЕ працювати з різною тактовою частотою, тобто ефективне використання обладнання.

Основна ідея, яка покладена в роботу хвильових процесорів - це ідея асинхронної передачі даних.

Хвильовий матричний процесор являють собою обчислювальну структуру, яка характеризується:

1) Автосинхронними обчисленнями.

2) Регулярністю, модульністю і локальністю зв'язків між ПЕ.

3) Можливістю програмування на хвильовій мові чи шляхом задачі графу (даних).

Лекція (23.12.2009)

Організація пам'яті ПООСІК

Структура пам'яті ПООСІК є ієрархічною та багаторівневою. Такий підхід до організації пам'яті ПООС забезпечує досягнення високої ефективності за критерієм: ємність - ціна - швидкодія.

Збільшення ємності веде до збільшення ціни, збільшення потужності споживання і відповідно до зменшення швидкодії.

Для забезпечення оптимальної швидкодії, пам'ять ПОС ділиться на ієрархічні рівні.

Структура пам'яті ПОС:

Размещено на http://www.allbest.ru/

Основна пам'ять - має більшу ємність, знаходиться за межами процесора і меншу швидкість, порівняно з процесорною пам'яттю.

Зовнішня масова пам'ять- підключається.

За вартістю об'єму пам'яті, що використовується для запам'ятовування інформації- найбільшим є - І рівень, найменшим- ІІІ рівень.

Між рівнями пам'яті для забезпечення швидкодії роботи ПООСІК - використовується буферна пам'ять, що називається кеш.

ЇЇ задача - збільшення швидкодії при обміні між рівнями пам'яті.

Пам'ять ПООС будується на базі запам'ятовувальних пристроїв, які можна класифікувати за типом фізичного середовища, що використовують для зберігання інформації:

1) магнітне середовище

2) електронне

3) оптичне

4) креогенне

5) ультразвукове

6) та ін.

Середовища, які використовують для зберігання інформації повинні:

1) дозволити запис і читання інформації за визначений інтервал часу

2) Мати високу надійність та високу щільність розміщення інформації

3) Забезпечувати простоту реалізації і бути доступною за ціною

4) Зберігати свої параметри при зміні зовнішніх умов (температура, вологість, спецфактори і т.д.)

Запам'ятовуючі пристрої за положенням інформації відносно засобів читання і запису поділяються на два класи:

1) Статичні - положення інформації відносно засобів запису і читання не змінюється. Сюди відносяться електронні ЗП.

2) Динамічні - положення інформації відносно засобів запису і читання змінюється, в таких ЗП носій може бути рухомий. Гнучкі диски, жорсткі диски, компакт диски...

За способом розміщенням і пошуком інформації:

1) адресні - коли додають адресу і за адресою знаходять комірку, в якій зберігається інформація.

2) Безадресні - звертання здійснюється тільки в раніше визначені комірки пам'яті.

При кожному звертанні до безадресного ЗП здійснюється переміщення інформації. Приклад безадресної пам'яті - FIFO, LIFO.

За способами звертання до компонентів пам'яті:

1) з довільним доступом

2) з послідовним доступом

За специфікою використання в комп'ютерних обчислювальних системах:

1) енергонезалежні

2) енергозалежні

Основна пам'ять, що будується на основі електричних засобів (ОЗП). За способом організації ЗП можна розділити на 3 типи:

1) пам'ять з організацією 3D

2) пам'ять з організацією 2D

3) пам'ять з організацією 2,5D

Пам'ять з організацією 3D складається з 3 координат, які використовуються для вибору комірки та інформації з даної комірки. Приклад організації 3D:

Размещено на http://www.allbest.ru/

В 2D:



Размещено на http://www.allbest.ru/

2D - це двовимірна організація,одна координата використовується для вибору комірки а інша для запису і читання інформації.

2,5D

2,5D - це проміжна організація між 3D i 2D, елементи мають дві координати одна для вибору комірок а інша для запису і читання, так і для вибору конкретної комірки.

Размещено на http://www.allbest.ru/

Особливості організації пам'яті ПООСІК.

В структурі ПОС присутні 3 компоненти:

1) Пам'ять

2) Операційні пристрої в процесорі

3) Магістраль

Аналіз зв'язків між пам'ятю та інформаційним пристроєм дозволяє виділити три базові структури пам'яті які використовуються в ПОС.

1 Структура: Пам'ять з послідовним доступом до елементів даних,в якій реалізовується паралельна вибірка N розрядів даних.

Размещено на http://www.allbest.ru/

2 Структура: Пам'ять з паралельним доступом до множини елементів даних, в якій паралелізм елементів даних реалізуються на основі використання множини незалежних блоків пам'яті такого типу:

Размещено на http://www.allbest.ru/

3 структура: Паралельна пам'ять доступу до множини даних забезпечує паралельну адресацію та вибірку даних з загального поля пам'яті

Размещено на http://www.allbest.ru/

Забезпечує доступ до множини елементів даних.

Особливістю 3 базової структури пам'яті є спільне поле пам'яті, яке забезпечує паралельний доступ до множини елементів даних. В такій пам'яті розв'язуються всі конфлікти, що пов'язані з встановленням фізичного зв'язку із необхідністю доступу до даних, які довільно адресуються. В такій структурі всі питання, що пов'язані з паралелізмом доступу вирішуються в самій пам'яті. Пам'ять яка відповідає таким вимогам є паралельною. Основним з напрямів зростання швидкодії ПООСІК є широке використання паралельної пам'яті, яке використовується при організації паралельних обчислень. Створення ієрархічної пам'яті, в якій принцип паралелізму реалізується на всіх рівнях є недоцільним, що пояснюється причинами:

1) збільшення вартості і збільшенням апаратних затрат.

2) Відсутність зовнішньої пам'яті паралельного типу

3) Вартість паралельної пам'яті в значній мірі залежить від паралельного доступу ніж від ємності пам'яті.

Тому раціональними на теперішній час для ПОСІК є організація ієрархічної багаторівневої пам'яті з використанням пристроїв з послідовним і паралельним доступом.

Приклад:

Размещено на http://www.allbest.ru/

Формування і вибір принципів побудови пам'яті ПОСІК.

Асоціативна пам'ять відноситься до безадресної пам'яті, є паралельною пам'ятю і дані з неї отримуємо не за адресою а за змістом даних.



Лекція (29.12.2009)

Вимоги до пам'яті ПОСІК

Пам'ять ПОСІК повинна відповідати вимогам:

1) мати організацію,яка орієнтована на роботу з векторами та масивами даних.

2) Забезпечувати одночасне введення вхідного масиву даних і раніше прийнятого масиву даних в порядку, який визначається алгоритмом розв'язку задачі.

3) Забезпечити введення і виведення даних з різною тактовою частотою.

4) Виконувати функцію переставляння і затримування даних на необхідне число тактів.

5) Забезпечити багатоканальне введення і виведення даних, при чому число входів і виходів може бути різним.

6) Бути адаптованою до структури даних і специфіки задач, які розв'язуються ПО системою.

Для забезпечення виконання перерахованих вимог при розробці пам'яті ПООС, необхідно спиратися на наступні принципи:

1) Ієрархічності та багаторівневості побудови пам'яті великої ємності з широким використанням кешування і механізмів управління сигналами очікування. (Використовується для синхронізації процесів обміну)

2) Принцип просторового і функціонального розділення внутрішньої пам'яті з широким використанням різних за швидкодією і шириною доступу модулів пам'яті.

3) Апаратної реалізації складних алгоритмів генерації послідовностей адрес з використанням модульної арифметики.

4) Гармонічне поєднання можливості інтегральної технології з розширенням функції пам'яті зі збільшенням внутрішніх і зовнішніх каналів доступу та покращення параметрів модулів пам'яті.

Класифікація та основні компоненти паралельної пам'яті.

Основними компонентами паралельної пам'яті є:

1) Запам'ятовуюче середовище - це пристрій для зберігання інформації.

2) Адресний блок - це блок, який використовується для адресації комірок пам'яті

3) Комутуюча мережа

4) Блок управління

Існуючі структури паралельної пам'яті можна класифікувати за такими ознаками:

1) за побудовою запам'ятовуючого середовища(ЗС)

2) За способами звертання до ЗС

Запам'ятовуюче середовище є основою паралельної пам'яті.

Воно в основному визначає параметри пам'яті, а саме:

- швидкість

- ємність

- ширину доступу

Запам'ятовуюче середовище може бути двох видів:

1) Одновимірне - на базі спільної пам'яті

2) Багатовимірне - на основі множини модулів пам'яті

Багатовимірне запам'ятовувальне середовище можна представити як множину елементів даних в декартовій системі координат, які утворюють точкові системи - решітки, які є моделлю запам'ятовуючого середовища.



Класифікація паралельної пам'яті

Размещено на http://www.allbest.ru/

Одновимірна модель

Размещено на http://www.allbest.ru/



Двовимірна модель

Размещено на http://www.allbest.ru/

Тривимірна модель

Размещено на http://www.allbest.ru/

Лекція (12.01.2010)

Основні компоненти системи паралельної пам'яті

Основними компонентами системи паралельної пам'яті є:

1) Запам'ятовуюче середовище

2) Комутуюча мережа

3) Адресний блок

4) Блок управління

Запам'ятовуюче середовище є основою паралельної пам'яті. Воно визначає основні параметри:

- Швидкість

- Ємність

- Ширину

- варіанти паралельного доступу

Ширина доступу до паралельної пам'яті визначає кількість пристроїв, які одночасно можуть звертатись до пам'яті.

Комутуюча мережа - забезпечує необхідне з'єднання між запам'ятовуючим середовищем та пристроями, які підключаються до пам'яті.

Характеристики комутуючої мережі в значній мірі впливають на характеристики паралельної пам'яті.

Однією з основних характеристик комутуючої мережі є пропускна здатність і можливість з'єднання між запам'ятовуючим середовищем та пристроями, які підключаються до пам'яті.

Основою комутуючої мережі є комутатори, які можна розділити на 3 класи:

1) прості комутатори

2) матричні комутатори

3) складені комутатори, які реалізуються на базі простих комутаторів.

Прості комутатори характеризують малим часом з'єднання та малою кількістю входів та виходів. Прості комутатори діляться на 2 види:

1) з часовим розділом доступу

2) з просторовим розподілом доступу до пам'яті.

Комутатори з часовим розподілом доступу до запам'ятовуючого середовища називаються магістральними.

Особливістю таких комутаторів є використання загальної інформаційної магістралі для передачі даних між запам'ятовуючим середовищем та пристроями, які підключаються до магістралі.

Особливістю магістральних комутаторів є те що, одночасно до магістралі можуть мати доступ декілька пристроїв.

Для розв'язання таких конфліктів використовуються наступні методи:

1. Призначення кожному пристрою унікального пріоритету

2. Обслуговування пристроїв за принципом FIFO.

3. З'єднання пристроїв в ланцюжок з фіксацією їх пріоритетності.