Синтез и анализ функциональных узлов комбинационного типа

Синтез комбинационных схем. Построение логической схемы комбинационного типа с заданным функциональным назначением в среде MAX+Plus II, моделирование ее работы с помощью эмулятора работы логических схем. Минимизация логических функций методом Квайна.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид лабораторная работа
Язык русский
Дата добавления 23.11.2014
Размер файла 341,9 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Министерство науки и образования Украины

Национальный аэрокосмический университет им. Н.Е. Жуковского

«Харьковский авиационный институт»

Кафедра 501

«Проектирование радиоэлектронных систем летательных аппаратов»

Лабораторная работа №3

«Синтез и анализ функциональных узлов комбинационного типа»

Выполнил: студент 526 группы

Момот О. А.

Проверил: к.т.н., доцент

Мазуренко А.В.

г. Харьков

2014

Цель работы: закрепить знания по синтезу комбинационных схем, построить логическую схему комбинационного типа с заданным функциональным назначением в среде MAX+Plus II, смоделировать ее работу с помощью эмулятора работы логических схем.

Теоретическая часть

Комбинационная схема (КС) - это схема, в которой выходные сигналы Y=(y1,…,ym) в определенный момент времени однозначно определяются совокупностью входных сигналов X=(x1,…,xn), поданных в тот же момент времени t. В данном случае название комбинационный обусловлено тем, что выход КС определяется комбинацией входных сигналов. Особенность КС заключается в том, что выход формируется в момент поступления входных сигналов. Это обстоятельство обуславливает высокое быстродействие данного типа схем.

Шифратор (кодер) -- (англ. encoder) логическое устройство, выполняющее логическую функ цию (операцию) -- преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.

Двоичный шифратор выполняет логическую функцию преобразования унитарного n-ичного однозначного кода в двоичный. При подаче сигнала на один из n входов (обязательно на один, не более) на выходе появляется двоичный код номера активного входа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением:

где -- число входов, -- число выходных двоичных разрядов.

Троичный шифратор выполняет логическую функцию преобразования унарно n-ичного однозначного (одноединичного или однонулевого) кода в троичный. При подаче сигнала («1» в одноединичном коде или «0» в однонулевом коде) на один из n входов на выходе появляется троичный код номера активного входа.

Число входов и выходов в полном троичном шифраторе связано соотношением: , где -- число входов; -- число выходных троичных разрядов.

Число входов и выходов в полном k-ичном шифраторе связано соотношением: , где -- число входов, -- число выходных k-ичных разрядов, -- основание системы счисления.

Приоритетный шифратор отличается от шифратора наличием дополнительной логической схемы выделения активного уровня старшего входа для обеспечения условия работоспособности шифратора (только один уровень на входе активный). Уровни сигналов на остальных входах схемой игнорируются.

Дешифрамтор (декодер), англ. Decoder -- комбинационная схема, преобразующая n-разрядный двоичный, троичный или k-ичный код в -ичный одноединичный код, где -- основание системы счисления. Логический сигнал активен на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду.
Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции).

комбинационный система логический эмулятор

Mультиплемксор -- устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передавать сигнал с одного из входов на выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов.

Аналоговые и цифровые[1][2] мультиплексоры значительно различаются по принципу работы. Первые электрически соединяют выбранный вход с выходом (при этом сопротивление между ними невелико -- порядка единиц/десятков ом). Вторые же не образуют прямого электрического соединения между выбранным входом и выходом, а лишь «копируют» на выход логический уровень ('0' или '1') с выбранного входа. Аналоговые мультиплексоры иногда называют ключами[3] или коммутаторами.

Устройство, противоположное мультиплексору по своей функции, называется демультиплексором. В случае применения аналоговых мультиплексоров (с применением ключей на полевых транзисторах) не существует различия между мультиплексором и демультиплексором; такие устройства могут называться коммутаторами.

Демультиплексор -- это логическое устройство, предназначенное для переключения сигнала с одного информационного входа на один из информационных выходов. Таким образом, демультиплексор в функциональном отношении противоположенмультиплексору. На схемах демультиплексоры обозначают через DMX или DMS.

Компаратор (аналоговых сигналов) (англ. comparator -- сравнивающее устройство[1]) -- элек тронная схема, принимающая на свои входы два аналоговых сигнала и выдающая логическую «1», если сигнал на прямом входе («+») больше, чем на инверсном входе («?»), и логический «0», если сигнал на прямом входе меньше, чем на инверсном входе.

Мажоритамрный элемемнт (мажоритарный клапан, переключатель по большинству, ППБ) -- логический элемент из класса пороговых, с чётным или нечётным числом входов и одним выходным сигналом, значение которого совпадает со значением на большинстве входов. При чётном числе входов большинством считается n/2+1, соответственно n/2 к большинству не относится. Таким образом, элемент работает по «принципу большинства»: если на большинстве входов будет сигнал «1», то и на выходе схемы установится сигнал «1»; и наоборот, если на большинстве входов будет сигнал «0», то и на выходе установится «0».

В бинарных двоичных функциях с унарным выходом, в которых только два входа, мажоритарный клапан «вырождается» в логическую функцию 2И, так как большинством из двух является n/2+1=2/2+1=1+1=1.

Под мажоритарным элементом также понимают устройство, реализующее метод мажоритарного резервирования. Существующие методы вводят весовые коэффициенты для каждого входного сигнала (пороговые элементы), предысторию и прочие адаптивные алгоритмы.

Мажоритарные элементы используются в цифровых высоконадёжных системах и устройствах, например, в системах резервирования, в помехоустойчивых телекоммуникационных системах.

Сумматор -- устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов.

Схема контроля четности анализирует количество единиц в двоичном числе. Сигнал четности формируется на выходе при четном количестве единиц.

Таблица истинности схемы контроля четности обычно содержит две выходные переменные Y1 и Y2, соответствующие четному и нечетному количеству единиц в числе. Количество входных переменных соответствует разрядности схемы.

В соответствии с таблицей логическая функция схемы контроля четности легко выражается с помощью операции ИСКЛЮЧАЮЩЕЕ ИЛИ: Y1= X1? X2? X3, Y2 =Y1.

При ОЕ=0 схема осуществляет контроль четности. При четном числе единиц на входах DI на выходах РЕ=1, РО=0. При ОЕ=1 схема контролирует нечетность суммы. В этом случае при четном количестве единиц на входах DI имеем РЕ=0, РО=1.

Минимизация логических функций методом квайна

Метод Квайна относится к числу таких методов минимизации функции алгебры логики, которые позволяют представлять функции в ДНФ или КНФ с минимальным числом членов и минимальным числом букв в членах. Этот метод содержит два этапа преобразования выражения функции: на первом этапе осуществляется переход от канонической формы (СДНФ или СКНФ) к так называемой сокращенной форме, на втором этапе--переход от сокращенной формы логического выражения к минимальной форме.

Минимизация логических функций методом карт Вейча

Метод Квайна имеет четко сформулированные правила проведения отдельных операций, благодаря чему он может быть использован для минимизации функций с использованием ЭВМ в тех случаях, когда минимизируемая функция достаточно сложна (содержит большое число аргументов и каноническая форма имеет большое число членов). Однако для минимизации функции ручным способом (без использования ЭВМ) этот метод оказывается весьма трудоемким. Трудоемкость метода Квайна связана с необходимостью попарного сравнения всех членов выражения для выявления склеиваемых членов.

Метод минимизации функции с помощью карт Вейча обеспечивает простоту получения результата. Он используется пои минимизации относительно несложных функций (с числом аргументов до 5) ручным способом. В отличие от метода Квайна этот метод требует элементов изобретательности и не может быть использован для решения задачи минимизации с помощью ЭВМ. Карга Вейча прдставляет собой определенную форму таблицы истинности.

Каждая клетка карты соответствует определенному набору значений аргументов. Этот набор аргументов определяется присвоением значения лог. 1 буквам, на пересечении строк и столбцов которых расположена клетка. Так, в карте функций четырех аргументов клегки первой строки соответствуют следующим комбинациям аргументов:

· первая клетка

· вторая клетка

· третья клетка

· четвертая клетка

Число клеток карты равно числу всех возможных наборов значений аргументов 2n (n - число аргументов функций). В каждую из клеток карты записывается значение функции на соответствующем этой клетке наборе значений аргументов.

Задание

Вариант №5.

Построить логическую схему мультиплексора в базисе «И-НЕ». Количество адресных входов - 2. Смоделировать работу схемы для входных сигналов представленных на временной диаграмме:

Рисунок 1 Заданная временная диаграмма

Выполнение задания

1. Графическое обозначение и таблица истинности

Таблица 1 Таблица истинности

A1

A2

y

0

0

X0

0

1

X1

1

0

X2

1

1

X3

Рисунок 2 Графическое обозначение

2. Расчетная временная диаграмма

Рисунок 3 Расчетная временная диаграмма

3. Расчет логической функции в базисе «И-НЕ»

Y = X0 * * + X1 * * A0 + X2 * A1 * + X3 * A1 * A0

Y =

Y =

4. Логическая схема

Рисунок 4 Логическая схема

5. Результат моделирования

Рисунок 5 Результат моделирования (временная диаграмма)

Размещено на Allbest.ru


Подобные документы

  • Минимизация логических функций метом карт Карно и Квайна, их реализация на релейно-контактных и логических элементах. Синтез комбинационных схем с несколькими выходами; временная диаграмма, представляющая функцию; разработка схемы преобразователя кода.

    контрольная работа [1,9 M], добавлен 08.01.2011

  • Построение логической схемы счетчика в среде Max+Plus II с использованием редактора символов, моделирование ее работы с помощью эмулятора работы логических схем. Триггеры со статическим и динамическим управлением. Анализ алгоритма синтеза счетчиков.

    лабораторная работа [128,3 K], добавлен 23.11.2014

  • Выполнение синтеза логической схемы цифрового устройства, имеющего 4 входа и 2 выхода. Составление логических уравнений для каждого выхода по таблице истинности. Минимизация функций с помощью карт Карно, выбор оптимального варианта; принципиальная схема.

    практическая работа [24,0 K], добавлен 27.01.2010

  • Дизъюнктивная и конъюнктивная совершенные нормальные формы представления логических функций. Способы их задания: табличный, аналитический, цифровой, координатный. Алгоритм минимизации ЛФ при помощи карт Карно. Построение и моделирование логической схемы.

    лабораторная работа [508,9 K], добавлен 23.11.2014

  • Канонические формы представления логической функций. Сущность методов минимизации Квайна, Квайна-Мак-Класки и карт Вейча, получение дизъюнктивной и конъюнктивной форм. Модели цифрового комбинационного устройства с помощью программы Electronics Workbench.

    курсовая работа [416,4 K], добавлен 28.11.2009

  • Основные законы алгебры логики. Дизъюнктивные нормальные формы. Синтез комбинационных логических схем. Счетчики с параллельным и последовательным переносом. Общие сведения о регистрах. Синхронные и асинхронные триггеры. Минимизация логических функций.

    методичка [2,7 M], добавлен 02.04.2011

  • Проектирование цифровых и логических схем, как основных узлов судовых управляющих и контролирующих систем. Основные компоненты структурной схемы и алгоритм функционирования цифрового регистрирующего устройства. Синтез и минимизация логических схем.

    курсовая работа [31,0 K], добавлен 13.05.2009

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.