Изобилие различных типов МП может создать для конструктора настоящую проблему. В этой главе сосредоточено внимание на широко известном МП КМ1821ВМ85 (Intel 8085), который является улучшенным вариантом известного процессора КР580ВМ80 (Intel 8080). Он имеет такую же систему команд, но имеет ряд аппаратурных усовершенствований, упрощающих его применение в конкретных устройствах. Например, для работы МП КР580ВМ80 требуется три напряжения питания и два поступающих извне тактовых сигнала с уровнем 12 В и точно выдержанной задержкой между ними. В результате этого появляются большие неудобства при использовании МП КР580ВМ80. Хотя более современные МП уже оставили позади МП КМ1821ВМ85, он пригоден для решения большинства задач и остается популярным из-за своей низкой стоимости и широко распространенного знакомства пользователей с системой команд оригинального МП КР580ВМ80.

На рисунке 9 показана структурная схема ЦП КМ1821ВМ85.

ЦП организован вокруг своей внутренней шины данных, с которой соединены накопитель, арифметико-логическое устройство, регистр кода операций и содержащий 8-битовые и 16-битовые регистры массив регистров.

Хотя ЦП КМ1821ВМ85 это 8-битовая ЭВМ, 16-битовые регистры нужны для адресации памяти (можно адресовать 65536 ячеек).Микропроцессор содержит устройство управления и синхронизации, которые дирижируют движением сигналов во внутренней шине данных и по внешним линиям управления в соответствии с выходными сигналами дешифратора кода операций. Для него требуется источник питания с напряжением 5 В.

Микропроцессор имеет двенадцать адресуемых 8-битных регистровых пар. Ещё шесть могут быть использованы как 8-битные регистры или как 16-битные регистровые пары. Регистры МП имеют следующее назначение:

Таблица 4.1 - Назначение регистров МП

Рисунок 4.1 - Принципиальная схема

В МП использована мультиплекированная шина данных. Адрес передается по двум шинам: старший байт адреса - по шине адреса, а младший байт адреса - по шине данных. В начале каждого машинного цикла младший байт адреса поступает на ШД. Этот младший байт может быть зафиксирован в любом 8-разрядном фиксаторе посредством подачи сигнала отпирания фиксатора адреса (ALE). В остальное время машинного цикла шина данных используется для передачи данных между ЦП и памятью или устройствами ввода/вывода.

ЦП вырабатывает для шины управления сигналы , , S0, S1 и IO/М. Кроме того, он же выдает сигнал подтверждения прерываний INTA. Сигнал HOLD и все прерывания синхронизируются с помощью внутреннего генератора тактовых импульсов. Для обеспечения простого последовательного интерфейса в МП предусмотрены линия последовательного ввода данных (SOD). МП имеет всего 5 входов для подачи сигналов прерываний: INTR, RST5.5, RST6.5, RST7.5. и TRAP. Сигнал INTR имеет такое же назначение, как и сигнал INT в МП КР580ВМ80. Каждый из входов RST5.5, RST6.5, RST7.5. может программно маскироваться. Прерывания по входу TRAP не может быть маскировано. Если маска прерываний не установлена, то на указанные маскируемые прерывания МП будет реагировать, помещая при этом содержимое счетчика команд в стек и переходя к выполнению программы, адрес которой определяется вектором реестра.

Таблица 4.2. Характеристика ЦП

* зависит от инструкции в процессоре при подтверждении прерывания

Так как прерывание TRAP не может быть маскировано, при появлении запроса прерывания на этом входе микропроцессор будет всегда переходить к выполнению программы, указанной вектором реестра.

Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала, вход RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5 достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому прерыванию записан некоторый постоянный приоритет: сигнал TRAP имеет наивысший приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR имеет низший приоритет.

Прямой доступ к памяти в МП КМ1821ВМ85 обеспечивается следующим образом:

На вход HOLD нужно подать уровень логической «1».

Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП переводится в состояние логической «1». Перевод этой линии в состояние логической «1» означает, что МП прекратил управление АШ, ШД и шиной управления.

Для реализации режима ожидания необходимо на вход READY МП КМ1821ВМ85 подать уровень логического «0». Это необходимо, когда время реакции памяти или устройства ввода/вывода больше, чем время цикла команды.Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт это КОП команды. КОП определяет природу команды, по КОПу ЦП определяет, нужны ли дополнительные байты и если да, ЦП их получит в последующих циклах. Поскольку байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из числа которых МП КМ1821ВМ85 использует 244.

Основная последовательность действий при выполнении любой команды такова:

Микропроцессор выдает в память адрес, по которому хранится код операции команды.

Код операции читается из памяти и вводится в микропроцессор.

Команда дешифруется процессором.

Микропроцессор настраивается на выполнение одной из основных функций в соответствии с результатами дешифрации считанного кода операции.

Фундаментальной и отличительной особенностью использования МП при проектировании устройств заключается в следующем: синхронизация всех сигналов в системе осуществляется схемами, входящими в состав кристалла микропроцессора.

Скорость выполнения команд зависит от тактовой частоты. Максимальная тактовая частота равна 5 МГц. В этом случае длительность одного машинного такта приблизительно равна 200 нс, а требуемое время доступа к памяти - около 525 нс, что соответствует облегченному режиму для МОП памяти.

4.2 Адресная шина микропроцессора КМ1821ВМ85

В МП КМ1821ВМ85 используется принцип «временного мультиплексирования» функций выводов, когда одни и те же выводы в разные моменты времени представляют разные функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины данных, либо младших разрядов адресной шины. Необходимо «фиксировать» логические состояния выводов AD0AD7 МП в моменты, когда они функционально представляют адресные разряды А0А7. Для этого необходимо точно знать, когда на этих выводах отображается адресная информация. В корпусе МП существует специальный вывод N 30, обозначенный ALE - открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует логическому «0». Если информация на выводах AD0AD7 (N 1219), является адресной А0А7, то ALE переводится в состояние логической «1». При перехода ALE из состояния логической «1» в состояние логического «0» информация на AD0AD7 должна быть зафиксирована. Отметим что для стробирования адресной информации от МП может быть использован любой фиксатор. Единственная предосторожность, которую необходимо соблюдать при использовании фиксаторов, заключается в согласовании нагрузки по току для выводов AD0AD7 МП КМ1821ВМ85 и входов фиксатора во избежание их перегрузки, т.е. необходимо убедиться, что ток на входе используемого фиксатора не является слишком большим для МП. В качестве фиксатора будем использовать регистр, тактируемый сигналом ALE от микропроцессора. Регистр - это линейка из нескольких триггеров. Можно предусмотреть логическую схему параллельного отображения на выходах состояния каждого триггера. Тогда после заполнения регистра от параллельных выводов, по команде разрешения выхода, накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах.

Для удобства поочередной выдачи данных от таких регистров (буферных накопителей) в шину данных процессора параллельные выходы регистров снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z состояние.

Из множества регистров различных серий свой выбор я остановил на регистре КМ1821ИР82.

Микросхема КМ1821ИР82 - восьмиразрядный адресный регистр - защелка отображения данных, выходные буферные усилители которого имеют третье Z -состояние. Пока напряжение на входе №11 высокого уровня, данные от параллельных входов отображаются на выходах. Подачей на вход № 11 напряжения низкого уровня, разрешается запись в триггеры нового восьмибитового байта. Если на вход № 1 подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z состояние.

Таким образом, с помощью микросхемы КМ1821ИР82 мы фиксируем адресную информацию, поступающую от МП. Условно-графическое обозначение регистра КМ1821ИР82 показано на рисунке 4.2.

Рисунок 4.2 - Условно-графическое обозначение регистра КМ1821ИР82

4.3 Шина данных микропроцессора КМ1821ВМ85

Шина данных в отличие от шины адреса является двунаправленной. Значит необходимо предусмотреть буфер, который по соответствующим сигналам управления от МП будет пропускать данные как к МП так и от него. В качестве двунаправленного буфера будем использовать микросхему КМ1821ВА86.

Микросхема КМ1821ВА86 - двунаправленные 8-разрядные шинные формирователи, предназначенные для обмена данными, предназначенные для обмена данными между микропроцессором и системной шиной; обладают повышенной нагрузочной способностью. Микросхема КМ1821ВА86 - формирователь без инверсии и с тремя состояниями на выходе. УГО КМ1821ВА86 показано на рисунке 4.3. В качестве управляющих сигналов будем использовать сигналы ALE (подключен к входу ); S0 (подключен к входу T). Низкий уровень сигнала ALE означает, что в данный момент используется шина данных и выходы микросхемы выходят из третьего высокоимпедансного состояния. Высокий уровень сигнала S0 означает что МП производит запись в память или устройство в/в и шинный формирователь переключатся на передачу данных со входов А на выходы В. А при низком уровене - наоборот:S0 = «0» направление передачи информации ВА, аS0 = «1» направление передачи информации АВ

Рисунок 4.3. - Условно-графическое обозначение регистра КМ1821ВА86

4.4 Генератор тактовых импульсов микропроцессора КМ1821ВМ85

Схема генератора тактовых импульсов микропроцессора КМ1821ВМ85 содержится в самом микропроцессоре. Достаточно подключить кварцевый резонатор к выводам № 1 и № 2 МП. Кварцевый резонатор может иметь любую частоту колебаний в диапазоне от 1 до 6 МГц. Эта частота делится пополам, и соответствующие импульсы используются в МП. На рисунке 4.4 показана схема подключения кварцевого резонатора, в результате чего обеспечивается синхронизация МП КМ1821ВМ85.

Рисунок 4.4 - Схема подключения кварцевого резонатора

4.5 Устройство ввода-вывода

Для МП КМ1821ВМ85 специально разработана БИС для ввода-вывода параллельной информации КМ1821ВВ55. Вот почему свой выбор и остановил именно на этой микросхеме. УГО КМ1821ВВ55 показано на рисунке 4.5.

КМ1821ВВ55 - программное устройство ввода-вывода параллельной информации, применяется в качестве элемента ввода-вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.

Рисунок 4.5 - Блок схема устройства ввода-вывода КМ1821ВВ55.

Обмен информацией между магистралью данных систем и микросхемой 580ВВ85 осуществляется через 8 разрядный двунаправленный трехстабильный канал данных. Для связи с периферийными устройствами используется 24 линии В/В, сгруппированные в три 8 разрядных канала ВА, ВВ, ВС, направление передачи информации и режимы работы которых определяются программным способом.

1-4; 37-40: ВА3 - ВА0; ВА7ВА4 - входы/выходы - информационный канал А.

1017 - ВС7ВС0 - входы/выходы - информационный канал С.

1825 - ВВ0ВВ7 - входы/выходы - информационный канал В.

Рисунок 4.6

5 - - вход - чтение.

6 - - вход - выбор кристалла.

7 - GND - общий.

8,9 - А0, А1 - вход - младший разряд адреса

26 - Uсс - питание.

35 - SR - вход-установка исходного состояния.

36 - - вход - запись.

Микросхема может функционировать в 3-х основных режимах.В режиме 0 обеспечивается возможность синхронной программно управляемой передачи данных через 2 независимых 8 разрядных канала ВА, ВВ и два 4 разрядных канала ВС.

В режиме 1 обеспечивается возможность ввода или вывода информации в/из периферийного устройства через 2 независимых 8 разрядных канала ВА, ВВ по сигналам квитирования.

При этом линии канала С используются для приема и выдачи сигналов управления обменом.

В режиме 2 обеспечивается возможность обмена информацией с периферийными устройствами через двунаправленную 8 разрядную шину ВА по сигналам квитирования. Для передачи и приема сигналов управления обменом используются 5 линий канала ВС.

Выбор соответствующего канала и направление передачи информации через канал определяется сигналами А0, А1 и сигналами , , . Режим работы каждого из каналов ВА, ВВ, ВС определяется содержимым регистра управляющего слова (РУС). Производя запись управляющего слова в РУС можно перевести микросхему в один из 3-х режимов работы: режим 0-простой ввод/вывод; режим 1-стробируемый ввод/вывод; режим 2-двунапрвленный канал. При подаче сигнала SR РУС устанавливается в состояние, при котором все каналы настраиваются на работу в режиме 0 для ввода информации. Режим работы каналов можно изменить как в начале, так и в процессе выполнения работающей программы, что позволяет обслуживать различные периферийные устройства в определенном порядке одной микросхемой. При изменении режима работы любого канала все входные и выходные регистры каналов и триггеры состояния сбрасываются.

В дополнение к основным режимам работы микросхема обеспечивает возможность программно независимой установки в «1» и сброса в «0» любого из разрядов регистра канала ВС.

Если микросхема запрограммирована для работы в режиме 1 или 2, то через выводы ВС0ВС3 канала ВС выдаются сигналы, которые могут использоваться как сигналы запросов прерываний для МП. Эта особенность микросхемы позволяет программно реализовать разрешения или запрет в обслуживании любого внешнего устройства ввода/вывода без анализа запроса прерывания в схеме прерывания системы.

В нашем случае необходимо запрограммировать микросхему 1821ВВ55 на вывод информации в режиме 0. Вот почему далее будет рассмотрен только этот режим.

При работе микросхемы в режиме 0 обеспечивается простой ввод/вывод информации через любой из 3-х каналов и сигналов управления обменом информацией с периферийными устройствами не требуется. В этом режиме микросхема представляет собой совокупность 2-х 8 разрядных и 2-х 4 разрядных каналов ввода или вывода. В режиме 0 возможны 16 различных комбинаций схем ввода/вывода каналов ВА, ВВ, ВС. Это определяется комбинациями в разрядах D4; D3; D1; D0 регистра управляющего слова.

Для электрического соединения микросхемы 1821ВВ55 и схемы управления необходимо:

шину данных D0D7 схемы управления соединить с выводами D0D7 микросхемы 1821ВВ55;

Два младших разряда адресной шины соединить с выводами A0A1 микросхемы 1821ВВ55.

Выводы , микропроцессора КМ1821ВМ85 соединить с выводами , микросхемы 1821ВВ55 соответственно;

На вход SR «Установка в исходное состояние» микросхемы 1821ВВ55 подать низкий уровень (подключить к корпусу).

4.6 Интерфейсное устройство

В микропроцессорном комплекте КР580 для ввода информации с клавиатуры и выводы информации на внешний дисплей предусмотрено специальное устройство - микросхема ввода-вывода КР580ВВ79. Это же устройство было использовано мною для МП 1821ВМ85.

Микросхема КР580ВВ79 - программируемое интерфейсное устройство, предназначено для ввода к вывода информации в системах. выполненных на основе 8- и 16-разрядных микропроцессоров КР580ВМ80А и КМ1821ВМ85. Кроме того, микрохема может применяться и как самостоятельное устройство при выполнении требований, предъявляемых к электрическим и временным параметрам. Микросхема состоит из двух функционально автономных частей: клавиатурной и дисплейной. Клавиатурная часть обеспечивает ввод информации в микросхему через «линии возврата» RET7 - RET0 с клавиатуры (клавиатурная матрица объемом 8 слов Ч 8 разрядов с возможностью расширения до 4Ч8 слов Ч 8 разрядов) и матрицы датчиков (8 слов Ч 8 разрядов), а также ввод по стробирующему сиг-налу (8 слов Ч 8 разрядов). Для хранения вводимой информации в микросхеме предусмотрен обратный магазин - оперативное запоминающее устройство (ОМ-ОЗУ) емкостью 8 байт. Последний работает по принципу «первый вошел - первый вышел».

При наличии информации в ОМ-ОЗУ микросхема вырабатызает сигнал «Запрос прерывания» INT, а в случае ввода или чтения более восьми символов - сигналы (флаги) переполнения или переопустошения.

В клавиатурной части микросхемы предусмотрен специальный режим обнаружения ошибок при замыкании двух и более клавиш, а также введена схема устранения дребезга при замыкании -- размыкании клавиши.

Клавиатурная часть может сопрягаться с любой клавиатурой типа клавиатуры пишущей машинки, произвольным набором переключателей и др.

Дисплейная часть микросхемы обеспечивает вывод информации по двум 4-разрядным каналам DSPA3-DSPA0 и DSPB3-DSPB0 в виде двоичного кода на 8- и 16-разрядные цифровые или алфавитно-цифровые дисплеи. Для хранения информации, подлежащей отображению в микросхеме, имеется оперативное запоминающее устройство отображения объемом 16 слов Ч 8 разрядов, которое также можно использовать как два устройства объемом по 16 слов Ч 4 разряда, одно устройство объемом 16 слов Ч 4 разряда или одно устройство объемом 8 слов Ч 8 разрядов. Информация на дисплей может выводиться слева направо без сдвига или справа налево со сдвигом.

Микросхема позволяет отображать информацию на всех типах дисплеев (дисплеи накаливания, со светоизлучающими диодами, ЖКИ и др.).

Программирование режимов работы, запись информации в ОЗУ отображения, чтение информации из ОМ-ОЗУ отображения, а также чтение внутреннего состояния микросхемы осуществляются через 8-разрядный дзунаправ-ленный канал данных D7-D0 при подаче соответствующих управляющих сигналов. Микросхема обеспечивает также формирование кодированных или дешифрованных интерфейсных сигналов сканирования S3-S0 клавиатуры и дисплея, а также сигнала для межразрядного гашения BD информации на дисплее. Наличие выходной линии запроса прерывания INT и режима чтения внутреннего состояния позволяют использовать данную микросхему в системах с прерыванием и'последовательным опросом внешних устройств. Микросхема допускает одновременное выполнение функций ввода/вывода и рассчитана по выводу INT на прямое подключение к шинам микропроцессоров КР580ВМ80А, КМ1810ВМ86 и КМ1821ВМ85.

Применение микрохемы КР580ВВ79 в системах позволяет полностью оезободить микропроцессор от операций сканирования клавиатуры и регенерации отображения на дисплее. Условное графическое обозначение микросхемы приведено на рисунке 4.7.

Рисунок 4.7 - Условное графическое обозначение микросхемы

4.7 Аналого-цифровой преобразователь

В данной микропроцессорной системе необходимо получать и обрабатывать аналоговый сигнал.Для этого аналоговый сигнал необходимо преобразовать в цифровую форму, в которой МП будет иметь возможность её обрабатывать. Для этой цели используется аналого-цифровой преобразователь, или сокращенно АЦП.

Различным методам построения АЦП соответствую устройства, различающиеся по точности, быстродействию, помехозащищенности, сложности реализации. Одним из наиболее распространённых является метод поразрядного уравновешивания, называемый также методом последовательного приближения. В АЦП, построенном этим методом, код в регистре результатов меняется так, чтобы обеспечить по возможности быстрое уравновешивание входного напряжения или тока напряжением или током, получаемым с выхода ЦАП, присоединенного к упомянутому регистру. Уравновешивание начинается со старшего разряда. В этом разряде вначале устанавливается единица и оценивается знак разности преобразуемого сигнала и уравновешивающего сигнала, формируемого в ЦАП. Если выясняется, что уравновешивающий сигнал меньше преобразуемого, то установленная в старшем разряде единица в дальнейшем сохраняется, а если больше - то то единица сбрасывается, т.е. в дальнейшем в этом разряде будет сохраняться ноль. Далее таким же образом проверяется , нужна ли единица в соседнем младшем разряде регистра. И так, уравновешивание продолжается до тех пор, пока не будут опрошены все разряды регистра, включая, самый младший. Указанная программа уравновешивания реализуется с помощью логических цепей, входящих в состав регистра результата, называемого в данном случае регистром последовательного приближения. На входы этого регистра поступают тактовые импульсы и выходной сигнал компаратора, сравнивающего преобразуемый сигнал с выхода ЦАП.

Широкое распространение однобайтных процессоров вызвало разработку восьмиразрядных аналого-цифровых преобразователей. Таковым, в частности является АЦП AD7819 компании Analog Devices, Inc.

Условно-графическое обозначение АЦП AD7819 показано на рисунке 16. Время преобразования входного сигнала этим АЦП равно 4,5 мкс, ток потребления от одного источника питания 5 В составляет всего лишь 3,5 мА в нормальном режиме и 1 мкА в режиме пониженного энергопотребления. Максимальная рассеиваемая мощность 17,5 мВт. АЦП может работать в автоматическом переходе в режим пониженного энергопотребления: АЦП автоматически выключается в конце преобразования, и включается, когда необходимо снва начать преобразование. АЦП также может работать в высокоскоростном режиме, при котором он не выключатся между преобразованиями. Данный АЦП обеспечивет преобразование напряжения в диапазоне от 0 до в двоичный код, где - опорное напряжение подаваемое на вход 1 АЦП, от 1,2 В до . - напряжение питания, от 2,7 В до 5,5 В, подаваемое на вход 16.

Управление работой АЦП осуществляется с помощью сигналов, подаваемых на входы (выбор кристалла) и (чтение). Вход используется в сочетании с для включения выходов АЦП.

Когда на входе сигнал низкого уровня, а на подается срез, то выходы DB7-DB0 переходят из высокоимпедансного состояния и данные с АЦП передаются на шину данных. Во время преобразования АЦП входного напряжения, на выход 7 АЦП BUSY подается сигнал высокого уровня. Этот сигнал может подаваться на вход прерывания МП. В зависимости от сигнала на входе , АЦП переходит в режим пониженного энергопотребления, либо остается включенным.

Рисунок 4.8 - Входные и выходные сигналы

4.8 Контроллер двигателя

Данная микропроцессорная система управляет положением спутниковой антенны посредством включения-выключения двигателя, его реверса и регулированием его скорости. Данные действия выполняются при помощи контроллера двигателя. В данном проекте я использовал микросхему HIP4020 компании Intersil Corporation.

HIP4020 предназначена для управления направлением, скоростью вращения маломощных двигателей постоянного тока с рабочим напряжением 3В, 5В и 12В (при непосредственном подключении), а также диначического торможения двигателем. Фукциональная схема приведена на рисунке 4.9.

Рисунок 4.9. - Фукциональная схема контроллера

Основные особенности данного контроллера:

максимальный ток нагрузки 0,5А;

напряжение питания от +2,5В до +15В;

ТТЛ/КМОП совместимые входы;

защита от перегрева;

защита от перегрузки по току.

5. Обоснование применения и выбор микропроцессорного комплекта (МПК) и элементной базы

Выбор оптимального МПК для конкретного применения является наименее решаемой из многочисленных проблем развития микропроцессорной техники. Это определяется постоянным ростом количества МПК, расширением области их применения, а так же отсутствием четкой методики, позволяющей сделать однозначный выбор МПК.

Микропроцессор является функционально сложным программно управляемым устройством, выполненным в виде БИС, и характеризуется большим количеством параметров. Поэтому задача выбора оптимального с технической и экономической точек зрения МПК БИС для конкретной задачи является многокритериальной.

При выборе МПК БИС важным является формирование основных требований, предъявляемых к проектируемой аппаратуре. Аппаратура со встроенными микропроцессорами, как правило, должна удовлетворять следующим требованиям:

работа в режиме реального времени;

повышенная надежность, помехозащищенность, простота обслуживания;

наличие фиксированного набора задач, многократно решаемых на протяжении всего срока службы аппаратуры.

Выбор МПК БИС обычно производится с трех основных позиций:

С точки зрения разработки математического обеспечения следует анализировать: разрядность, число и использование регистров общего назначения, набор команд и способы адресации, наличие и организацию стека;

С точки зрения системного проектирования нужно анализировать следующие характеристики МПК БИС: тип архитектуры МП (секционные или однокристальные) и, как следствие этого, тип организации управления (микропрограммное или с жесткой логикой), наличие логически совместимых БИС из других комплектов, быстродействие МП, возможность прерывания и прямого доступа к память, наличие системы автоматизированного проектирования МПС;

С точки зрения разработки аппаратных средств МПС необходимо учитывать: электрическую совместимость БИС, число источников питания и рассеиваемую мощность, размер, тип корпуса и число выводов, диапазон рабочих температур и др.

Комплексный учет всех характеристик МПК БИС весьма затруднителен, так, как одни характеристики относятся к МП как к интегральной схеме, а другие - как к устройству ЭВМ или системы обработки информации.

Одной из основных характеристик, отражающих функциональные возможности МП, может служить его разрядность. Диапазон требуемой разрядности в микропроцессорных системах довольно широк. Так при построении контрольно-измерительных систем и систем сбора данных довольно часто используются 8-разрядные МП, а при построении цифровых фильтров и спектральных анализаторов требуемая разрядность МП возрастает до 32.

Таким образом, исходя из сравнительных характеристик микропроцессорных комплектов приведенных в [1] и учитывая необходимую разрядность микропроцессора, а также задание на курсовое проектирование, остановим свой выбор на микропроцессорном комплекте КМ1821.

В микропроцессорном комплекте КМ1821 центральный процессор вместе с устройством управления реализован в виде отдельной БИС и имеет фиксированную разрядность и встроенную систему команд.

Микропроцессорный комплект серии КМ1821 включает в себя: микропроцессорную БИС КМ1821ВМ85; программируемое устройство ввода-вывода параллельной информации различного формата КМ1821ВВ55; программируемый блок приоритетного прерывания КМ1821ВН59А; программируемое устройство прямого доступа к памяти КМ1821ВТ57; универсальный синхронно-асинхронный программируемый приемопередатчик КМ1821ВВ51А; шинные формирователи КМ1821ВА86, 87; буферные регистры КМ1821ИР82, 83, а также другие микросхемы.

Схемы выполнены по n-МОП технологии, входные и выходные сигналы соответствуют уровням работы ТТЛ-схем. Микро-ЭВМ, построенная на базе комплекта, работает с тактовой частотой до 5 МГц. Схемы программируются с помощью фиксированного набора команд микропроцессорных БИС КМ1821ВМ85.

Микропроцессорная БИС КМ1821ВМ85 представляет собой однокристальный 8-разрядный микропроцессор с двумя магистралями: однонаправленной 16-разрядной адресной магистралью, двунаправленной 8-разрядной магистралью данных, которая мультиплексирована с восемью младщими разрядами адресной шины. Микропроцессорная БИС рассчитана на выполнение логических и арифметических операций с 8-разрядными числами в двоичной и двоично-десятичной системах счисления, а так же операций с двойной разрядностью (с 16-разрядными числами).

Помимо стандартных микросхем, входящих в МПК КМ1821, была использована микросхема ввода-вывода КР580ВВ79 из микропроцессорного комплекта КР580 для ввода информации с клавиатуры и выводы информации на внешний дисплей.

В качестве логических элементов, дешифраторов, используются цифровые микросхемы серии 74HC компании Philips Semiconductors, которые изготавливают по технологии комплементарных металло-оксидных полупроводников (КМОП) и совместимые по уровням сиглатов с ТТЛ-микросхемами. К числу их преимуществ относятся: высокое быстродействие, обширная номенклатура, малая потребляемая мощность, малые габариты.

Все микросхемы ОЗУ различных произодителей в настоящее время унифицированы и имеют практически одинаковые характеристики: быстродействие, габаритные размеры, энергопотребление. Отличия состоят в дополнительных возможностях встраиваемых производителями в свои микросхемы. Например, компания Dallas Semiconductor предлагает энергонезависимые микросхемы статического ОЗУ со встроенными полнофункциональными часами реального времени, способные хранить информацию без источника питания в течение не менее 10 лет. В выполняемом мною курсовом проекте, подобные дополнительные возможности не требуются, поэтому была выбрана стандартная микросхема статического ОЗУ HM6264 компании Hitachi America Ltd. Её основные параметры приведены в главе 3.1 «Выбор типа микросхем памяти и расчет их количества в модулях ОЗУ, ПЗУ и ППЗУ».

Этими же принципами я руководствовался при выборе микросхем ПЗУ и построил блок ПЗУ на микросхемах M27C64A компании SGS-THOMSON Microelectronics.

При построении блока ППЗУ я использовал не стандартные микросхемы EEPROM-памяти, а новые, построенные по ферромагнитной технологии микросхемы FRAM памяти. Данный тип памяти сочетает быстродействие статической памяти и энергонезависимость и надежность EEPROM-памяти. Разработчиком, патентодержателем и основным производителем FRAM памяти является компания Ramtron International Corporation. Микросхема памяти FM1608 этой компании была использована в данном курсовом проекте.

В данной микропроцессорной системе необходимо получать и обрабатывать аналоговый сигнал.Для этого аналоговый сигнал необходимо преобразовать в цифровую форму, в которой МП будет иметь возможность её обрабатывать. Для этой цели используется аналого-цифровой преобразователь, или сокращенно АЦП. Для данного устройства был использован АЦП AD7819 компании Analog Devices, Inc. Это 8-разрядный АЦП напряжения в диапазоне от 0В до Vпит, обеспечивает быстрое 4,5 мкс преобразование, требует только одного опорного напряжения, имеет низкое 10,6 мВт энергопотребление.

По данным технического задания в качестве индикатора должен быть использован жидкокристаллический дисплей. Дисплей должен обеспечивать индикацию текущей угловой координаты антенны, номера спутника,
вида поляризации. Для выполнения данного рода задач выбран модуль MT-10T7 производства Российской фирмы МЭЛТ, который состоит из БИС контроллера управления и ЖК панели. Модуль позволяет отображать 10 знакомест. Сегменты можно включать и выключать независимо друг от друга. Модуль управляется по параллельному 4-х битному интерфейсу. Основные технические характеристики модуля MT-10T7: Напряжение питания 5 В; потребляемый ток 30 мкА; входное напряжение высокого уровня 2.4 ч 5.6 В; входное напряжение низкого уровня -0.6 ч 0.8 В; габаритные размеры модуля 66 x 31 мм; размер цифры 8x4 мм.