Синтез комбинационной схемы по логическим уравнениям

Структурная схема логического (комбинационного) блока, реализующего функции F1, F2, F3. Карта Карно, построение схемы электрической функциональной. Реализация функции F1 на мультиплексоре. Компьютерное моделирование, компоненты Electronics Workbench.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид курсовая работа
Язык русский
Дата добавления 23.09.2013
Размер файла 831,7 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

[Введите текст]

Содержание

Введение

1. Анализ технического задания

2. Проектировочный раздел

2.1 Логический расчёт

2.2 Построение схемы электрической функциональной

2.3 Реализация функции F1 на мультиплексоре

3. Конструкторско-программный раздел

3.1 Выбор элементной базы для схемы электрической принципиальной

3.2 Компьютерное моделирование

3.2.1 Используемые компоненты Electronics Workbench

Заключение

Литература

Введение

Цифровое устройство - это техническое устройство или приспособление, предназначенное для получения и обработки информации в цифровой форме, используя цифровые технологии.

Физически цифровое устройство может быть выполнено на различной элементной базе: электромеханической (на электромагнитных реле), электронной (на диодах и транзисторах), микроэлектронной (на микросхемах), оптической.

В последнее время, ввиду достижений микро- и наноэлектроники, широкое распространение получили цифровые устройства на микроэлектронной элементной базе.

Примерами цифровых устройств являются широко распространённые на сегодняшний день сотовые телефоны, цифровые фотоаппараты, цифровые видеокамеры, веб-камеры, компьютеры, цифровое телевидение, DVD-проигрыватели.

Внедрение микропроцессорной, и вообще цифровой, техники в устройства управления промышленными объектами требует от специалистов самого различного профиля быстрого освоения этой области знания. В процессе разработки функциональных схем цифровых устройств отчетливо выделяются два характерных этапа. На первом этапе, который можно назвать структурным проектированием, заданный неформально алгоритм разработчик представляет в виде последовательности некоторых операторов, таких, как получение результата, счет, преобразование кода, передача информации. При этом он старается использовать ограниченный набор общепринятых операторов. При использовании этих операторов, как правило, алгоритм можно представить довольно небольшим их числом. Структура алгоритма становится обозримой, понятной, легко читаемой и однозначной. На основе полученной структуры алгоритма формулируются технические требования к схемам, реализующим отдельные операторы. По техническим требованиям в качестве функциональных узлов схемы можно применить либо готовые блоки в интегральном исполнении, либо, если таких микросхем в наличии нет, синтезировать их из более простых элементов. Подобный синтез первоначально производится при помощи алгебры логики, после чего по полученным функциям строится эквивалентная схема. Однако, как правило, синтезированные схемы хуже их аналогов в интегральном исполнении. К этому приводят следующие обстоятельства: большее время задержки, большие габариты, большее потребление энергии. Поэтому результативного проектирования цифровых устройств разработчик должен уметь: выбрать наиболее приемлемый вариант решения поставленной задачи, работать с алгеброй логики, знать основные цифровые элементы и уметь их применять, по возможности знать наиболее простые и распространенные алгоритмы решения основных задач. Знание наиболее распространенных инженерных приемов в проектировании устройств позволит в будущем сразу воспользоваться готовой схемой, не занимаясь бесполезной работой. Необходимо заметить, что реализация схемы гораздо сложнее, чем простое решение задачи в алгебре логики и наборе полученной функции из логических элементов. В действительности даже, казалось бы, самые простые элементы, необходимо включать по определенной схеме, знать назначения всех выводов. Необходимо знать, чем различаются элементы в пределах серии. Понимание внутренней логики микросхемы особенно важно именно для специалистов по автоматике и промышленной электронике, поскольку цифровые микросхемы изначально создавались для выполнения строго определенных функций в составе ЭВМ.

В условиях автоматики и радиотехники они часто выполняют функции, не запланированные в свое время их разработчиками, и грамотное использование микросхем в этих случаях прямо зависит от понимания логики их работы. Хорошее знание тонкостей функционирования схем узлов становится жизненно необходимым при поиске неисправностей, когда нужно определить, имеется ли неисправность в данном узле или же на его вход поступают комбинации сигналов, на которые схема узла не рассчитана.

Составление тестов, а тем более разработка самопроверяемых схем также требуют очень хороших знаний принципов работы узлов.

1. Анализ технического задания

Рассмотрим решение задачи конструирования логического (комбинационного) блока, реализующего функции F1, F2, F3.

Логическими или комбинационными называют функциональные узлы, которые построены только на логических элементах и не содержат элементов памяти (триггеров). Состояние логического функционального узла однозначно определяется комбинацией входных сигналов и не зависит от предыдущего состояния. К логическим относятся такие цифровые узлы, как шифраторы, дешифраторы, сумматоры, устройства сравнения (компараторы) мультиплексоры, преобразователи кодов и др.

Каждая из логических функций F1, F2, F3 задана в виде перечня «единиц» в позициях карты Карно для четырех переменных:

F1=(4,5,6,8,9,11,13,15);

F2=(2,4,6,8,9,11,13);

F3=(1,3,5,7,8,10,12).

Необходимо разработать блок, имеющий четыре входа (А, В, С, D), что соответствует переменным хi, и три выхода (Y1,Y2,Y3), соответствующих значениям функций F1, F2, F3.

Для реализации функции F1 на мультплексоре необходимо провести соответствующий расчет и выбрать микросхему, выполняющую функцию мультиплексирования, предназначенную для подключения трех адресных линий.

Блок в силу заданных условий должен состоять из трех узлов имеющих четыре общих входа - А, В, С и D, для приема аргументов функций.

Каждый из узлов реализует одну из заданных функций Fi и имеет выход Yi для передачи значения функции.

выход Y1

выход Y2

выход Y3

Рисунок 1 - Структурная схема проектируемого блока

2. Проектировочный раздел

2.1 Логический расчет

Целью данного расчета является нахождение МДНФ с последующим переводом ее в базис И-НЕ.

Даны три логических уравнения:

F1=(4,5,6,8,9,11,13,15);

F2=(2,4,6,8,9,11,13);

F3=(1,3,5,7,8,10,12).

Прежде чем приняться за реализацию данных функций на логических элементах необходимо выполнить минимизацию булевых функций.

Минимизацию будем выполнять в следующей последовательности:

Составить и заполнить таблицу истинности для данных функций.

Используя методику карт Карно составим упрощенные булевы выражения для функций F1, F2, F3. Составим МДНФ и проведем их анализ.

По результатам анализа выясним, возможны ли дальнейшее преобразования функций. Для перевода полученных МДНФ в требуемый базис воспользуемся правилом де Моргана. Перевод в фиксируемый базис необходим для унификации процесса проектирования, что позволяет использовать микросхемы определенной серии с фиксированными электрическими и эксплуатационными параметрами, что в свою очередь заметно упрощает процесс проектирования и создания схемы электрической принципиальной.

В результате логического расчета получим готовые к схемной реализации функции, эквивалентные исходным функциям F1, F2 и F3.

Изображаем и заполняем таблицу истинности для функций F1, F2 и F3.

Таблица 1 - Таблица истинности функций F1, F2 и F3

A

B

C

D

F1

F2

F3

0

0

0

0

0

0

0

0

0

0

1

0

0

1

0

0

1

0

0

1

0

0

0

1

1

0

0

1

A

B

C

D

F1

F2

F3

0

1

0

0

1

1

0

0

1

0

1

1

0

1

0

1

1

0

1

1

0

0

1

1

1

0

0

1

1

0

0

0

1

1

1

1

0

0

1

1

1

0

1

0

1

0

0

0

1

1

0

1

1

1

1

0

1

1

0

0

0

0

1

1

1

0

1

1

1

0

1

1

1

0

0

0

0

1

1

1

1

1

0

0

По результатам составления таблицы построим карты Карно размерности четыре на четыре, при помощи которых будем проводить минимизацию данных функций.

Заполним карты Карно для функций F1 и запишем упрощенное булево выражение:

F1=(0,1,3,7,9,12,13,15)

CD

CD'

C'D'

C'D

AB

1

1

AB'

1

1

1

A'B'

A'B

1

1

1

Рисунок 2 - Карта Карно для функции F1

F1мднф = BD' + AB'C' + AD

Заполним карту Карно для функций F2 и запишем упрощенное булево выражение:

F2=(2,4,6,8,9,11,13)

CD

CD'

C'D'

C'D

AB

1

AB'

1

1

1

A'B'

1

A'B

1

1

Рисунок 3 - Карта Карно для функции F2

логический блок карно карта

F2мднф = A'BD'+A'CD'+AB'C'+AB'D+AC'D

Заполним карту Карно для функции F3 и запишем упрощенное булево выражение:

F3=(1,3,5,7,8,10,12).

CD

CD'

C'D'

C'D

AB

1

AB'

1

1

A'B'

1

1

A'B

1

1

Рисунок 4 - Карта Карно для функции F3

F3мднф = A'D+AB'D'+AC'D'

Проводим анализ на наличие одинаковых слагаемых в составе выражений всех МДНФ, что необходимо учитывать при построении схемы электрической функциональной, а именно чтобы избежать дублирования логических элементов, выполняющих идентичные операции с идентичными переменными.

Для реализации функций на логических элементах «И-НЕ» необходимо привести функции F1, F2, F3 к базису «И-НЕ»:

F1 = ((BD')' * (AB'C')' * (AD)')'

F2 = ((A'BD')' * (A'CD')' * (AB'C')' * (AB'D)' * (AC'D)'

F3 = ((A'D)' * (AB'D')' * (AC'D')'

2.2 Построение схемы электрической функциональной

Любая сколь угодно сложная логическая функция может быть реализована на наборе логических элементов И, ИЛИ, НЕ. В этом смысле такой набор элементов называют функционально полным. Однако, как правило, в составе серий цифровых микросхем имеются элементы И- НЕ либо ИЛИ - НЕ, а также более сложные логические элементы И - ИЛИ - НЕ. Любой логический узел можно построить на микросхемах одной выбранной серии. В составе серий обычно находятся логические микросхемы, содержащие элементы с разным числом входов, с различной нагрузочной способностью, допускающие увеличение числа входов, имеющие возможность объединения по выходу с другими элементами и т. д.

Такое разнообразие логических элементов в составе серии позволяет выбрать из них наиболее подходящие для конкретного цифрового устройства и тем самым обеспечить наилучшие электрические и конструктивно-технологические показатели.

Логическая микросхема как функциональный узел может состоять из нескольких логических элементов, каждый из которых выполняет одну - две или более из перечисленных логических операций и является функционально автономным, т. е. может использоваться независимо от других логических элементов микросхемы. Конструктивно логические элементы объединены единой подложкой и корпусом и, как правило, имеют общие выводы для подключения источника питания.

Проведя анализ полученных МДНФ можно утверждать, что для построения схемы электрической функциональной будут использованы логические элементы 2И-НЕ, 3И-НЕ и 4И-НЕ. Схему можно реализовать с использованием шины, где входные переменные A,B,C,D поступают по цепям с одной стороны шины, а с другой стороны выходят цепи, идущие непосредственно к логическим элементам схемы.

2.3 Реализация функции F1 на мультиплексоре

Назначение мультиплексоров (от англ. multiрlех - многократный) - коммутировать в желаемом порядке информацию, поступающую с нескольких входных шин на одну выходную. С помощью мультиплексора осуществляется временное разделение информации, поступающей по разные каналам.

Мультиплексоры обладают двумя группами входов и одним, реже двумя взаимодополняющими выходами. Одни входы информационные, а другие служат для управления. К ним относятся адресные и разрешающие (стробирующие) входы. Если мультиплексор имеет n адресных входов, то число информационных входов будет 2n. Набор сигналов на адресных входах определяет конкретный информационный вход, который будет соединен с выходным выводом. Так, для передачи на выход данных от канала номер 9 следует на входе установить двоичный код адреса -1001.

Разрешающий (стробирующий) вход управляет одновременно всеми информационными входами независимо от состояния адресных входов. Запрещающий сигнал на этом входе блокирует действие всего устройства. Наличие разрешающего входа расширяет функциональные возможности мультиплексора, позволяя синхронизировать его работу с работой других узлов. Разрешающий вход употребляется также для наращивания разрядности мультиплексоров.

Рассмотрим мультиплексор - селектор данных типа «1 из 8», условное обозначение, которого показано на рисунке 6. С левой стороны селектора имеется восемь информационных входов, пронумерованных цифрами от 0 до 7, и три селекторных входа в нижней части селектора данных, обозначенных А, В и С. Выход селектора - W.

Рисунок 2 - Условное обозначение мультиплексора (селектора) данных «1 из 8»

Основное назначение мультиплексора (селектора данных) - пересылка данных с определенного входа (от 0 до 7) на выход (W). Выбор того входа, с которого пересылаются данные, определяется двоичным кодом, поступающим на селекторные входы.

Для реализации комбинационной схемы, заданной функцией F1, на мультиплексоре воспользуемся методом расширения алфавита настройки, для чего необходимо использовать адресные входы в качестве входов данных и, для данного случая, вынести одну переменную(D) для подачи на информационные входы в качестве литерала.

Реализуем функцию F1 на мультиплексоре. Составим таблицу истинности для функции F1.

Таблица 3 - Реализация функции F1 на мультиплексоре

A

B

C

D

F

DX

0

0

0

0

0

D0 = 0

0

0

0

1

0

0

0

1

0

0

D1 = 0

0

0

1

1

0

0

1

0

0

1

D2 = 1

0

1

0

1

1

0

1

1

0

1

D3 = D'

0

1

1

1

0

1

0

0

0

1

D4 = 1

1

0

0

1

1

1

0

1

0

0

D5 = D

1

0

1

1

1

1

1

0

0

0

D6 = D

1

1

0

1

1

1

1

1

0

0

D7 = D

1

1

1

1

1

Согласно таблице строим функциональную схему:

Рисунок 3 - Реализация функции F1 на мультиплексоре

Для реализации функции F1 на мультиплексоре используем микросхему 74151, представляющую собой селектор-мультиплексор на 8 каналов со стробированием.

Рисунок 4 - Микросхема 74151

Схема электрическая принципиальная построения функции F1 на микросхеме 74151изображена на соответствующем чертеже.

3. Конструкторско-программный раздел

3.1 Выбор элементной базы для схемы электрической принципиальной

В качестве элементной базы будем использовать микросхемы серии 7400. Серия 7400 содержит сотни устройств, обеспечивающих функции от базовых логических операций, триггеров, счётчиков, до шино-передатчиков специального назначения и арифметико-логических устройств. Сегодня поверхностно-монтируемые КМОП версии 7400 серии используются в потребительской электронике и в качестве согласовывающей логики в компьютерах и промышленной электронике. Быстрейшие элементы выполняются только для поверхностного монтажа. Устройства в DIP-корпусах много лет широко использовались в промышленности, теперь их применяют для быстрого прототипирования и обучения, оставаясь доступными для многих устройств. Используемые интегральные микросхемы серии 7400 показаны в перечне элементов.

Выбор требуемых микросхем осуществляется по схеме электрической функциональной. Исходя из данной схемы определяется необходимое количество различных элементов базиса «И-НЕ», в свою очередь элементы с большим количеством входов могут быть задействованы в качестве элементов с меньшим количеством входов, если это приводит к минимизации схемы электрической принципиальной, а также уменьшает количество типоразмеров используемых интегральных схем.

Для элементов базиса «И-НЕ» возможны следующие способы фиксации неиспользуемых входов:

- подача значения логической единицы на неиспользуемый вход;

- подача значения какого-либо используемого сигнала параллельно на неиспользуемый вход.

Выбор любого из способов определяется на этапе разработки схемы электрической принципиальной и зависит от ряда конструкторско-технологических факторов.

Согласно анализу схемы электрической функциональной, в схеме электрической принципиальной необходимо будет использовать 9 микросхем 7400. Также необходим источник питания +5В.

Рисунок 5 - Микросхема 7400

Составление схемы электрической принципиальной на базе микросхем серии 7400 осуществляется в соответствии с правилами и нормами составления электрических схем, сама же схема представлена на чертеже.

3.2 Компьютерное моделирование

Компьютерное моделирование представляет собой симуляцию работы составленной электрической принципиальной схемы в программе Electronics Workbench (EWB) либо в других программах, позволяющих создание виртуальных электрических схем.

EWB позволяет достаточно легко и быстро собирать схемы разной степени сложности. Наглядность представления способствует лучшему усвоению материала, а кроме того, позволяет получить первичные навыки работы с инженерным программным пакетом.

3.2.1 Используемые компоненты Electronics Workbench

Для того, чтобы собрать электрическую принципиальную схему, будем использовать следующие компоненты EWB:

Заземление

Компонент "заземление" имеет нулевое напряжение и таким образом обеспечивает исходную точку для отсчета потенциалов.

Источники напряжения +5В

Используя этот источники напряжения, можно устанавливать фиксированный потенциал узла +5 В или уровень логической единицы.

Соединяющий узел

Узел применяется для соединения проводников и создания контрольных точек. К каждому узлу может подсоединяться не более четырех проводников.

После того, как схема собрана, можно вставить дополнительные узлы для подключения приборов.

Библиотека DIGITAL ICs

В состав библиотеки DIGITAL ICs входят микросхемы 74 серии ТТЛ (аналоги отечественных серий: LS - 555, F-1531, ALS-1533, AC-1554, HC-1564, ACT-1594).

Word Generator

Word Generator - генератор логических сигналов, позволяет выводить на 16 выходов различные комбинации логических сигналов.

Logic Analyzer

Logic Analyzer - логический анализатор, позволяет наблюдать временные диаграммы до 16-ти логических сигналов.

Чтобы собрать электрическую схему, нужно:

1. Поместить необходимый компонент на рабочее поле.

Для этого нужно: щелчком мыши выбрать соответствующую библиотеку элементов, подвести курсор мыши на нужную кнопку в библиотеке элементов и, нажав левую кнопку мыши и не отпуская ее, перетащить элемент на рабочее поле. Рядом с элементом будут отображены его параметры по умолчанию, которые в процессе работы могут быть изменены пользователем.

2. Соединить элементы друг с другом.

Для этого нужно подвести курсор мыши к выводу элемента до появления маленького черного кружочка. Нажав левую кнопку мыши, подвести курсор к другому выводу до появления черного кружочка. После этого кнопку мыши можно отпустить.

Для соединения нескольких проводников провод от вывода элемента подводится к другому проводу до появления кружочка и отпускается кнопка мыши или ставится точка из библиотеки элементов BASIC.

При использовании в схеме микросхем, подключение источника питания и земли обязательно.

Собранная схема электрическая принципиальная изображена на рисунке 6.

Рисунок 6 - Схема электрическая принципиальная

Генератор слов используемый при симуляции изображен на рисунке 7.

Рисунок 7 - Генератор слов

Процесс компьютерного моделирования непосредственно представлен на рисунке 8, где изображен логический анализатор, отображающий режим работы составленной схемы.

Рисунок 8 - Логический анализатор

Исходя из сравнения графиков логического анализатора и значений таблицы истинности функций F1, F2, F3 можно сделать вывод, что схема электрическая принципиальная собрана верно и работает в нужном режиме, который соответствует теоретическим расчетам.

Заключение

В данном курсовом проекте был разработан функциональный блок, имеющий четыре входа и три выхода, реализующий три логических функции: F1, F2, F3. Функция F1 построена на основе мультиплексора восемь к одному (микросхема 74151), функции F2 и F3 - на микросхемах 7400 (4 И-НЕ). При разработке функционального блока был использован метод компьютерного моделирования с использованием программного пакета Electronic Workbench (EWB), позволяющим легко и быстро проектировать электрические схемы любой сложности. Применение САПР AutoCAD значительно сократило трудоёмкость проектирования и подготовки чертежей электрических схем.

Литература

1. Симоненко А.В. Проектирование цифрового устройства. - Киев: СГУ, 2009.

2. Фещенко Т.И., Сычева Ю.С., Образцова О.Н., Василевская Н.И. Оформление курсовых и дипломных проектов: методические указания для студентов специальности 1-08 01 01-02 «Профессиональное обучение. Радиоэлектроника» и учащихся специальностей 2-39 02 02 «Проектирование и производство РЭС», 2-41 01 31 «Микроэлектроника», 20-40 02 02 «Электронные вычислительные средства», 2-39 02 31 «Техническая эксплуатация РЭС». - Мн.: МГВРК, 2006.

3. Шило В.Л. Популярные цифровые микросхемы: справочник, - Москва; металлургия, 1988.

4. Орнадский П.П. Автоматические измерения и приборы. - К.; Техника,1990.

5. Якубовский С.В., Нильсон Л.И., Кулешова В.И. Цифровые и аналоговые интегральные микросхемы: Справочник / Под ред. С.В. Якубовского. - М.: Радио и связь, 1990.

Размещено на Allbest.ru


Подобные документы

  • Основные аксиомы, теоремы, тождества алгебры логики. Переключательные функции. Расчет комбинационной логической схемы по заданной переключательной функции. Минимизация переключательных функций с помощью карт Карно. Скобочные формы логических уравнений.

    реферат [1,2 M], добавлен 24.12.2010

  • Методика составления и минимизации логических функций. Синтез комбинационного устройства на логических элементах и мультиплексоре. Логическая функция в виде СДНФ, преобразование функции в минимальный базис ИЛИ-НЕ. Проектирование устройства с памятью.

    курсовая работа [964,1 K], добавлен 27.09.2012

  • Требования к блочным шифрам. Основные операции, используемые в блочных шифрах. Синтез схемы логического устройства, реализующего операцию перестановки. Разработка структурной схемы одного раунда шифрования. Синтез логической схемы блока управления.

    курсовая работа [1,6 M], добавлен 16.02.2012

  • Получение канонической формы представления логических функций. Минимизация совершенной дизъюнктивной нормальной формы функций методами Карно и Кайва. Моделирование схемы преобразователя двоичного кода в код индикатора с помощью Electronics Workbench.

    курсовая работа [1,7 M], добавлен 14.12.2012

  • Структурная схема разрабатываемого устройства. Синтез схемы блока АЛУ и блока признаков результата. Номинальные значения параметров компонентов. Открытие созданной принципиальной схемы. Анализ переходных процессов. Выполнение логических операций.

    дипломная работа [1,5 M], добавлен 29.09.2014

  • Синтез функциональной схемы. Строение функциональной схемы. Выбор элементной базы и реализация функциональных блоков схемы. Назначение основных сигналов схемы. Описание работы принципиальной схемы. Устранение помех в цепях питания. Описание программы.

    курсовая работа [85,7 K], добавлен 15.09.2008

  • Синтез комбинационных схем. Построение логической схемы комбинационного типа с заданным функциональным назначением в среде MAX+Plus II, моделирование ее работы с помощью эмулятора работы логических схем. Минимизация логических функций методом Квайна.

    лабораторная работа [341,9 K], добавлен 23.11.2014

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.