Прибор для измерения и контроля температуры газовой смеси

Основное содержание фазы выборки состоит в считывании первого байта (слова) команды из памяти МС и его ввод в специальный регистр команд IR (Instruction Register). Считывание байта (слова) происходит по адресу, хранящемуся в программном счетчике PC. Одновременно с этим содержимое PC увеличивается на 1 или 2, указывая на следующий элемент объектного кода. Фаза выборки одинакова для всех команд.

Фаза исполнения состоит в дешифрации содержимого IR и выполнении действий, определяемых этим содержимым. Состав и порядок действий фазы исполнения для каждой команды свой. Она также может включать считывание дополнительных байтов (слов) команды и соответствующего изменения PC, несколько дополнительных обращений к памяти программ и (или) данных для выборки операндов и размещения результата, циклы обращения к портам ВВ IOSEG.

В целом работа МС заключается в следующем. При включении источника питания или нажатии клавиши сброса RESET управление аппаратно передается на стартовый адрес памяти программ. Выбирается и исполняется первая команда, по результатам которой управление передается другой и т. д. При приеме специальной команды останова HLT МС приостанавливает свою работу до следующего пуска.

4.3 Структура типовой микросистемы

Магистраль микросистемы. На физическом уровне ЦП взаимодействует с памятью и подсистемой ВВ через единый набор системных шин -- внутрисистемную магистраль рисунок. 4.3.1, в общем случае состоящую из:

- шины данных DB (Data Bus), по которой производится обмен данными между ЦП, памятью и подсистемой ВВ;

- шины адреса АВ (Address Bus), используемой для передачи адресов ячеек памяти и портов ВВ, к которым осуществляется обращение;

- шины управления СВ (Control Bus), реализующей функцию управления циклами обмена и работой системы.

Этот же набор шин применяется и для организации канала ПДП. Магистраль такого типа носит название трехшинной с раздельными шинами передачи адреса и данных. Примером внутрисистемной магистрали с тремя шинами служит широко распространенная магистраль И41 и ей подобные.

Физическое совмещение линий связи ЦП с памятью и подсистемой ВВ было необходимым в связи с технологической особенностью производства БИС -- ограниченным числом физических выводов, допустимых на кристалле. До середины 80-х гг. стандартная микропроцессорная БИС имела около 40 выводов, через которые требовалось связаться как с памятью, так и с подсистемой ВВ.

Рисунок 4.3.1-МикроЭВМ с трехшинной магистралью

Рисунок 4.3.2-МикроЭВМ с двухшинной магистралью

В некоторых МС с целью дальнейшего сокращения ширины физической магистрали вводят совмещенную шину адреса/данных AD (Address/Data Bus), по которой передаются как адреса, так и данные рисунок 4.3.2. Этап передачи адресной информации отделен по времени от этапа передачи данных и стробируется специальным сигналом ALE (Address Latch Enable), который включен в состав СВ. Данную магистраль обычно называют двухшинной с совмещенными шинами передачи адреса и данных. В качестве примера магистрали последнего типа можно привести внутрисистемную магистраль, формируемую в МП К1821ВМ85А, а также хорошо известную магистраль МПИ (межмодульный параллельный интерфейс) микросистем на базе БИС серии К1801.

Входящий в состав шины управления сигнал ALE используется для разделения функций, выполняемых совмещенной шиной AD. Для этой цели обычно служит срез ALE (переход из состояния 1 в 0), по которому присутствующая на шине AD адресная информация должна быть принята во внешний адресный регистр. При напряжении низкого уровня (0) на линии ALE шина AD выполняет функцию передачи данных.

Обычно каждый модуль МС с двухшинной магистралью, будь то модуль памяти или ВВ, содержит локальный адресный регистр RG, который представлен на рисунке. 4.3.2, или -другие средства для запоминания адресной информации по срезу ALE. Для фиксации адресной информации может быть использован и один общий регистр рисунок. 4.3.3, в результате ЦП с двухшинной магистралью преобразуется в подобный ему ЦП с тремя раздельными шинами. Построенная таким образом система относится уже к классу трехшинных МС.

Циклы обращения к магистрали. Физический обмен данными через магистраль выполняется словами или байтами в виде следующих друг за другом, обращений к каналу. За один цикл обращения к магистрали между ЦП, памятью и подсистемой ВВ передается одно слово или байт. Существует несколько типовых циклов обмена. Среди них чтение памяти и запись в память. При изолированном ВВ добавляются чтение порта ВВ и запись в порт ВВ. В случае архитектуры гарвардского типа, когда памяти программ и данных физически разделены, вводится также цикл чтения памяти программ. При двухшинной организации МС для увеличения пропускной способности системной магистрали применяется комбинированный обмен типа чтение-запись в память, связанный с однократной передачей адреса в начале цикла обмена.



Рисунок 4.3.2-Схема фиксации адреса (а) и временные диаграммы ее работы

Рассмотренный выше командный цикл состоит из ряда циклов обращения к магистрали. Если командный цикл образует основное неделимое действие для программиста, то цикл обращения к магистрали является главным звеном работы МС.

Рисунок 4.3.3-Циклы чтения (а) и записи (б) трехшинной магистрали

Здесь обобщенный строб RD или WR может быть заменен любым другим с соответствующим, направлением передачи данных. В случае МС с совмещенной шиной AD в состав шины управления добавляется сигнал ALE. Сигналы управления выбором М/Ю и COD могут рассматриваться как расширение адресной информации, поэтому на них обычно накладываются те же временные ограничения, что и на адрес.

На диаграмме рисунок 4.3.3, выходные данные истинны в момент окончания строба RD, тогда как формируемые ЦП выходные данные истинны в течение действия сигнала WR. Магистрали с такими характеристиками применяются в простых МС, так как в них для вывода данных используются упрощенные выходные фиксирующие схемы со статическим входом синхронизации. Разработанные с расчетом на потенциальную запись периферийные БИС относятся к приборам первого поколения.

Улучшение скоростных характеристик МС потребовало перехода к магистралям, в которых истинность как входных, так и выходных данных гарантируется только в момент окончания стробов RD и WR, генерируемых с упреждением. Это, в свою очередь, усложнило организацию периферийных модулей и привело к необходимости применения выходных фиксирующих схем двухтактного типа или с динамическим входом синхронизации.

Стробы с новыми временными ограничениями получили название улучшенных или модифицированных. Для их обозначения будем использовать букву A (Advance), стоящую впереди типового имени. Так, стробы улучшенного типа AWR, AMWC и AIOWC можно считать расширенными по сравнению с типовыми WR, MWTC и IOWC. Периферийные модули, спроектированные для работы с модифицированными стробами, относятся к усовершенствованным приборам второго поколения.

Из представленных на рисунке 4.3.3 временных диаграмм следует, что периферийные модули, такие как память или подсистема ВВ, успевают отреагировать на стробы RD и WR. В этом случае говорят о синхронном режиме работы системной магистрали, который обеспечивает безусловную передачу данных со скоростью, определяемой ЦП.

В некоторых случаях, например когда в МС используются медленно работающие модули или некоторые из модулей еще не готовы к очередному обмену по ряду причин, не зависящих от ЦП, длительности стробов RD и WR могут оказаться недостаточными для правильного выполнения операции обмена со стороны периферийного модуля. Тогда для организации надежного завершения магистральной операции в состав шины управления, вводят специальную линию ХАСК (Exchange Acknowledge), служащую для передачи сигнала подтверждения обмена.

В каждом цикле обращения к каналу перед окончанием строба RD или WR ЦП проверяет линию ХАСК, контролируя установку сигнала подтверждения обмена. При подтверждении обмена ЦП завершает операцию на магистрали, в противном случае он переходит в состояние ожидания подтверждения WAIT, в котором остается до установления сигнала ХАСК рисунок 4.3.4. В состоянии WAIT ЦП тестирует линию ХАСК с периодом, равным, например, периоду следования импульсов CLK, формируемых генератором тактовых импульсов (ГТИ) процессора. Организованный таким образом обмен называется асинхронным режимом работы системной магистрали. На практике встречаются магистрали как с синхронным, так и асинхронным доступом.

Классическая организация магистрали с асинхронным доступом предполагает, что сигнал подтверждения ХАСК устанавливается в 1 выбранным периферийным модулем во время операции обмена и снимается после ее завершения (пассивная по умолчанию магистраль). Этой ситуации соответствуют временные диаграммы с низкими начальным и конечным уровнями напряжения сигнала ХАСК рисунок 4.3.4. Классическая организация свойственна большим МС. Для достижения максимальной производительности без состояния WAIT периферийные модули должны успевать возвращать сигнал подтверждения к моменту первой его проверки. Задержки ответа приводят к появлению состояний WAIT и снижению скорости обмена.

Существует еще один вариант организации асинхронного доступа, который предполагает изначальную готовность модулей к синхронному доступу. Этому варианту соответствуют диаграммы на рисунке 4.3.4 с высокими начальным и конечным уровнями напряжения сигнала ХАСК. Устройство, не отвечающее требованиям синхронного доступа, должно устанавливать сигнал ХАСК в О до момента первого его тестирования, что приведет к переводу ЦП в состояние WAIT и приостановкеоперации обмена. Такое решение характерно для небольших однопроцессорных МС, так как позволяет максимально сократить объемлогики подтверждения обмена.

Внутри МС или в связанной с ней внешней среде могут возникать разнообразные события. Временные диаграммы требуют ее немедленной реакции на свое появление, т. е. временной приостановки процесса обработки основной программы, и выполнения другой, предназначенной для обслуживания возникшего события. Реакция МС на событие завершается возвратом к основной программе. Так как состав и моменты возникновения этих событий заранее не известны, то процессы их обслуживания не могут быть учтены при составлении основной программы и должны выполняться параллельно и скрытно для нее.

Рисунок 4.3.4-Временные диаграммы цикла чтения-записи с подтверждением обмена.

Процесс обслуживания событий называется прерыванием программы. Каждое прерывающее программу событие сопровождается генерацией специального сигнала IRQi (Interrupt Request), i=0, 1, ..., который называется радиальным запросом прерывания, а вызываемые им программы -- программами обслуживания прерываний. Аппаратные и программные средства, ответственные за организацию прерываний, образуют систему прерываний.

Часто в процессе связывания запроса на прерывание с программой его обслуживания участвует не только ЦП, но и периферийные модули МС. В этом случае ЦП получает общий сигнал запроса на прерывание INTR, называемый векторным запросом и свидетельствующий о появлении одного или нескольких радиальных запросов IRQi, и переходит к выполнению специального машинного цикла -- цикла ввода вектора прерывания. Этот цикл состоит во вводе некоторой информации, однозначно связанной с номером i радиального запроса IRQi, которая используется ЦП для перехода к соответствующей программе обслуживания. В общем случае можно считать, что цикл ввода вектора прерываний подобен обычному циклу ввода данных, за исключением того, что сигнал IORC заменяется стробом подтверждения прерывания INTA (Interrupt Acknowledge). Это еще один типовой сигнал, входящий в состав шины СВ.

Прерывания изменяют общее состояние МС и могут влиять на ход выполнения основной программы. Однако их влияние не является прямым, так как осуществляется через размещаемые в памяти структуры данных--области взаимодействия. Основная программа взаимодействует с программами обслуживания прерываний, считывая и модифицируя данные в этих областях. В остальном она создается и выполняется независимо от программ обслуживания, при этом прерывания рассматриваются как параллельно развивающийся изолированный процесс, контролирующий состояние области взаимодействия. Взаимодействие основной программы с процессом прерываний, связанное с получением внешней информации, подобно ВВ данных, поэтому система прерываний может рассматриваться как составная часть системы ВВ.

К рассмотренным выше циклам обращения к магистрали обычно добавляют еще два: пуска и останова, обеспечивающие запуск и соответственно останов МС. Они реализуют граничные точки основного алгоритма работы МС.

Типовые структуры МС. Память и подсистема ВВ включают отдельные функционально законченные модули, состав и организация которых раскрывают структуру соответствующей подсистемы. В представленной на рисунке 4.3.5, а МС магистрального типа эти модули выполняются так, чтобы имелась возможность их подключения непосредственно к единой внутрисистемной магистрали. По такому магистралъно-модульному принципу построено большинство современных МС.

Рисунок 4.3.5-Типовые структуры МС: а -- магистральная; б--магистрально-каскадная; в--магистрально-радиальная

В подсистеме памяти можно выделить модули постоянного запоминающего устройства (ПЗУ), используемые для хранения программ и констант. Они являются важнейшими компонентами организации такого класса МС, как программируемые микроконтроллеры (МК). При этом емкость ПЗУ может быть достаточно большой. Ко второму типу входящих в подсистему памяти стандартных модулей относятся оперативные запоминающие устройства (ОЗУ), предназначенные для хранения переменных и загружаемого извне объектного кода. Микроконтроллеры обычно имеют ОЗУ незначительных размеров, тогда как микро ЭВМ общего назначения должны иметь ОЗУ достаточно большой емкости.

В составе подсистемы ВВ также можно выделить ряд функционально законченных устройств, которые оформляются в виде модулей, подключаемых непосредственно к единой магистрали МС. В простейшем случае это адресуемые ЦП буферные схемы и регистры подсистемы ВВ -- порты. Более сложные программно-управляемые подсистемы ВВ, содержащие блоки портов, получили название периферийных адаптеров (ПА). В случае, когда средства ВВ предназначаются для управления специальным внешним оборудованием и реализации специальных функций ВВ, их называют периферийными контроллерами.

Наиболее сложными из современных средств обмена с внешними устройствами ВВ считаются сопроцессоры ВВ, которые работают по собственным программам, хранящимся в памяти МС, и по сути дела представляют собой отдельные МС.

Модули подсистем памяти и ВВ, реализуемые по магистральной или радиальной схеме, образуют магистрально-каскадные или магистрально-радиалъные структуры МС, приведенные на рисунке 4.3.5, б, в. В состав этих структур включаются специальные контроллеры шин, основное назначение которых -- реализовать приоритетные соотношения при использовании магистрали.

В каждый момент времени на магистрали допускается только один активный модуль, в распоряжение которого отдаются все ресурсы магистрали. В простейших системах роль активного модуля всегда выполняет ЦП, который и организует управление магистралью. В более сложных системах со многими активными модулями (параллельно работающими другими ЦП, арифметическими или периферийными сопроцессорами, контроллерами ПДП) магистраль распределяется между ними в соответствии с последовательностью запросов на захват магистрали и приоритетными соглашениями. Эта задача возлагается на арбитра системной магистрали. В системах средней сложности функции арбитра выполняет МП.

Использование в МС единой магистрали обеспечивает выполнение за один рабочий цикл одной операции обмена данными между двумя (в общем случае любыми) модулями системы, например чтения командного слова или слова данных из памяти в МП, выдачи данных из процессора в порт подсистемы ВВ или наоборот и т. д.

4.4 Регистры микропроцессора

Функциональная неоднородность регистров. Регистровую область или набор программно-доступных регистров RSEG можно рассматривать как скоростное ОЗУ малой емкости, входящее в состав МП. Набор используется для временного хранения данных и адресной информации, контролируемых программистом. Число регистров колеблется от 4 до 32. Короткая адресация регистровой области и быстрый доступ к ней обеспечивают создание эффективно исполняемых программ.

Регистры МП функционально неоднородны: одни служат для хранения данных или адресной информации, другие -- для управления работой ЦП. В соответствии с этим все регистры можно разделить на регистры данных, указатели и регистры специального назначения. Регистры данных участвуют в арифметических и логических операциях в качестве источников операндов и приемников результата, адресные регистры или указатели используются для вычисления адресов данных и команд, расположенных в основной памяти. Специальные регистры служат для индикации текущего состояния ЦП и управления режимами его работы.

Функциональная специализация регистров определяется системой команд. При слабой специализации часть регистров обычно применяется для хранения как операндов, так и адресов. Их называют регистрами общего назначения (РОН).

Функциональная неоднородность RSEG связана с широким использованием неявной (подразумеваемой) адресации регистров, которая, в свою очередь, определяется стремлением к созданию коротких программ. Функциональная специализация затрудняет программирование, так как требует учета особенностей организации регистрового набора, присущих данному МП. Однако в результате объектный код команд исполняется быстрее и для его хранения требуется меньшая память.

На уровне символического кодирования команд для прямой ссылки на конкретные регистры МП им присваиваются имена, например А, В, С, D, SP, X, WP или RO, Rl, R2 и т. д. Обычно эти имена отражают функциональное назначение регистра и способствуют пониманию символьных команд.

Адресные регистры. Ряд функций, которые возлагаются на RSEG, распределяются между регистрами МП. Так, для реализации различных методов непрямой (вычисляемой) адресации данных в составе блока регистров применяются адресные регистры-указатели. Регистр косвенного адреса DP (Data Pointer) содержит непосредственно адрес операнда, регистр базы ВР (Base Pointer) используется для хранения начальных адресов массивов и записей, содержимое индексного регистра X (Index) является относительным адресом (индексом) операнда рисунок 4.4.1. Среди адресных регистров следует также отметить регистры автоинкрементной и автодекрементной адресации, которые автоматически увеличивают или уменьшают свое состояние до или после выполнения операции доступа в соответствии с длиной адресуемого ими операнда, и регистры расширения адресного пространства или указатели сегментов и страниц.



Рисунок 4.4.1-Адресные регистры МС.

Рисунок 4.4.2-Операции PUSH (а) и POP (б) типового стека.

Очень важной является функция хранения адреса следующего подлежащего выборке элемента программной последовательности. Эту функцию выполняет программный счетчик PC. Большая часть команд выполняется последовательно в порядке возрастания адресов памяти. Во время выборки очередной команды содержимое PC увеличивается на 1 или 2 для указания следующего байта или слова в последовательности команд. Процесс адресации следующего элемента командной последовательности, как правило, осуществляется неявно. Поэтому функция PC возлагается на конкретный регистр, содержимое которого автоматически инкрементируется после очередной выборки элемента командной последовательности. Изменение последовательности процесса выборки команд осуществляется специальными командами передачи управления, связанными с загрузкой PC адресом, отличным от адреса следующей команды. В системах с предварительной выборкой команд каждый переход также связан с очисткой буфера предварительной выборки. Регистр PC относится к классу указателей с автоинкре-ментированием.

Частным случаем регистра с автомодификацией является указатель стека SP (Stack Pointer). Он необходим для организации системного стека SSEG, который предназначен для хранения адресов возвратов и состояний процессора при вызове подпрограмм и обслуживании прерываний. Стек может также использоваться для временного хранения локальных переменных и передачи входных или выходных параметров при вызова подпрограмм.

Стек--это область памяти с доступом типа «последний пришел -- первый вышел» или LIFO (Last Input -- First Output). Стек обычно заполняется в сторону уменьшения адресов, при этом указатель стека показывает на последнюю заполненную ячейку стека -- вершину стека TOS (Top of Stack). Такой стек называется типовым, так как именно он применяется в большинстве МС. При записи в стек нового элемента данных (операция PUSH) содержимое SP уменьшается на 1 или 2 в зависимости от длины элемента (байт или слово) и затем используется в качестве адреса новой вершины, в которую заносится элемент. При считывании элемента данных из стека (операция POP) сначала считываете содержимое TOS, а затем содержимое SP увеличивается на 1 или 2 для. адресации новой вершины стека. Работа стека показана на рисунок 4.4.2. Исключительные удобства, предоставляемые стеком при вызове подпрограмм, привели к тому, что практически все современные МП имеют средства для его построения в виде SP.

При использовании стека для хранения локальных переменных и обмена параметрами между вызываемой и вызывающей процедурой может оказаться полезным специальный адресный регистр, указывающий на начало области параметров в стеке рисунок 4.4.1. Регистр с таким функциональным назначением называется указателем кадра FP (Frame Pointer). Действительно, значение SP непрерывно меняется, поэтому применять его в качестве точки отсчета при доступе к данным в стеке крайне неудобно. Процедуру доступа можно значительно упростить, если функцию точки отсчета отдать специально зарезервированному для этой цели указателю FP, который принадлежит к классу базовых регистров.

Регистры данных. Наиболее типичным представителем регистров данных является аккумулятор A (Accumulator), который используется для временного хранения исходных операндов и промежуточных результатов. С аккумулятором связано большинство команд арифметической и логической обработки. Ссылка на него, как правило, производится неявно с помощью кода операции:

Рисунок 4.4.3-Типовые составы RSEG: а -- с аккумулятором; б -- с регистрами общего назначения; в -- с рабочими областями; г -- с вычислительным стеком.

Неявная адресация позволяет не указывать в командах местоположения одного из операндов src и (или) результата операции dst, что существенно уменьшает длину их кода:

ANA src; A<A AND src

Это очень важно в условиях ограниченной пропускной способности системной магистрали, особенно для 8-разрядных МС. Поэтому большинство первых МП, например КР580ВМ80, имели аккумулятор и были ориентированы на его интенсивное использование.

В составе МП может находиться один или несколько аккумуляторов. Так, в МП МС6809 два аккумулятора -- А и В. Они имеют одноадресную систему команд, так как в коде команды явно указывается адрес лишь одного операнда. При этом предполагается, что источником другого операнда служит аккумулятор. Он же, как правило, применяется и для хранения результата операции:

ADDA src ;A<A + src

Влияние аккумулятора на организацию МС настолько велико, что включение А в состав RSEG стало типичным, поэтому системы с аккумулятором выделили в отдельный класс. На рисунке 4.4.3, а представлен минимальный набор программно-доступных регистров 8-разрядной МС аккумуляторного типа, в состав которых кроме аккумулятора входят индексный регистр X, указатели SP и PC, а также PSW с одним флажком переноса CF. Наличие полноразмерного индексного регистра в составе RSEG объясняется его функциональной универсальностью при адресации данных. Действительно, полноразмерный индексный регистр может выполнять функции ВР, а при нулевом значении прямого компонента, задаваемого непосредственно в команде,-- функции DP.

Другим примером регистров данных служат рабочие регистры RO, R1,... В отличие от аккумулятора они адресуются явно и могут интерпретироваться как сверхскоростные регистровые ОЗУ данных. Рабочие регистры используются в операциях как совместно с аккумулятором, так и без него. Некоторые рабочие регистры совмещают свою функцию хранения данных с функцией их адресации. В этом случае они приобретают функции РОН (МП К1801ВМ1). При необходимости для образования полноразмерного указателя регистры данных объединяются в пары. Ориентация архитектуры на рабочие регистры приводит к полутораадрес-ной системе команд:

MOV dst,reg ;dst<reg

OR reg,src ;reg<reg OR src

В полутораадресных командах допускается только один операнд, хранящийся в памяти МС, тогда как другой должен находиться в регистровой области. Для двухместных операций приемником результата, как правило, является регистр--источник одного из операндов. Типовой минимальный набор RSEG для 8-разрядной МС с регистрами общего назначения приведен на рисунке 4.4.3,б.

В ряде МП, предназначенных для работы в реальном масштабе времени, предусмотрены не один, а два (К1816ВЕ48) или даже четыре (К1816ВЕ51) набора рабочих регистров, один из которых резервируется для системных целей или обработки прерываний, а все остальные -- для прикладных задач пользователя. В каждый момент времени доступен только один набор рабочих регистров, выбираемый специальным указателем WP (Work Pointer). Переключение доступного набора связано с перезагрузкой малоразрядного указателя WP.

Расширение разрядности указателя WP до полного размера адресного регистра и отображение набора рабочих регистров на основную память данных с базой WP приводит к типовой архитектуре с рабочими областями рисунок 4.4.3, в. Однако при передаче функции промежуточного хранения данных, выполняемой ранее RSEG, DSEG, теряется быстрый доступ к промежуточным данным. Решение этой проблемы связано с реализацией части основной памяти данных на одном кристалле с ЦП и размещением рабочих областей в этом внутреннем сегменте ОЗУ.

Передача функции аккумулятора вершине стека TOS приводит к стековым архитектурам. Стековая организация МС дает возможность построить безадресные машины, объектный код которых имеет наименьшую длину. Безадресные команды стековой архитектуры оперируют элементами, находящимися на вершине стека и непосредственно под ней:

DEC ; PUSH(POP-1)

ADD; PUSH(POP + POP)

При выполнении операций исходные операнды извлекаются из стека, а результат передается на вершину TOS. Стековая архитектура обладает высокой вычислительной эффективностью, однако в классической форме она большого практического распространения не нашла. Это объясняется тем, что стек обычно размещается в основной памяти, доступ к которой требует отдельного цикла обращения к системной магистрали.

Для уменьшения времени доступа к стеку он должен быть физически приближен к АЛУ, например, за счет реализации на одном кристалле с ЦП внутренней памяти данных и размещении в нем стека. Совмещение стека с внутренней частью памяти может привести к сокращению разрядности указателя SP.

В другом случае в состав архитектуры вводят специальный стек, который размещается в регистровой области МП и используется исключительно для промежуточного хранения данных. Он обладает быстрым доступом и называется вычислительным. Глубина вычислительного стека невелика -- составляет 3--8 машинных слова. Прямой доступ к содержимому указателя вершины вычислительного стека, как правило, отсутствует. Манипуляция содержимым указателя выполняется только через запись-считывание данных из стека. Примерный состав RSEG 8-разрядной МС с вычислительным стеком из трех регистров А, В, С приведен на рисунке 4.4.3, г. Регистровые наборы такого типа можно встретить только в самых современных архитектурах МС.

Регистровые наборы микропроцессоров, выпускаемых промышленностью. Организация RSEG реальных МП отличается от приведенных выше типовых составов. Выпускаемые промышленностью МП, как правило, результат компромиссного выбора между несколькими типами организаций и, следовательно, могут быть отнесены к тому или иному классу лишь условно. Рассмотрим несколько примеров таких МП.

Приведенные на исунке 4.4.3 типовые наборы являются минимальными. Как правило, они подвергаются дальнейшему расширению в соответствии с теми или иными практическими соображениями.

Рисунок 4.4.4-Регистры микропроцессоров МС6809 (а) и 8080/85А (б)

Так, расширение набора с аккумулятором путем прямого дублирования его состава приводит к регистрам МП МС6809 фирмы Motorola, который представлен на исунке 4.4.4, а. В их составе два указателя стека S, U, два индексных регистра X, Y и два аккумулятора А, В. Набор дополнен также регистром выбора страницы DPR. Значительно расширен состав PSW. Другой путь увеличения аккумуляторного набора, выбранный фирмой Intel, привел к МП типа 8О8О/85А рисунок 4.4.4, б. К минимальному составу был добавлен блок из четырех 8-разрядных РОН В, С, D, Е, образующих попарно два 16-разрядных адресных указателя В и D. Расширились и функции типового индексного регистра Н, состоящего из двух 8-разрядных регистров Н и L. Таким образом, оба МП следует отнести к классу приборов аккумуляторного типа, но с расширенными возможностями.

Архитектура ЦП однокристальных микроЭВМ типов К1816ВЕ48/ВЕ51 тоже имеет элементы организации аккумуляторного типа, которая расширена набором из восьми рабочих регистров. Если в приборе КЛ816ВЕ48 предусмотрено два набора, то в К1816ВЕ51 их уже четыре. Два первых регистра в наборах являются РОН и, следовательно, могут быть использованы для адресации данных в ОЗУ. Наборы располагаются в области внутренней памяти данных, как это предусмотрено архитектурой с рабочими областями. Однако их размещение в памяти данных строго регламентировано, поэтому для выбора набора используется одно- или двухразрядный указатель BS, входящий в состав PSW. Существует также ряд ограничений на размещение системного стека, который находится во внутреннем ОЗУ.

К МП с РОН принадлежат К1801ВМ1/ВМ2 и им подобные, совместимые по архитектуре с ЦП мини-ЭВМ PDP-11. Практическая реализация 8-разрядных архитектур с РОН затруднена из-за сложностей, возникающих при кодировании системы команд. Поэтому архитектуры такого типа реально существуют только для 16-разрядных систем. Все регистры предназначены для хранения и данных, и адресной информации. Два старших выполняют также функции указателей SP и PC.

Применение РОН дает возможность создавать регулярную систему команд, большинство из которых используют любой регистр многими способами. Поэтому ряд 16- и 32-разрядных МП был ориентирован на широкое применение РОН. К их числу относятся такие МП, как Z8001/02 фирмы Zilog.

Как уже отмечалось, стековая организация еще не получила широкого распространения в промышленных приборах. Однако уже можно назвать некоторые процессоры, имеющие вычислительные стеки. Это прежде всего сопроцессор числовых данных 8087 рисунок 4.4.5, блок рабочих регистров которого организован дополнительно в виде стека из восьми 80-разрядных элементов. Вершина стека адресуется с помощью 3-разрядного указателя ST, входящего в состав слова состояния SW. Все элементы рабочей области могут адресоваться либо явно как регистры ST0--ST7, отсчитываемые от вершины стека, либо неявно с помощью указателя ST. Программист может условно разделить регистровый блок на вычислительный стек и стандартные рабочие регистры, используя различные способы доступа к ним. Кроме рабочих регистров в RSEG числового сопроцессора входят указатели, регистры управления и состояния.

Приведенных примеров вполне достаточно, чтобы показать,как разнообразны по своей структуре регистровые наборы МП,выпускаемые промышленностью. Однако несмотря на это многообразие все же удается найти возможность для их сравнения и оценки с помощью рассмотренных в данном параграфе типовых наборов RSEG.



Рисунок 4.4.5-Регистры сопроцессора 8087

4.5 Адресация данных

термометр электроконтактный микропроцессорный измерение

Представление адресной информации. Источниками и приемниками операндов команд служат регистровая память RSEG, память данных DSEG, а также порты ВВ IOSEG. В дальнейшем для обозначения какого-либо элемента регистровой области будем использовать символ reg, адреса системной памяти -- addr, порта ВВ -- port. Адрес операнда, считываемого или размещаемого в одном из пространств МС, называется исполнительным.

Исполнительные адреса строятся по сведениям, заложенным в командах. Метод построения исполнительного адреса называется способом адресации (mod). Примером одного из наиболее простых способов адресации служит прямое указание полного исполнительного адреса в команде. Однако такой способ адресации, обычно называемый прямым, оказывается неэффективным во многих случаях. В частности, при прямой адресации манипуляция исполнительными адресами связана с модификацией программы, что не всегда удобно, а иногда и невозможно.

Для повышения эффективности адресации операндов разработан ряд способов задания исполнительного адреса. Каждый способ эффективен только в конкретной ситуации размещения данных. Правильный выбор и использование всего набора позволяет обеспечить эффективный доступ к структурированным данным, таким как массивы, стеки, списки, а также перемещаемость программ и данных на этапе загрузки и выполнения, сократить длину программного кода и число обращений к магистрали, адресовать большую основную память в условиях малой разрядности ЦП.

Необходимость адресовать память большой емкости при коротком слове данных придает проблеме адресации в МС особо острый характер. Поэтому механизмы адресации памяти в МС оказываются наиболее совершенными и требуют минимального числа обращений к магистрали.

Сведения об адресе операнда могут быть заложены в команду в двух формах: явной и неявной. Явная форма предполагает наличие в команде специального поля, называемого адресной частью команды, в котором эти сведения содержатся. Неявная форма обеспечивает передачу адресной информации через именную часть команды или код операции (ОР), т. е. сама операция несет определенные сведения о месте нахождения одного или всех операндов, используемых в ней.

Явная форма представления адресной информации более гибкая. Она позволяет связывать с одной операцией множество адресов, что повышает ее эффективность. Однако эта форма требует увеличения длины машинной команды, что снижает эффективность объектного кода. Неявная форма связывает часть адресной информации с операцией, сужая область ее действия, но длина машинной команды при этом существенно уменьшается. В реальных командах, как правило, применяются обе формы представления адресной информации. Широко распространена и такая форма представления адресных сведений: часть информации о месте нахождения одного и того же операнда передается в неявной форме, остальная информация представляется в адресном поле в явной форме.

В общем случае кодирование адресной информации операнда в команде сводится к указанию способа адресации mod и числовой информации, используемой при этом способе. Способ адресации как часть адресной информации может кодироваться в явной и неявной формах. Общепризнанной является явная форма представления mod, при которой в адресной части машинной команды резервируется специальное поле, а на уровне символьного кодирования-- ряд специальных суффиксов, префиксов и указателей в поле операндов.

5. Описание работы микропроцессорной системы измерения и контроля температуры

В состав МП-системы входят: микропроцессор ПМ, постоянное запоминающее устройство ПЗУ, оперативное запоминающее устройство ОЗУ, дисплей, задатчик температуры, датчик, состоящий из первичного преобразователя и схемы включения, измерительный усилитель, устройство выборки и хранения УВХ, аналого-цифровой преобразователь АЦП.

Микропроцессорная система измерения и контроля температуры работает следующим образом: с помощью датчика информации о значении текущей температуры преобразуется в электрический сигнал, который после усиления до необходимого уровня запоминается в устройстве выборки и хранения на время, необходимое для преобразования в АЦП аналогового сигнала в цифровой. Затем цифровой сигнал подается на системную шину микропроцессорной системы и далее в микропроцессор, в котором происходит сравнение текущей температуры с заданной, и на основании результатов сравнивания формируются необходимые управляющие сигналы подаваемые с микропроцессора на системную шину. И в зависимости от вида сигнала включается либо выключается нагреватель температуры

Информация о текущем значении температуры выводится в процессе работы микропроцессорной системы на дисплей, устанавливаются необходимые значения порогов срабатывания системы.

С помощью задатчика температуры устанавливается значение температуры, которое необходимо поддерживаться в контролируемом объекте.

В постоянном запоминающем устройстве хранится программа, управляющая работой микропроцессорной системы. В оперативном запоминающем устройстве временно хранятся промежуточные результаты обработки измерительной информации.

Алгоритм измерения и контроля температуры газовой смеси имеет следующий вид:

- с читать заданное значение температуры Т0;

- с читать текущее значение температуры Т;

- сравнить текущее значение температуры Т с заданным значением Т0;

- если Т?Т0, выключить нагреватель и перейти к пункту 1;

- если Т?Т0, то включить нагреватель и перейти к пункту 1

6. Описание работы отдельных блоков прибора

6.1 Разработка и описание работы измерительного канала микропроцессорной системы измерения и контроля температуры

На основании проведенного обзора методов измерения и контроля температуры была разработана схема электрическая принципиальная измерительного канала.

Контролируемая температура с помощью датчика преобразуется в электрический сигнал. Далее он усиливается измерительным усилителем и поступает на устройство выборки-хранения УВХ, представляющую собой аналоговую память. Запомненный аналоговый сигнал подается на аналого-цифровой преобразователь АЦП, в котором аналоговый сигнал преобразуется в цифровой. Цифровой сигнал через интерфейсные схемы поступает на системную шину, а затем в микропроцессор, в котором происходит необходимая обработка цифровой информации.

Датчик температуры представляет собой первичный преобразователь температуры и схему включения первичного преобразователя. В качестве первичного преобразователя выбран платиновый термометр сопротивления, включенный по мостовой изякрительной схеме включения преобразователя.

Измерительный усилитель представляет собой усилитель с дифференциальным входом и выполнен на двух операционных усилителях. Коэффициент усиления усилителя определяется напряжением полной шкалы АЦП и уровнем сигнала, снимаемого с датчика температуры и подаваемого на вход измерительного канала.

Так как для преобразования аналогового сигнала в цифровой необходим некоторый конечный интервал времени, то в течение этого промежутка времени сигнал на входе АЦП должен поддерживаться постоянным во времени. Для этой цели используют устройство выборки-хранения, выходной сигнал которого является постоянным в течение времени, необходимого для преобразования в АЦП аналогового сигнала в цифровой.

На практике используются различные схемы выборки-хранения, обеспечивающие различное быстродействие и точность.

В качестве АЦП используется функционально завершенный аналогово-цифровой преобразователь типа КП 1113ПВ1А, совместимый с микропроцессором КР580ВМ85А. Интерфейс выполнен на интегральных микросхемах малой и средней степени интеграции типа К155 и К554.

Процесc запоминая текущего напряжения снимающего с выхода измерительного усилителя и пропорционального значению контролируемой температуры, начинается с подачи управляющего сигнала уровня логической «1» на базу транзистора VT2. Полевой транзистор VT3 переходит в проводящее состояние и конденсатор С9 заряжается до соответствующего значения текущего напряжения, подаваемого на вход устройства выборки-хранения. Когда значение управляющего напряжения становится равным нулю, УВХ переходит в режим хранения. После этого соответствующим сигналом инициализируется начало преобразования аналогового сигнала в цифровой. При этом на соответствующий вывод микросхемы АЦП выставляется сигнал, который указывает микропроцессору на то, что в настоящее время осуществляется преобразование аналогового сигнала в цифровой. После завершения преобразования АЦП выставляет на этот выход сигнал об окончании преобразования. После этого микропроцессор считывает данные с выхода АЦП и заполняет результат текущего преобразования в своих внутренних регистрах или в соответствующих ячейках внешней памяти. Далее процесс аналогово-цифрового преобразования повторяется снова.

Подпрограмма, управляющая работой УВХ и АЦП в системе команд микропроцессора КР580ВМ85А имеет следующий вид:

AZP: PUSH PSW; временное запоминание содержимого аккумулятора и флагового регистра в стеке;

OUT Ш3H; запоминание текущего значения напряжения в устройстве выборки-храния;

OUT Ш1H; запуск АЦП;

BEGIN: IN Ш2H; ввод признака завершения преобразования;

ANI Ш4H;

JNZ BEGIN;преобразование закончено? Если нет, перейти к BEGIN;

IN Ш1H; передача младшего байта данных в аккумулятор;

IN Ш2H; пересылка двух старших разрядов в счетчик памяти с адресом 1235Н;

STA 1235H;

POP PSW; восстановление содержимого аккумулятора и флагового регистра;

RET; возврат в основную программу.

6.2 Описание работы и конструкции блока питания

Схема электрическая принципиальная представлена на чертеже 200402.130030.000 ЭЗ

При разработке нашего блока питания были использованы:

- конденсаторы К50-16-16ВмкФ ОЖО464. 111ТУ

- диоды КЦ402А

- интегральные стабилизаторы К142ЕН5А, К142ЕН6А.

Предельные эксплуатационные характеристики К142ЕН5А:

Входное напряжение при Тк = -45…+100оС…………………………15 В

Минимальное входное напряжение при Тк = -45…+100оС..……..7,5 В

Входной ток при Тк = -45…+100оС .......................................................3 А

Коэффициент нестабильности по току при при Т = +25 оС, при

Uвх =8,3В не более………………………………………………….1%/А

Температурный коэффициент напряжения при Uвх=10В, Iвых=10мА

Тк = -45…+100оС, не более …………….………………………0,02%/С

Коэффициент сглаживания пульсаций при Uвх=10В, f=1кГц,

Т = +25 оС,не менее…………………………………………….……60дБ

Рассеиваемая мощность при Тк = -45…+70оС………………….10Вт

Тк = +100 оС………………………..……………………………….5Вт

Температура окружающей среды…………………….……-45…100 оС

Предельные эксплуатационные характеристики К142ЕН6А:

Входное напряжение при Тк = -45…+85оС……….…………………40 В

Напряжение между входами при Тк = -45…+85оС…………..……60 В

Выходной ток на каждом выходе при Тк = -45…+85оС…………200мА

Рассеиваемая мощность при Тк = -45…+70оС……………..…….5Вт

Температура окружающей среды…………………………..-45…+85 оС

Дрейф напряжения (за 500ч) при Iвых=0,5А, Тк =1000 оС……...……1%

Коэффициент нестабильности по напряжению Uвх = 20В, Iвых=10мА, не более при Т=+25 оС…85 оС…………………...………….…….…0,05%/В

Температурный коэффициент напряжения при Uвх = 20В, Iвых=10мА,

Т= -45 оС…+85 оС, не более……………..………………………..0,02%/С

Коэффициент сглаживания пульсаций при Uвх = 20В, Iвых=10мА....30дБ

Коэффициент нестабильности по току при Т = +25 оС……..0,067%/

Блок питания является одним из самых ненадежных устройств компьютерной системы. Это жизненно важный компонент персонального компьютера, поскольку без электропитания не сможет работать ни одна система. Поэтому для организации четкой и стабильной работы системы необходимо хорошо разбираться в функциях блока питания, иметь представление об ограничениях его возможностей и их причинах, а также о потенциальных проблемах, которые могут возникнуть в ходе эксплуатации, и способах их разрешения.

Главное назначение блоков питания -- преобразование электрической энергии, поступающей из сети переменного тока, в энергию, пригодную для питания узлов компьютера. Блок питания преобразует сетевое переменное напряжение 220В, 50 Гц (120 В, 60 Гц) в постоянные напряжения +3,3, +5 и +12 В. Как правило, для питания цифровых схем (системной платы, плат адаптеров и дисковых накопителей) используется напряжение +3,3 или +5 В, а для двигателей (дисководов и различных вентиляторов) -- +12 В. Компьютер работает надежно только в том случае, если значения напряжения в этих цепях не выходят за установленные пределы.

6.3. Описание работы и конструкции процессора центрального

Схема электрическая принципиальная процессора центрального представлена на чертеже 200402.130040.000 ЭЗ

В микропроцессоре ВМ85А используется совмещенная шина адреса данных AD7-AD0, по которой передаются младшая часть адресной информации и 8-разрядные данные. Старшая часть адреса фиксируется в регистре адреса и выводится на шину А15-А8. Существенно видоизменен набор линий шины управления, которые обеспечивают прямое подключение кварцевого резонатора, а так же управление периферийными БИС памяти и ВВ. Расширен и модифицирован состав физических линий для поддержки системы прерываний. Веден блок последовательного ВВ. Приведем физический интерфейс. Схема ВМ85А приведена на рисунке 6.3, а его условное графическое обозначение на рисунке 6.4.



Рисунок 6.3 - Схема микропроцессора ВМ85А



Рисунок 6.4 - Условное графическое обозначение микропроцессора ВМ85А

AD7-AD0 Двунаправленная трехстабильная мультиплексированная шина младшей части адреса данных.

A15-A8 Трехстабильная шина вывода старшей части адреса

X1, X2 Вход и выход усилителя для подключения внешнего кварцевого резонатора или RC-цепочки. Вход Х1 может быть использован для приема внешних тактовых импульсов

CLK Выход тактовых импульсов

RESIN Вход для приема сигнала сброса МП в начальное состояние

По сигналу RESIN PC принимает нулевое значение, сбрасываются триггеры разрешения прерывания и состояния HLDA.

RESET-Выходной сигнал системного сброса, синхронизированный тактовыми импульсами CLK.

S0,S1 Состояние МП:

S1 S0 Назначение

0 0 HALT (останов)

0 1 WRITE (запись)

1 0 READ (чтение)

1 1 FETCH (выборка команды)

Линия S1 может быть использована в качестве упреждающего сигнала R/W

RD, WR Трехстабильные линии для вывода стробов чтения и записи. Данные действительны в конце строба.

O/M Линия выбора системы памяти для устройств ВВ.

ALE Строб разрешения фиксации адреса. Адрес действителен на срезе строба. Линия имеет три состояния. Может быть использован для стробирования информации о состоянии.

READY Линия для приема подтверждения обмена во время стробов RD, WR.

INTR Линия запроса векторного прерывания, который вызывает генерацию строба INTA. Предусмотрены программные средства запрещения (разрешения) приема сигнала. При сбросе прием запроса запрещен.

INTA Выходная линия для генерации строба подтверждения векторного прерывания после завершения текущего командного цикла. Используется аналогично стробу RD для приема вектора прерывания.

RST 7.5 Входы для принятия запросов прерывания типа RST n, n=5.5,

RST 6.5 6.5 и 7.5 соответственно. Вход RST 7.5 имеет высший приори-

RST 5.5 тет в группе. Приоритет группы выше приоритета INTR. Прерывания могут быть замаскированы независимо друг от друга.

TRAP Вход немаскируемого прерывания типа RST n, n=4.5, высшего приоритета.

SID, SOD Вход и выход последовательной передачи данных. Входные данные загружаются в старший разряд аккумулятора А7 по команде RIM, вывод данных осуществляется из А7 по команде SIM.

HOLD Линия запроса захвата шины внешним модулем

HLDA Линия подтверждения захвата шины, активизируется в ответ на сигнал HOLD в конце текущего машинного цикла. При этом линии адреса/данных, а так же RD, WR, I0/M и ALE переводятся в третье состояние.

Рисунок 6.5 - Схема синхронизации микропроцессора ВМ85А

Работа МП синхронизируется внешним кварцевым резонатором или RC-цепочкой, подключаемой непосредственно к выводам Х1 и Х2. Схема синхронизации представлена на рис.3.3. Из схемы видно, что фронт сигнала на входе Х1 переключает счетный триггер, который формирует две последовательности несовпадающих импульсов Ф1 и Ф2, используемые для тактирования внутренних схем МП. Внешний сигнал синхронизации CLK совпадает по фазе с импульсами Ф2. Сигнал ALE представляет собой один импульс Ф1, выделяемый в такте Т1 каждого машинного цикла. Он является синхросигналом начала машинного цикла.

Основная тактовая частота сигнала CLK Микропроцессора равна 3 МГц, что обеспечивает более высокую производительность , чем у стандартного МП ВМ80 с тактовой частотой 2,5 МГц. Существуют так же БИС, рассчитанные на работу с частотой 5 МГц, например 8085А-2, что дополнительно повышает производительность МП данного типа.

В каждом машинном цикле МП обращается к магистрали для ввода или вывода одного байта информации, согласно временным диаграммам, изображенным на рисунке 3.4. Работа канала синхронизируется стробами ALE, RD, WR и соответствует типовому протоколу на двухшинную магистраль. Каждый машинный цикл или цикл обращения к внешнему каналу содержит от трех до пяти периодов Т1-Т5 сигнала CLK основной тактовой частоты. К этим тактам может быть добавлено произвольное число тактов ожидания готовности канала TW, которые включаются между Т2 и Т3. Непосредственно для ВВ информации отводятся лишь первые три такта совместно с тактами ожидания готовности. В такте Т1 производится вывод адресной информации, в тактах Т2 и Т3 - обмен данными.

Рисунок 6.6 - Временные диаграммы циклов чтения (а) и записи (б) микропроцессора ВМ 85А

При необходимости добавляются еще один или два такта для реализации операций внутри МП. В это время канал не используется.

Линия READY служит для организации обмена с медленными устройствами. При READY=1 реализуется синхронный режим работы, характеризующийся максимальной скоростью обмена без тактов ожидания, которую обеспечивает МП. В этом случае длительность стробов RD, WR минимальна и составляет 1,5Т - 80 нс, где Т - период CLK. Стробы задержаны на 50 нс относительно начала Т2.

Проверка активности сигнала READY выполняется в середине Т2 и всех следующих за ним тактов TW. Для организации асинхронного доступа этот сигнал должен быть установлен в 0 за 110 нс и удерживаться в таком состоянии вплоть до момента его первой проверки. Эти же временные ограничения характерны и для процесса установки сигнала готовности. Манипуляция сигналом READYдает возможность удлинить строб RD или WR до (1,5+N)Т - 80 нс, где N - целое число периодов ожидания TW, обеспечив надежный обмен с медленной памятью или портами ВВ.

Особенностью процедур ВВ служит тот факт, что данные действительны только на срезе стробов RD и WR, т.е. протокол МП ВМ85А предполагает использование периферийных БИС второго поколения. Времена переустановки и удержания данных при выводе принимают значения tDW?420 нс, tWD?80 нс соответственно. Аналогично для цикла чтения tDR?120 нс, tRDH?0 нс.