Синтез и исследование логической схемы цифрового автомата, построенного на цифровых микросхемах
Таблица истинности, функции алгебры логики разрабатываемого цифрового автомата. Функциональная логическая схема устройства. Минимизация функции алгебры логики, представление ее в базисе "И-НЕ". Функциональная схема минимизированных функций Y1 и Y2.
Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
Вид | контрольная работа |
Язык | русский |
Дата добавления | 22.10.2012 |
Размер файла | 2,1 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Содержание
Введение
1. Таблица истинности и функции алгебры логики (ФАЛ) разрабатываемого цифрового автомата (ЦА)
2. Функциональная логическая схема устройства
3. Минимизация ФАЛ и представление ее в базисе «И-НЕ»
4. Функциональная логическая схема минимизированных функций алгебр логики Y1 и Y2
5. Выбор технического решения. Обоснование
Выводы
Список используемой литературы
Введение
Из условия задания: ;
.
Следовательно:
Таблица 1
Из условия |
|||
0 |
1 |
0 |
|
1 |
1 |
1 |
|
2 |
1 |
1 |
|
3 |
1 |
0 |
|
4 |
0 |
0 |
|
5 |
0 |
0 |
|
6 |
0 |
0 |
|
7 |
0 |
0 |
|
8 |
0 |
1 |
|
9 |
0 |
1 |
|
10 |
0 |
1 |
|
11 |
0 |
0 |
|
12 |
0 |
0 |
|
13 |
1 |
0 |
|
14 |
1 |
0 |
|
15 |
1 |
0 |
1. Таблица истинности и функции алгебры логики (ФАЛ) разрабатываемого цифрового автомата (ЦА)
алгебра логика цифровой автомат
Составим таблицу истинности.
Цифровой автомат имеет 4 входа (x, y, z, q), 2 выхода (Y1, Y2).
Условия работы представлены таблицей истинности (табл.2).
Таблица 2
Входы (аргументы) |
Выходы (функции) |
||||||
x |
y |
z |
q |
Y1 |
Y2 |
||
0 |
0 |
0 |
0 |
0 |
1 |
0 |
|
1 |
0 |
0 |
0 |
1 |
1 |
1 |
|
2 |
0 |
0 |
1 |
0 |
1 |
1 |
|
3 |
0 |
0 |
1 |
1 |
1 |
0 |
|
4 |
0 |
1 |
0 |
0 |
0 |
0 |
|
5 |
0 |
1 |
0 |
1 |
0 |
0 |
|
6 |
0 |
1 |
1 |
0 |
0 |
0 |
|
7 |
0 |
1 |
1 |
1 |
0 |
0 |
|
8 |
1 |
0 |
0 |
0 |
0 |
1 |
|
9 |
1 |
0 |
0 |
1 |
0 |
1 |
|
10 |
1 |
0 |
1 |
0 |
0 |
1 |
|
11 |
1 |
0 |
1 |
1 |
0 |
0 |
|
12 |
1 |
1 |
0 |
0 |
0 |
0 |
|
13 |
1 |
1 |
0 |
1 |
1 |
0 |
|
14 |
1 |
1 |
1 |
0 |
1 |
0 |
|
15 |
1 |
1 |
1 |
1 |
1 |
0 |
Приведем ФАЛ выходов и к совершенно дизъюнктивной нормальной форме (СДНФ), т.к. в таблице истинности число нулевых значений, которые принимают ФАЛ и при различных наборах аргументов, больше числа значений единиц.
Образуем СДНФ функции Y1.
Запишем для заданной ФАЛ набор минтермов:
Запись ФАЛ в виде СДНФ означает, что любая ФАЛ, заданная таблицей истинности, может быть представлена в виде логической суммы (дизъюнкцией) конъюнктивных членов. При этом каждый из этих членов представляет собой произведение значения функции на i-ом наборе на i-ый минтерм. Поскольку переключательная функция имеет минтермов, то аналитическая запись функции в СДНФ имеет вид:
Таким образом, ФАЛ, заданная таблицей истинности, запишется аналитически следующим образом:
Образуем СДНФ функции Y2.
Аналогичным образом образуем СДНФ для функции.
2. Функциональная логическая схема устройства
Итак, СДНФ функций и :
Рис. 1
3. Минимизация ФАЛ и представление ее в базисе «И-НЕ»
Минимизируем функцию Y1 методом таблицы Карно.
Проставляем в клетках значения функции при наборах аргументов для каждой клетки в отдельности (см. таблицу истинности) и проводим операцию «склеивания» по единицам.
00 |
01 |
11 |
10 |
|||
00 |
1 |
1 |
1 |
1 |
||
01 |
0 |
0 |
0 |
0 |
||
11 |
0 |
1 |
1 |
1 |
||
10 |
0 |
0 |
0 |
0 |
Операцию склеивания также можно представить в такой форме:
term1) |
x |
y |
z |
q |
|
0 |
0 |
0 |
0 |
||
0 |
0 |
0 |
1 |
||
0 |
0 |
1 |
1 |
||
0 |
0 |
1 |
0 |
||
term3) |
x |
y |
z |
q |
|
1 |
1 |
1 |
1 |
||
1 |
1 |
1 |
0 |
||
term2) |
x |
y |
z |
q |
|
1 |
1 |
0 |
1 |
||
1 |
1 |
1 |
1 |
||
В итоге, минимальная дизъюнктивная нормальная форма (МДНФ) функции Y1:
Минимизируем функцию Y2 методом таблицы Карно.
Аналогичным образом минимизируем функцию.
00 |
01 |
11 |
10 |
|||
00 |
0 |
1 |
0 |
1 |
||
01 |
0 |
0 |
0 |
0 |
||
11 |
0 |
0 |
0 |
0 |
||
10 |
1 |
1 |
0 |
1 |
Операцию склеивания также можно представить в такой форме:
term1) |
x |
y |
z |
q |
|
0 |
0 |
0 |
1 |
||
1 |
0 |
0 |
1 |
||
term2) |
x |
y |
z |
q |
|
0 |
0 |
1 |
0 |
||
1 |
0 |
1 |
0 |
||
term3) |
x |
y |
z |
q |
|
1 |
0 |
0 |
0 |
||
1 |
0 |
1 |
0 |
||
В итоге, МДНФ функции Y2:
Представим функции Y1 и Y2 в базисе «И-НЕ».
Перевод в заданный базис проводится с использованием правила де Моргана и закона двойного отрицания.
4. Функциональная логическая схема минимизированных функций алгебр логики Y1 и Y2
Рис. 2
5. Выбор технического решения. Обоснование
Из рис.2 видно, что в схеме содержится 7 элементов 3И-НЕ и 5 элементов 2И-НЕ.
Выбор интегральной микросхемы.
Для реализации логических функций схемы рис.2 используем интегральные микросхемы из 155 серии ТТЛ (SN74): К155ЛА3 (или К155ЛА13), состоящая из четырех логических элементов 2И-НЕ и К155ЛА4 (или К155ЛА10), состоящая из трех логических элементов 3И-НЕ.
Типовые параметры микросхем серии К155:
1. Время задержки распространения - 10нс;
2. Удельная потребляемая мощность - 10мВт/лэ;
3. Работа переключения - 100пДж;
4. Коэффициент разветвления по выходу - 10;
5. Напряжение питания - +5В;
6. Выпускается в пластмассовых корпусах с вертикальным расположением выводов типа DIP;
7. Отклонение напряжения питания от номинального значения: ±5%;
8. Диапазон рабочих температур - -10…+700С;
Предельно допустимые значения параметров и режимов эксплуатации микросхем серии К155 в диапазоне рабочих температур:
1. Кратковременное, в течении 5нс, напряжение питания - 7В;
2. Максимальное постоянное напряжение питания - 5,25В;
3. Минимальное постоянное напряжение питания - 4,75В;
4. Максимальное напряжение между входами - 5,5В;
5. Минимальное отрицательное напряжение на входе - -0,4В;
6. Максимальное напряжение логического «0» на входе - 0,8В;
7. Минимальное напряжение логической «1» на входе - 2,0В;
8. Максимальное напряжение на запертом выходе - 5,25В;
9. Максимальный выходной ток логического «0» - 16мА;
10. Максимальный выходной ток логической «1» - 1-0,4мА;
11. Максимальная емкость нагрузки - 15пФ;
Конструктивные параметры микросхем серии К155 (чертеж в масштабе М1:2)
Рис. 3
Выберем из микросхем К155ЛА4 и К155ЛА10 наиболее оптимальный вариант по их параметрам.
Параметры при +25єС |
К155ЛА4 |
К155ЛА10 |
|
Здесь, - ток потребления при низком уровне напряжения;
- ток потребления при высоком уровне напряжения;
- выходной ток низкого уровня;
- входной ток низкого уровня;
- входной ток высокого уровня;
- выходное напряжение низкого уровня;
- выходное напряжение высокого уровня;
- задержка распространения отрицательного выходного сигнала относительно входного .
- задержка распространения положительного выходного сигнала относительно входного;
- потребляемая статическая мощность на один элемент.
Из характеристик интегральных микросхем К155ЛА4 и К155ЛА10 видно, что микросхема К155ЛА4 отличается от К155ЛА10 только параметром. У микросхемы К155ЛА4 он меньше. А если мал, то выходной импульс запоздает мало и среднее время задержки распространения сигнала сократится, что увеличивает эффективность интегральной микросхемы.
Следовательно, выбираем микросхему К155ЛА4 (аналог 7410PC).
Выберем из микросхем К155ЛА3 и К155ЛА13 наиболее оптимальный вариант по их параметрам.
Параметры при +25єС |
К155ЛА3 |
К155ЛА13 |
|
Анализируя характеристики интегральных микросхем К155ЛА3 и К155ЛА13 выбираем микросхему К155ЛА3 (аналог 7400PC)., т.к. у нее параметры и меньше чем у К155ЛА13.
Т.о. выбираем микросхемы К155ЛА3 и К155ЛА4:
Рис. 4
№ выв. |
Назначение |
|
1 |
Вход |
|
2 |
Вход |
|
3 |
Выход |
|
4 |
Вход |
|
5 |
Вход |
|
6 |
Выход |
|
7 |
Общий GDN (-5В) |
|
8 |
Выход |
|
9 |
Вход |
|
10 |
Вход |
|
11 |
Выход |
|
12 |
Вход |
|
13 |
Вход |
|
14 |
(+5В) |
Принципиальная схема цифрового автомата.
Для составления принципиальной и монтажной схем, нам необходимо определить количество микросхем, а также, дополнительного оборудования, поэтому составляем спецификации используемых микросхем и оборудования (табл.3, табл.4).
Таблица 3 - Спецификация используемых микросхем
№ п/п |
Тип микросхемы |
Кол-во |
Обозначение в схеме |
Примечание |
|
1 |
К155ЛА4 |
3 |
D1, D2, D3 |
||
2 |
К155ЛА3 |
1 |
D4 |
Таблица - Спецификация дополнительного оборудования
№ п/п |
Тип оборудования |
Кол-во |
Обозначение в схеме |
Примечание |
|
1 |
Коннектор CONN-SIL2 |
2 |
XS2, XS3 |
||
2 |
Коннектор CONN-SIL4 |
1 |
XS1 |
Микросхемы D1, D2 и элемент D3.1 микросхемы D3, работают в режиме 3И-НЕ.
Элемент D3.2 микросхемы D3, работает в режиме 2И-НЕ. Для этого в элементе соединим ножки 4 и 5.
Микросхема D4 работает в режиме 2И-НЕ.
Рис. 5
Монтажная схема представлена в масштабе М1:2.
Тип монтажа и размещения элементов: печатная плата.
Трассировка дорожек печатной платы: двухсторонняя (трассировка дорожек печатной платы выполнена в программном комплексе Proteus v7.7).
Геометрические характеристики монтажа:
толщина платы: 1,25мм;
высота зазора (верх): 10мм;
высота зазора (низ): 1мм;
Выводы
Расчетно-графическая работа была выполнена по дисциплине "Основы электроники" по теме "Синтез и исследование логической схемы цифрового автомата, построенного на цифровых микросхемах".
В расчетно-графической работе была разработана схема цифрового автомата, принцип работы которого был определен функциями алгебр логики Y1 и Y2. По таблице истинности и данным логическим функциям Y1 и Y2, была составлена СДНФ логических функций, которые, с помощью карт Карно, минимизировали в МДНФ и представили в базисе И-НЕ.
С помощью МДНФ была построена функциональная схема цифрового автомата, которая использовалась для создания принципиальной схемы ЦА.
Принципиальная схема цифрового автомата построена с использованием микросхем серии К155 имеющей достаточно высокое быстродействие. Схема построена на логических элементах базиса И-НЕ. Общее количество микросхем 4, потребляемая мощность 39,4 мВт. По принципиальной схеме была составлена монтажная схема печатной платы с размещением элементов и трассировкой дорожек.
Список используемой литературы
1. Безуглов Д.А., Калиенко И.В. Цифровые устройства и микропроцессоры. Учебное пособие. 2-е издание. Р-Д., 2008. - 469 с.
2. Джон Ф. Уэйкерли. Проектирование цифровых устройств. Т.1.М.: Постмаркет, 2002. - 533 с.
3. Бойко В.И. Схемотехника электронных систем. Цифровые устройства. С-П.: БХВ-Петербург, 2004. - 501 с.
4. Миловзоров В.П. Элементы информационных систем.М.: Высшая школа, 1989. - 434 с.
5. Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. М.: Мир, 2001. - 379 с.
6. Новиков Ю.В., Скоробогатов П.К. Основы микропроцессорной техники. Курс лекций. М.: ИНТУИТ.РУ, 2003. - 440 с.
7. Сапожников Н.Е. Основы программирования и вычислительной техники. - Ч. 1 / Н.Е. Сапожников. - Севастополь: СИЯЭиП, 1990. - 200 с.
8. Шило В.Л. Популярные цифровые микросхемы. М.: Радио и связь, 1988. - 352 с.
9. Усатенко С.Т. Выполнение электрических схем по ЕСКД: Справочник / С.Т. Усатенко и др. - М.: Изд-во стандартов, 1989. - 325 с.
10. Основы устройства и применения вычислительной техники / Под ред. В.Я. Суханова. - Петродворец: ВВМУРЭ им. А.С. Попова, 1987. - 600 с.
11. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учеб. пособие для ВТУЗов. СПб.: Политехника, 2006. - 885 с.
12. Преснухин Л.Н., Воробьев Н.В., Шишкевич А.А. Расчет элементов цифровых устройств. М.: Высш. шк., 2001. - 526 с.
13. Букреев И.Н., Горячев В.И., Мансуров Б.М. Микроэлектронные схемы цифровых устройств. М.: Радио и связь, 2000. - 416 с.
Размещено на Allbest.ru
Подобные документы
Выполнение синтеза цифрового автомата Мура, осуществляющего отображение информации, приведение алфавитного отображения к автоматному. Построение формализованного описания автомата, минимизация числа внутренних состояний. Функциональная схема автомата.
курсовая работа [2,8 M], добавлен 04.02.2013Проектирование цифровых автоматов Мили и Мура с памятью в булевом базисе по заданной ГСА. Составление частично структурированной таблицы переходов-выходов. Построение функций выходов, логической схемы автомата. Особенности его экспериментальной проверки.
курсовая работа [628,7 K], добавлен 14.07.2012Обобщенная схема конечного цифрового автомата. Структурная и каскадная схема мультиплексора. Кодирование входных и выходных сигналов и состояний автомата. Схема разработанного цифрового устройства. Синтез дешифратора автомата. Выбор серии микросхем.
контрольная работа [279,1 K], добавлен 07.01.2015Исследование структурной схемы цифрового автомата и операционного устройства. Алгоритм функционирования цифрового автомата в микрооперациях. Кодирование его состояний. Характеристика функций возбуждения триггеров и формирования управляющих сигналов.
курсовая работа [3,6 M], добавлен 06.12.2013Управляющий цифрового автомат типа Мура. Абстрактный и структурный синтез автомата, построена функциональная схема. Функции выходов и возбуждения элементов памяти. Моделирование на ПК с использованием симулятора ModelSim. Описание автомата на языке VHD.
курсовая работа [214,2 K], добавлен 07.11.2010Алгоритм работы автомата Мили в табличном виде. Графический способ задания автомата. Синтез автомата Мили на Т-триггерах. Кодирование состояний автомата. Таблицы кодирования входных и выходных сигналов. Таблица переходов и выходов абстрактного автомата.
курсовая работа [24,7 K], добавлен 01.04.2010Выполнение синтеза логической схемы цифрового устройства по заданным условиям его работы в виде таблицы истинности. Получение минимизированных функций СДНФ, СКНФ с использованием карт Карно. Выбор микросхем для технической реализации полученных функций.
контрольная работа [735,9 K], добавлен 10.06.2011Логические основы синтеза цифровых устройства. Понятия и определения функций алгебры логики. Минимизация логических функций с помощью алгебраических преобразований, карт Карно. Построение аналитической модели устройства. Анализ и выбор элементной базы.
контрольная работа [696,4 K], добавлен 19.10.2011Составление структурной схемы автомата. Выбор элементной базы. Функциональная схема автомата. Задающий генератор и делитель частоты. Преобразователь параллельного кода в последовательный. Формирователь стартовых импульсов. Кодирование и минимизация.
курсовая работа [3,0 M], добавлен 07.02.2013Структурная схема цифрового устройства. Проектирование одновибратора на интегральных таймерах. Минимизация логической функции цифрового устройства по методу Квайна и по методу карт Карно. Преобразование двоичного числа. Расчет номиналов сопротивлений.
курсовая работа [319,2 K], добавлен 31.05.2012